TWI278025B - Method of making an SOI semiconductor device having enhanced, self-aligned dielectric regions in the bulk silicon substrate - Google Patents

Description

1278025 效此。SOI裝置在較低操作衝所具有的較佳效能，主要係因為㈣ 於#似尺寸之原石夕裳置具有較低的接面電容。在則裝置中所埋入 的乳化物層，將主動電晶體區域與原石夕基板分開，故降低了接面電容。 弟1圖說明了在—個例示絕緣體切型（s⑻基板U上製造一個例 不電晶體1G的範例。如圖所示，該則基板u包含原基板UA、埋入絕 緣層11B Μ及主動層llc。該電晶體ω包含間極絕緣層μ、閘極電極π、 側壁間隔件、汲極區域私以及源極區域。在該主動層HC處形成 複數個溝渠分隔區域17。第1圖亦顯示在絕緣材料層21處形成複數個導電 接點20。鱗電接點顯供汲極與源極似、⑽的植連接。如所構成 者’該電晶體ω在該閘極絕緣層14之下的主動區域uc中定義了通道 區域12。該原基板11A _般均掺有適當的摻雜物材料，例如，像是用以形 成NM0S裝置的删或二就化删的p型摻雜物或者像是用以形成裝 置的砰或翻_摻雜物一般說來，縣板UA的摻雜濃度係大約在⑽ 離子/立方公分的範圍。所埋入絕緣層11B可由二氧切所構成，且其厚度 約於50至360奈米（500至3600 A)。 在8〇1基板上所製造的電晶體比在原石夕基板上所製造的電晶體具有許 多效能上的優勢。例如，在S0I基板上所製造的互補式金屬氧化物半導體 (c〇mplementa™i-oxide-semic〇nductor； ««CMOS) 電容性耗合關閉’這稱之為問鎖（latcl>up)。此外，—般說來在s〇i基板上 92353 8 1278025 所製造的電晶體均具有較大_動電流及較高的互導（t聰^論⑽） 值另外右與力員_人尺寸的原電晶體作比較，次微米s〇i電晶體對於短通 道效應具有較佳的免疫性。 雖然較之於類似尺寸的原石夕農置，s〇I裝置在效能上具有一定的優勢， 仁疋裝置亦，、有與所有薄膜型電晶體相同的特定效能問題。例如，灿 電晶體的主動元件係製秘義主_ 11C之巾。將薄膜電雜的尺寸按 比例縮小使得主動層llc的厚度也跟著降低。然而，在降低主動層μ的 厚度之後，相對地提高了主動層„的電阻。如此可能對電晶體的功效造成 負面的衝擊，因為具有高電阻的導電體之電晶體元件的製作導致了電晶體 K)驅動電流崎低。再者，t⑽裝置社騎11C厚度_地降低，則 造成裝置閾值電壓（ντ)的改變。簡單地說，當主動層uc的厚度減低時， 裝置的糕齡變得不敎。如此，即使可能也娜糊如微處理器、 記憶體裝置、邏聽置科的現代電路妓愤料_不穩定農 置。 另外，在積體電路的設計中時常需要考慮到離線漏電流（〇ff-咖e 油ge_ent)，@騎_錢將增加麵的雜。錄娜肖耗量的增 加，對許多現代的消費型行動裝置所烟的積體電路㈣，例如可攜式^ 腦，具有不良的影響。最後，在完全空乏s〇I結構持續降低其裝置尺寸時， 可能造成隨之增加的短通道效應。也就是說，在這類完全空乏裝置中，至 92353 9 1278025 基板中轉縣由二氧切所構細介電區域。 在某一說明實施例中，該裝置包含形成於SOI結構上的閘極電極以及 形成於原基板巾複數個介電區域，其中，該S0I結構具有原基板、埋入絕 緣層及主動層，該介電_係自動對準_電極並較之於原基板具有較小 的介電常數。在進-步的實施例中，該介電區域係由二氧切所構成。 【實施方式】 以下將描述本發明之說明實施例。為了清楚起見，並非所有的實際施 行狀況均财於本制書巾。#然，應轉岐，麵展任何這種實際實 施例時，必須作出許多與實際狀況有關的蚊以達到開發者的特定目標， 例如須考慮«統«及與企業相_關條件，因此對於某種實施情形 而言將不同於另外-種實施情形。此外，應當理解的是，這類的開發過程 可能十分複雜且費時，細雜本躺之—般浦者㈣，在獲知本發明 所揭露之内容後，這種開發的過程將僅錢—項例行的事務。 現在藉由參考所關式來說明本發明。雖麵式巾觸故半導體裝 置的不同區域與結構均具有非常精確而清晰的形態與觸，本領域之技術 人員應知道’事實上這些區域與結構並無法如圖式般地精確。此外，較之 於所製造之健咖顧尺寸，L顯撕恤及捧雜區域 之相對尺柯驗放大或制、。細，所晴之圖辆撕方便描述及解 釋本發明之輪Η咖細„_貞錢彻為與相關 92353 11 1278025 領域之技術人員所理解之文字與詞彙具有一致的意義。由於此處所使用的 專有名顺礙係與本領域所習用者相一致，故並不此另行對專有名詞或 司裊另行疋義/亦即’不同於本領域之技術人員所理解之正常與習慣的意 義在而要使用個具有特殊意義的專有名詞或詞囊時，亦即具有不同於 本領域之祕人崎理解之絲，鑛這鋪殊的意義_及定義於本說 明書之内，以直接且毫不含糊地提健項專有名詞或詞彙的觀定義。 般況來’本發日指向於_種在神基板巾具有增加自動對準介電 區或之SOI半‘體裝置之製造方法。雖然，本發明一開始將以揭露職^ 電晶體的軸作為範例，_，本倾之技術人私完全_完本案之後 應田理解’本發明並不具有如此之偈限性。更確切地說，本發明可用於各 種不同的技術，例如NM〇s、PM0S、CM〇s等等，並可用於各種不同的 凌置，例如記憶體裝置、微處理器、邏輯裝置等等。 第2圖係η兒明依知、本發明之某一實施例所形成之删_電晶體％。如 圖所示，該電晶體32 _成於⑽基板3Q之上。在某—說明實施例中， 4 SOI基板3〇係由原基板遍、埋入絕緣層遍以及主動層撕所構成 當然，第2圖僅說明了整個基板或晶圓之—小部份。在該說明實施例之中 於形成繼0S電晶體的部位可將原基板3〇A以p型換雜材料例如，爛或二 聽石朋寺縣進行摻雜，並具有大約妒师立方公分的摻雜濃度。在某 男、&例中，該埋入絕緣層3〇B之厚度約為5至5〇奈米⑽至⑽入）， 92353 12 1278025 並可由例如二氧化石夕所構成。該主動層30c之厚度約為5至％奈来⑼ 至細A )，且在NM0S裝置的情況下，可用p型摻雜材料來物推雜別 然而，該⑽基板3G之細部結構不應視為係本發敗侷限性，除非明確地 將這樣的侷限性闡明於附錄的申請專利範圍之中。 如第2圖所示，該電晶體32係由閘極絕緣層％、間極電極％、側壁 間隔件44及源極/汲極區域42所構成。第2圖中亦顯示形成於該主動層抓 中之分隔區域48以及形成於絕緣材料層31中之複數個導電接點奶。本領 域之技術人S應理解，該接點46制於提供與電晶體32之源極/沒極區域 42建立電性接觸的手段。 根據本發明，在該原基板30A中被源極/汲極區域42所佔據之區域下 方形成複數個介電區域45。在完全閱讀完本發明之後應理解，該介電區域 45係依照閘極電極34而自動對準，關於這一點將於下文中進行更進一步的 描述。該介電區域45可由不同的材料構成，且可透過不同的技術來形成。 在某說明實施例中，介電區域45在原基板3〇A之表面39下方的深度範圍 約為10至200奈米，且係由二氧化矽所構成。 第3A圖至第3C圖係說明可用於形成此處所描述之半導體裝置之方法 的某一說明實施例。第3A圖說明在某一製造階段的裝置，其中在主動層 30C中已形成溝渠分隔區域48，並在該主動層3〇c的上方已形成閘極絕緣 層36與閘極電極34。第3A圖中亦顯示有形成於該閘極電極34上方之保 13 92353 1278025 使用劑量約為le”至5el8離子/平方公分的氧並在能階範圍約為μ至職 电子、4寸的么卞件下進仃。這將導致在原基板3〇a中的複數個氧換雜區域a ' ' Λ氧植人5G可以在閘極電極34形成後的任何時間進行。 在第3C圖中所顯示的結構說明了一個製程點，其中已進行至少—次退 火製程，藉以將該氧摻雜區域52 (請見第3B圖）轉換成二氧切介電區 域45。在某一實施例中，該退火製程係在溫度範圍大約膽至⑽叱並 、隹持大4 1至6小時的條件下進行。該退火製程可於傳統的火爐内進行。 假使將進行-錢火餘已職二氧切介電_5，啊能於形成至少 -些裝置的其他摻雜區域（例如源極/汲極區域切之前即進行該退火製 程。此後’即進行傳統的半導體製造操作，以完成如第二圖所示之電晶體 32的形成。也就是說，該側隔件44、源極/汲麵域42及接詞可使 用各種不同的技術及材料來形成。 透過對本發明的使用，可在裝置尺度持續縮小的情形下，減低或避免 在源㈣及極區域42與原基板30A之間的寄生電容所產生的負面衝擊。在 本發明中’這鋪由在縣板现巾形柄部的介電_45，其中該區域 45較之於原基板嫩具有較低的介”數。更物地說在該說明實施例 中，該區域45係以自動對準的方式形成於該原基板逼之中使得該區域 45係置於縣板胤將由該電晶體32的祕/汲麵域42所佔據的區域下 方0 92353 15 1278025 本發明-般係指向於在神基板具有增加自動對準介電區域之絕緣體 上石夕型半導體錢之製造方法。在某—說明實施财，該方法包含：在由 原基板、埋入絕緣層及主動層所構成之SOI基板上形成問極電極，該問極 在其上形成有保護層；以及在形成閘極電極後，在原基板上形成複數個介 电區域π亥；|電區域係依照該閘極電極而自動對準，而該介電區域之介電 常數小於該原基板之介電常數。在進一步實施例中，該方法包含：在由原 基板、埋入絕緣層及主動層所構成之SOI基板上形成閘極電極，該問極在 其上形成有保護層；在形成制極電極與該保護層之後即進行至少一次氧 植入製程’崎祕板”人氧軒，並藉此於絲板巾軸複數個輪 雜區域；以及進行至少-次的退火製程，以於原基板中將氧摻雜區域轉換 成由二氧化石夕所構成的介電區域。 在某一制實蘭巾，《置包含形成於⑽結構上之_電極，該 s〇i結構係由原基板' 埋入絕緣層及主動層所構成，並在該原基板中形成複 數個介電區域，該介龍顧依照祕電極而自騎準，並較之於該原基 板具有較小的介電常數。在進—步實施财，該介電區域係由二氧化石夕所 構成。 以上所揭露之特殊實施例僅係作為說明之目的，因為本領域之技術人 員在獲悉此處所揭露之内容後，可輕易地修改本發明而以不同但卻均等的 方式實施本發明。例如，社所_之餘步驟可透過抑的次序來執行。 92353 ^278025 :，除了如吸_蝴_物，她糾麟其内容 ^爾所顯示之細部結構或設計。因此，可以對以上所揭露之說明實 '、仃#換或6改’而所有這樣改變均係視為涵蓋於本發明之範圍與精 神之内。觀，她解叙她廳卿於町巧糊範圍中。 【圖示簡單說明】 本發明可藉由參相下之描述並配合_之圖式而力 口以理解，其中相 同的參考數字標示相同的元件，且其中： 第1圖係用以說明先前技藝中在SOI基板上所製作的半導體裝置之剖 面示意圖； 第2圖係依照本發明之—說明實施例之半導體裝置之剖面示意圖；以 及 第3A圖至第3C圖係用以說明本發明在s〇I基板上形成半導體裝置的 方法之剖面示意圖。 本發明雖具有不同的修飾及替代形式，然所附圖式僅係以列舉範例的 方式來顯示本發明之特殊實施例，並已詳細說明如上。然而，應當理解的 是，在此對特殊實施例之描述並不意圖將本發明侷限於所揭露之特定带 式，相反地，其意圖在於將本發明之所有修改、等同及替代形式均涵罢於 本發明之精神與範疇之内，如隨附之申請專利範圍所定義者。 10 電晶體 11 SOI基板 92353 17 原基板 11B 埋入絕緣層 主動層 12 通道區域 閘極絕緣層 16 閘極電極 溝渠分隔區域 18A 汲極 源極 19 側壁間隔件 導電接點 21 絕緣材料層 通道區域 30 SOI基板 原基板 30B 埋入絕緣層 主動層 31 絕緣材料層 電晶體 34 閘極電極 保護層 36 閘極絕緣層 表面 42 源極/汲極區域 介電區域 46 接點 深度 48 分隔區域 箭頭 52 氧摻雜區域 18 92353

Claims (1)

1278025_________ I择(°月今日修峡}正替換f 第92114516號專利申請案 申請專利範圍修正本 (95年1〇月4日） J · 一種在原矽基板具有增強自動對準介電區域之絕緣體 上矽型半導體裝置之製造方法，包含·· 在由原基板、埋入絕緣層及主動層所構成之 SOI基板上形成閘極電極，該閘極電極在其上形成有保 護層；以及 在形成該閘極電極後即在該原基板上形成複數 個介電區域，該介電區域係依照該閘極電極而自動對 準，而該介電區域之介電常數小於該原基板之介電常 數。 2·如申請專利範圍第1項之方法，其中在形成該閘極電極 後即在該原基板上形成複數個介電區域，該介電區域係 依照該閘極電極而自動對準，而該介電區域之介電常數 小於該原基板之介電常數，包含： 在形成該閘極電極與該保護層之後即進行至少 一次氧植入製程，以於該原基板中導入氧原子，藉此於 該原基板中形成複數個氧摻雜區域；以及 進行至少一次退火製程，以於該原基板中將該氧摻 雜區域轉換成由二氧化矽所構成的介電區域。 3. 如申請專利範圍帛Μ之方法，其中形成閘極電極包含 形成由多晶石夕及金屬之至少一者所構成的閘極電極。 4. 如申請專利範圍第！項之方法，其中在該s〇i基板上 92353(修正版) 1 ^1*'*"Wl 1,1 I I ' - V - ~?^:r-：·^ ' - γ •rr--- .,^_ J：.% .. Ρ^ϋ月吁.修便·)正替換頁 形成閘極電極包含： 形成閘極電極材料層； 以 在該閘極電極材料及上方形成保護材料層 及 在該閘極電極材料層與該保護材料層上進行至 少一次蝕刻製程，以藉此形成於其上具有該保護層之該 閘極電極。 5. 如申請f利範圍第1項之方法，其中該保護層係由氮化 石夕、氮氧化♦、氧化物、聚亞酿胺、有機抗反射塗層之 至少一者所構成。 6. 如申】請專利範圍第2項之方法，其中進行至少-次氧植 入製程包含以氧植入劑量約為len至5eu離子/平方公 分並在能階範圍約為10ki 100k電子伏特的條件下所 進行的氧植入製程。 7· γ請專利範圍第2項之方法，其中進行至少—次退火 4包含在溫度範圍大約1100至1400t的條件下所進 仃的至少一次退火製程。 8·:申請專利範圍第2項之方法，其中進行至少一次退火 =包含在維持大約、時的條件下所進行的至少 -人退火製程。 9. 請專利範圍第2項之方法’其中進行至少-次退火 ::以於該原基板中將該氧摻雜區域轉換成由二氧化 斤構成的介電區域，包含進行至少一 於該眉A k山 的退火製程以 4基板中將該氧掺雜區域轉換成由二氧化石夕所構 92%3(修正版) 2 1278025

成的介電區域，該介電區域具有範圍約S H)至2〇〇太 米的深度。 ^ 10.-種在原石夕基板具有增強自動對準介電區域之絕緣體 上石夕型半導體裝置之製造方法，包含： 在由原基板、埋入絕緣層及主動層所構成之 SOI基板上形成閘極電極，該間極電極在其上形成有保 護層，該閘極電極係由多晶矽及金屬之至少一者所構、 成； 在形成該閘極電極與該保護層後即進行至少一 次氧植入製程，以將氧原子導入該原基板，藉此在該原 基板中形成複數個氧摻雜區域；以及 ^ 進行至少一次退火製程，以於該原基板中將該 氧摻雜區域轉換為由二氧化矽所構成之介電區域。 11·如申叫專利範圍第10項之方法，其中在該S⑺基板上 形成閘極電極包含： 形成由多晶矽及金屬之至少一者所構成之閘極 電極材料層； 在該閘極電極材料層之上形成保護材料層；以 及 在該閘極電極材料層與該保護材料層上進行至 少—次蝕刻製程，以藉此於其上形成具有該保護層之該 閘極電極。 12·如申請專利範圍第10項之方法，其中該保護層係由氮 化矽、氮氧化矽、氧化物、聚亞醯胺、有機抗反射塗層 3 92353(修正版) 1278025 iu ；： 一…’… .一.-.-^—〜 r" 一-了〜〜，丨 _一，丨▲.. .一一《·—气《^·· · * 之至少一者所構成。 13·如申請專利範圍帛10,之方法，丨中進行至少_次氧 ，入製程包含以氧植入劑量約為le17至5e18離子/平方 a分並在能階範圍約為1 〇k至！ 00k電子伏特的條件下 所進行的氧植入製程。 如申凊專利範圍第i 〇項之方法，其中進行至少一次退 火氣耘包含在溫度範圍大約1100至1400。(：的條件下所 進行的至少一次退火製程。 15·如申請專利範圍第10項之方法，其中進行至少—次退 火製程包含在維持大約1至6小時的條件下所進行的至 少一次退火製程。 16·如申請專利範圍第1〇項之方法，其中進行至少一次退 火製程以於該原基板中將該氧摻雜區域轉換成由二氧 化矽所構成的介電區域，包含進行至少一次退火製程以 於該原基板中將該氧摻雜區域轉換成由二氧化矽所構 成的"電區域，該介電區域具有範圍約為1〇至奈 米的深度。 ^ P·如申請專利範圍第1〇項之方法，其中進行至少一次退 火製程以於該原基板中將氧摻雜區域轉換成由二氧化 矽所構成的介電區域，包含進行至少一次退火製程以於 該原基板中將該氧摻雜區域轉換成由二氧化矽所構成 的介電區域，該介電區域係依照該閘極電極而自動對 準。 18·—種在原矽基板具有增強自動對準介電區域之絕緣體 92353(修正版) 4 1278025

上矽型半導體裝置之製造方法，包含： 在由原基板、埋入絕緣層及主動層所構成之 SOI基板上形成由多晶矽所構成之閘極電極，該閘極電 極在其上形成有保護層； 在形成該閘極電極與該保護層後即進行至少一 次氧植入製程，以將氧原子導入該原基板，藉此在該原 基板中形成複數個氧摻雜區域；以及 产 進行至少一次退火製程，以於該原基板中將該 氧摻雜區域轉換為由二氧切所構成之介電區域，該介 電區域係依照該閘極f極而自動對準，且在該原基板表 面下方具有範圍約為10至200奈米的深度。 19·如申請專利範圍第18項之方法，其中在該s〇i基板上 形成閘極電極包含： 形成多晶梦層； 在該多晶石夕層之上形成保護材料層；以及 在該夕Ba矽層與該保護材料層上進行至少一次 飿刻製程，以藉此於並μ游# θ山i 、/、上A成具有該保護層之該閘極電 才亟0 2 〇 ·如申請專利範圍第1 $ 拉 項之方法，其中該保護層係由氮 夕氮氧化石夕、氧化物、聚亞酿胺、有機抗反射塗層 之至少一者所構成。 21·如申請專利範圍第18項之方法，其中進行至少一次』 h製程包含以氧植入劑量約為七17至5el8離子/平: 公分並在能階範圍約為服至100k電子伏特的條件_ 92353(修正版) 5 ^78025 ^ 产_____. .-.»—--<^··" * 所進行的氧植 入製程。 22·如申請專利範圍第18項之方法，其中進行至 &、 , 夕 次退 火製程包含在溫度範圍大約1100至14〇〇t：的條件下所 進行的至少一次退火製程。 23·如申請專利範圍第18項之方法，其中進行至少一次退 火製程包含在維持大約1至6小時的條件下所進行的= 少—次退火製程。 24·—種半導體裝置，包含·· 丨甲J ®电桠，形成於由原基板 主動層所構成之SOI基板上；以及 口 複數個形成於該原基板中之介電區域，該介, 區域係依照該間極電極而自動對準，且該介電區域之: 電常數小於該原基板之介電常數。 一 25,如申請專利範圍第24項 丨中§亥閘極電極係a 夕日日矽及金屬之至少一者所構成。 氧化矽所構成 &如=㈣範圍第24項之|置，其中該介電區域係这 27.如申請專利範圍第24 ❹ 由二氧切所構成。 i埋人絕緣層 28·如申請專利範圍第24項之罟 所構成。 、置，，、中該主動層係由 其中該介電區域在該 至200奈米的深度。 進一步包含位於該閘 29·如申請專利範圍第24項之裝置， 原基板表面下方具有範圍約為1Q 30.如申請專利範圍第24項之裝置， 92353(修正版) 6 1278025 極電極上方的保護層，該保護層係由氮化矽、氮氧化 矽、氧化物、聚亞醯胺、有機抗反射塗層之至 構成。 ㈣ 31· —種半導體裝置，包含·· 一閘極電極，形成於由原基板、埋入絕緣層及 主動層所構成之SOI基板上；以及 曰 口 複數個形成於該原基板中之介電區域，該介電 區域係依照該閘極電極而自動對準。 32. 如申請專利範圍第31項之裝置/其中該閘極電極係由 多晶矽及金屬之至少一者所構成。 33. 申請專利範圍第31項之裝置，其中該埋人絕 二氧化石夕所構成。 由 34. 如申請專利範圍第31項之裝置，纟中該主動層係由矽 所構成。 35·如申請專利範圍第31項之裝置，其中該介電區域在該 原基板表面下方具有範圍約為1〇至2〇〇奈米的深度。 36·如申請專利範圍第31項之裝置，進一步包含位於=閘 極電極上方的保護層，該保護層係由氮化矽、氮氧化 矽、氧化物、聚亞醯胺、有機抗反射塗層之至少一者所 構成。 92353(修正版) 7