TWI277980B

TWI277980B - Memory card, semiconductor device, and method of controlling semiconductor memory

Info

Publication number: TWI277980B
Application number: TW094120870A
Authority: TW
Inventors: Takashi Oshima
Original assignee: Toshiba Corp
Priority date: 2004-06-22
Filing date: 2005-06-22
Publication date: 2007-04-01
Also published as: US7245539B2; JP2006011533A; JP4751037B2; TW200617972A; US20050281105A1

Description

1277980 ’ 九、發明說明：【發明所屬之技術領域】本發明係關於—種搭載有非揮發性半導體記憶體之記憶卡’尤其係關於一種搭载有具有特定清除區塊大小之非揮發性半導體記憶體之記憶卡、搭載於該卡之半導體裝置、以及半導體記憶體之控制方法。【先前技術】。己fe卡中有具備控制器者，該控制器將主機器使用之位籲址與實際，憶體上之位址進行位址轉換。於此種記憶卡中’控制器基於存儲於例如财腦型快閃記憶體等非揮發 l己體之特疋區域的管理資訊，於ram等揮發性記憶體上製作位址轉換表。響應來自主機器之存取要求對非揮發性記憶體進行存取時，控制器使用上述位址轉換表進行位址轉換處理。再者，於日本專利特開2000_284996號公報中，揭示有 -種如了記憶體管理裝置：㈣檢測纟，其㉟記憶體裝置上之記憶空間分割為特定尺寸之複數個區，以分割後之各區為單位識別指派區塊與未指派區塊；以及管理表，其參照該檢測表選擇特定區，對應選擇之區中之各個區塊的物理位址與邏輯位址而得以產生。然而’將搭載有與主機器假想之記憶體不同規格之記憶體的圯憶卡設置為可適用於主機器時，相互之位址轉換處理、4得複雜’相應地位址轉換表之資訊量亦增加。於此情形時，用以記憶位址轉換表之尺人“等，亦必須使用大容量 102414.doc 1277980 者。然而，將大容量RAM安裝於記憶卡内時，會導致安裝面積或成本增加。又，基於非揮發性記憶體上之管理資訊，於RAM上展開大資訊量之位址轉換表時會相當費時，亦會無法滿足記憶卡規格所規定之時間性限定。又，依據上述文獻技術，為了製作用於位址轉換之管理表’需要其他表（檢測表），故而存在必須使用大容量ram 等揮發性記憶體之問題。 =此，業者期望在減少RAM等揮發性記憶體中記憶之資訊量的同時，實現高效之處理能力。【發明内容】 «明之實施形態之半導體裝置包含揮發性記憶體與控制器，該控制器係將第1半導體記憶體中之位址與第2半導體記憶體中之位址的所有對應關係中，表示—部分對應關係之位址轉換資訊記憶於上述揮發性記憶體，並使用該資訊進行位址轉換處理，該第i半導體記憶體具有^清除區塊大小，第2半導體記憶體具有不同於上述第丨清除區塊大小之弟2清除區塊大小。本發明之貫施形態之記憶卡包含控制器與具有第2清除區塊大小之非揮發性記憶體，上述控制器係使第丨半導體記憶體中之位址與第2半導體記憶體中之位址的所有對應關係中，表示一部分對應關係之位址轉換資訊記憶於揮發性記憶體，該第丨半導體記憶體具有第丨清除區塊大小 2半導體圯憶體具有不同於上述第丨清除區塊大小之第2清 102414.doc 1277980 着除區塊大小，且上述控制器對上述非揮發性記憶體執行存取時，使用上述位址轉換資訊進行位址轉換處理。本發明之實施形態之半導體記憶體的控制方法，係將第 1半導體記憶體中之位址與第2半導體記憶體中之位址的所有對應關係中，表示一部分對應關係之位址轉換資訊記憶於揮發性記憶體，並使用上述位址轉換資訊進行位址轉換處理’該第1半導體記憶體具有第1清除區塊大小，第2半導體記憶體具有不同於上述第i清除區塊大小之第2清除區塊大小。【實施方式】以下，參照附圖說明本發明之實施形態。圖1係表示搭載於本發明一個實施形態之記憶卡之裝置類簡要構造的立體圖。本實施形態之記憶卡1如圖所示，係於PCB(Printed Circuit Board，印刷電路板）基板2上配置有皿勘型快閃記憶體3及控制器4者。於上述控制器4搭載有cpu(Central 籲 Processing Unit，中央處理器）8 或 R〇M(Read-〇nly Memory，唯讀記憶體）9等功能區塊。下文將陳述各裝置詳細内容。另外，NAND型快閃記憶體3可係於一個記憶胞中記憶一位元資訊之雙值記憶體，亦可係於一個記憶胞中記憶一位元以上資訊（例如2位元）之多值記憶體。又，圖i雖然已表示於PCB(Printed Circuit Board，印刷電路板）基板2 上配置NAND型快閃記憶體3及控制器4之情形，但NAnd 型快閃記憶體3及控制器4亦可配置於同一 LSI(Large-scale 102414.doc K77980 ' Integrati〇n，大規模積體電路）基板上。以下說明中使用之「邏輯區塊位址」、「物理區塊位址」術語分別表示區塊自身之邏輯位址、物理位址。又，「邏輯位址」、「物理位址」雖然主要表示區塊自身之邏輯= 址、物理位址，但亦可表示對應於小於區塊單位之分解能單位的位址。圖2係表示包含有主機與上述記憶卡之構造的區塊圖。再者，與圖1共同之要素付以相同之符號。 ® 主機器（以下稱為主機）2〇包含用以對連接之記憶卡進行存取之硬體及軟體（系統）。該主機20管理記憶卡内部物理狀態（何處之物理區塊位址中，包含有第幾邏輯磁區位址為料’或者何處之區塊係清除狀態）、直接控制記憶卡内快閃記憶體。又，主機2 0以使用清除時之清除區塊大小被固定為1 &千位元組之NAND型快閃記憶體為前提，以16千位元組單位分配邏輯/物理位址，多數情況下，就邏輯位址16千位元組部分，有序地進行光存取或線存取（發佈相應指令）。記憶卡1連接至主機20後接受所供電源並運作，對應來自主機20之存取進行處理。該記憶卡！如上所述，包含 NAND型快閃記憶體3及控制器4。 NAND型快閃記憶體3係清除時之清除區塊大小（清除單位之區塊大小）被固定為256千位元組之非揮發性記憶體，例如以16千位元組單位進行資料之寫入/讀取。該NAND型快閃記憶體3例如使用〇·〇9 μιη製程技術而製成。gp， 1024l4.doc 1277980 NAND型快閃記憶體3之設計規則為，〇·1 μιη以下。除上述CPU 8及ROM 9外，控制器4亦搭載有記憶體介面部5、主機介面部6、緩衝器7以及RAM(Random Access Memory，隨機存取記憶體）1〇。記憶體介面部5對控制器4與NAND型快閃記憶體3之間的介面進行處理。主機介面部6對控制器4與主機2〇之間的介面進行處理。

緩衝器7將由主機20處發送之資料寫入NAND型快閃記憶體3日守，會暫時記憶一定量之資料（例如一頁），將由NAND 型快閃記憶體3處讀取之資料發送至主機2〇時，會暫時記憶一定量之資料。 CPU 8管理記憶卡i之整體運作。該cpu 8例如於記憶卡 1已接又所供電源時，將存儲於R0M 9中之韌體（控制程式）加載於RAM 10上，並進行特定處理，藉此於RAM 1〇上製作各種表，或由主機20處接受寫入指令、讀取指令、清除指令，對NAND型快閃記憶體3上之該區域進行存取，或控制通過緩衝器7而進行之資料轉發處理。 ROM 9係記憶體，存儲由cpu 8使用之控制程式等。 RAM 10係揮發性記憶體，用作cpu 8之運作區域，記憶控制程式或各種表。圖3表示主機20假想之快閃記憶體與實際使用之快閃記憶體（即，記憶卡！内之取仙型快閃記憶體取資料配置的區別。於主機20假想之快閃記憶體中，各頁包含528位元組 102414.doc 1277980 (512位元組之資料記憶部+16位元組之冗餘部），32頁為— 個清除單位（即，16千位元組千位元組（此處Μ 屬…下文會祕财此種㈣記憶社卡稱為「小區塊卡」。另一方面，於實際使用之快閃記憶體3中，各頁包含 2112位元組（例如512位元組之資料記憶部χ4+ι〇位元组之冗餘部Χ4+24位元組之管理資料記憶部），128頁為一個清除單位（即，256千位元組+8千位元組）。下文會將搭载有此種快閃記憶體3之卡稱為「大區塊卡」。再者，方便起見，下文將小區塊卡之清除單位稱為16千位元組，將大區塊卡之清除單位稱為256千位元組。又’主機2G假想之快閃記憶體與實際使用之快閃記憶體 3中为別包含頁緩衝器，用以向快閃記憶體進行資料輸出輸入處理。主機20假想之快閃記憶體所包含之頁緩衝器的記憶容量為528位元組（512位元組+16位元組）。另一方 ^ ’實際使狀㈣記㈣3所包含之諸衝器的記憶容篁為2112位元組（2048位元組+64位元組）。冑入資料等碑，各頁緩衝器以對應自身記憶容量之—頁的單位，對快閃記憶體進行資料輸出輸入處理。 ° 圖3之例示中，表示實際使用之快間記憶體3之清除區塊大小為主機2G假想之快閃記憶體之清除區塊大小的16倍，但本發明並非僅限於此者，只要係大致整數倍，亦可構造為其他倍率。為使大區塊卡成為有實用效果之產品，希望圖3所示之 102414.doc 1277980 容量為1 G位元以上。快閃記憶體3之 G位元時，256千位元組區塊（清除單位）主固表示π除單位為256千位元組區塊之情形，但將 ^除早位構造為例如128千位元組區塊亦有實用效果。此守128千位元組區塊數量為1024個。

快閃記憶體3之記記憶容量例如為1 數量為512個。又，圖3表示實際使用之快閃記憶體3之清除區塊大小大於主機20假想之快閃記憶體之清除區塊大小的情形，但本 ^月並非僅限於此者’實際使用之快閃記憶體3之清除區塊大小亦可構造為小於主機2〇假想之快閃記憶體之清除區塊大小者。圖4係表示主機2〇一側系統及記憶卡丨（大區塊卡）之各通訊階層的圖。主機20 一侧系統包含應用軟體21、文件系統22、驅動器軟體23以及小區塊卡物理存取層24。另一方面，記憶卡 1 (大區塊卡）包含小區塊卡物理存取層1丨、小區塊卡物理/ 小區塊卡邏輯轉換層12、小區塊卡邏輯/大區塊卡物理轉換層13以及大區塊卡物理存取層14。例如，主機20—側之應用軟體21要求文件系統22寫入文件時’文件系統22基於小區塊卡之邏輯區塊位址，指示驅動器軟體23有序地分區寫入。驅動器軟體23接受該指示，實現基於小區塊卡邏輯區塊位址之以16千位元組區塊為單位的有序寫入，進行邏輯/物理區塊轉換，通過小區塊卡物理存取層2 4，向大區塊卡發佈由小區塊卡物理區塊位址 102414.doc -11 - 1-277980 決疋之隨機寫入指令，並轉發資料。再者，於光存取中，無論小區塊卡之情形抑或大區塊卡之情形’其前提均係，協定上以⑴指令、（2)1位址（低位址）、（3)行位址、（4)資料、（5)程式指派指令之順序進行資訊收發。 ' 大區塊卡一側之小區塊卡物理存取層U由主機2〇處接受小區塊卡物理區塊位址決定之寫入指令後，除物理區塊位址或資料外，取得其附隨之附隨資料所包含的邏輯區塊位址。小區塊卡物理/小區塊卡邏輯轉換層12包含第1表，用以於讀取資料等時，將小區塊卡之物理區塊位址（對應16千位元組區塊部分）轉換為小區塊卡之邏輯區塊位址（對應16 千位元組區塊部分）。轉換層12於小區塊卡物理存取層^ 接受寫入指令’並取得小區塊卡之邏輯區塊位址後，將此反映至上述第1表。關於物理區塊位址，亦反映至上述第1 表。小區塊卡邏輯/大區塊卡物理轉換層13包含第2表，用以於讀取資料等時，將小區塊卡之邏輯區塊位址（對應有序 16千位元組區塊X 16個部分）轉換為大區塊卡之物理區塊位址（對應256千位元組物理區塊部分）。轉換層13於小區塊卡物理存取層11接受寫入指令，並取得小區塊卡之邏輯區塊位址後，將此反映至上述第2表。大區塊卡物理存取層14基於小區塊卡物理存取層u接受寫入指令後取彳于之小區塊卡邏輯區塊位址，決定快閃記憶 102414.doc -12- 1277980 體3内部之資料配置，並於256千位元組物理區塊内以2千位元組（一頁）單位有序地寫入16千位元組之資料。又，大區塊卡物理存取層14將取得之小區塊卡之邏輯區塊位址或物理區塊位址儲存於快閃記憶體3内部之管理資料區域内的特定區域。如此’因主機20發佈基於小區塊卡物理區塊位址之指令’故而於大區塊卡一側中進行管理，以清楚對應小區塊卡物理區塊位址之資料位於哪一 256千位元組物理區塊中。具體如下，以16千位元組區塊為單位對小區塊卡之邏輯/物理區塊位址之對應關係進行管理的同時，對對應小區塊卡連接之25 6千位元組區塊部分之邏輯區塊位址的資料存儲於大區塊卡内哪一 256千位元組物理區塊内進行管理。圖5 A及圖5 B係表示由主機2 0 —侧發送之指令格式的圖。由主機2 0 —側發送之指令包如圖5 A所示，包含指令分類貢訊（此處係「寫入」）、位址（物理區塊位址）以及資料（内容等真實資料及附隨資料（5 12位元組+ 16位元組））之各種資訊。此種格式之封包如圖5B所示，附隨資料16位元組中之特定位置上，配置有小區塊卡之「邏輯區塊位址」（對應成為存取對象之16位元組區塊之邏輯位址）。除取得指令分類資訊、物理區塊位址以及資料之外，大區塊卡尤其取得上述「邏輯區塊位址」。另，讀取指令時，該「邏輯區塊 102414.doc -13 - 1277980 位址」不被附加。圖6係表示主機20 —側假想之區塊寫入操作、與記憶卡 1(大區塊卡）一側實際進行之寫入處理的對照圖。主機20 —側（該圖左側），於發生基於小區塊卡邏輯位址之以16千位元組區塊為單位的有序寫入操作時，進行由小區塊卡物理區塊位址決定之以16千位元組區塊為單位的隨機寫入操作。另一方面，大區塊卡一側（該圖右側），於由主機2〇一側 • 處接受寫入指令之情形時，將基於小區塊卡邏輯區塊位址之以16千位元組區塊為單位的資料有序地寫入快閃記憶體 3内。如上所述，主機20進行由小區塊物理位址決定之以“千位元組為單位之隨機寫入操作。此種隨機寫入操作，一般會多發僅用以重寫部分大區塊（256千位元組）之處理。因 NAND型快閃5己憶體只能以區塊為單位進行清除，故而僅重寫部分區塊時，必須將需要重寫之新資料寫入已清除完畢之新區塊，由包含可重寫為新資料之舊資料的舊區塊處，將未被重寫之殘留資料拷貝至新區塊。如此，僅重寫部分區塊之處理伴隨著未被重寫資料之拷貝操作（以下稱為「牽連資料拷貝」），故而多發僅重寫部分區塊之處理時，耗用將猛增。因此，本實施形態依據由主機2〇一側處獲得之邏輯位址之順序，於大區塊卡一側再次分配物理位址，藉此減少僅寫入部分區塊之問題的產生，從而抑制耗用增加。 102414.doc -14 - 1277980 圖7係表示大區塊卡内NAND型快閃記憶體3之區塊格式 (清除單位即256千位元組物理區塊部分）之一例的圖。大區塊卡之清除單位即2 5 6千位元組物理區塊中包含16 個用以寫入資料之區塊（以下稱為主機管理區塊），該資料對應主機20 —側管理之單位即16千位元組。寫入資料時，以小區塊卡之邏輯區塊位址之順序，配置每個資料。各主機管理區塊包含8個頁。各頁包含4個5 12位元組資料區域’同時含有對應於各資料區域之1〇位元組ECC區域。又’頁中最後之512位元組資料區域（第4個5 12位元組賁料區域）之後，亦設有24位元組管理資料區域。故而，頁中最後之10位元組ECC區域採用對應於第4個5 12位元組資料區域與24位元組管理資料區域兩方之構造。清除單位即256千位元組物理區塊所包含之128個24位元組官理資料區域中，例如最後之24位元組管理資料區域中’匯總存儲有相對於由主機2〇一側發送之指令處取得之物理區塊位址的位址資訊，及相對於邏輯區塊位址之位址貪訊。於製作圖4說明之小區塊卡物理/小區塊卡邏輯轉換層12所包含之第1表、與小區塊卡邏輯/大區塊卡物理轉換層13所包含之第2表時，使用此等位址資訊。圖8係表示與圖7不同之區塊格式之例圖。圖8區塊格式之各頁中ecc〇、ECC1以及ECC2之區域配置位置與圖7區塊格式不同。不過，圖7區塊格式與圖8區塊格式之各頁中用戶資料之記憶容量相同。即，圖7區塊格式之各頁中設有2048位元組（5 12位元組+5 12位元組+5 12 102414.doc -15- 1277980 位元組+5 12位元組）之記憶區域，圖8區塊格式之各頁中設有2048位元組（5 18位元組+5 18位元組+5 18位元組+494位元組）之記憶區域。下文以採用圖8區塊格式為前提進行說明。圖9係表示主機20向本實施形態之記憶卡！進行寫入操作時、該記憶卡1之I/O插腳與R/B插腳信號的時序例圖。主機20將記憶卡假想為包含有16千位元組清除區塊大小之非揮發性§己1¾體’並控制該記憶卡。例如，向記憒、卡進行寫入操作時，主機20將串列資料輸入指令8〇h(h表示16 進位）輸入至I/O插腳1至8。繼而，主機20將行位址C/A及頁位址P/A輸入至I/O插腳1至8。再者，此處行位址C/A及頁位址P/A係主機2 0對§己憶卡1假想之假想物理位址空間中之行位址與頁位址。進而，主機20向各個I/O插腳1至8分別輸入528次寫入資料。具體而言，主機20將輸入至光啟動插腳之輸入信號定時為528次’同時向各I/O插腳順次移入528位元（所有1/〇插腳合計528位元）資料。資料移入結束後，主機2〇將程式指令10H輸入至I/O插腳丨至8。相應於此，記憶卡輸出低位準信號至該R/B插腳，表示記憶卡忙碌狀態。其後，特定期間過後，藉由輸出高位準信號至R/B插腳，表示記憶卡進入就緒狀態。然而，圖9之R/B插腳狀態終究係表示記憶卡”目對於主機20處於何種狀態者。即，於圖9中，響應程式指令i〇h之輸入，雖然R/B插腳表示為忙碌狀態（即輸出低位準），但 102414.doc -16- 1277980 實際上内部不-定正對NAND型㈣記憶體3進行寫入操作 (即，由頁緩衝器向記憶體單元陣列轉送資料)。又，雖缺請插腳已復位至就緒狀態，但實際上内部對nand型快、閃記憶體3之寫入操作未必已完成。圖10係表示該記憶卡！内之控制器4對本實施形態之記憶卡！内之NAND型快閃記憶體3進行寫入操作時、nands 快閃記憶體3之I/O插腳與R/B插腳信號的時序例圖。

控制器4將NAND型快閃記憶體3識別為具有256千位元組清除區塊大小之非揮發性記憶體。例如，對ναν〇型快閃記憶體3進行寫入操作時，控制器4將串列資料輸入指令 80H(H表示16進位）輸入至1/〇插腳1至8。繼而，控制器斗將行位址C/A及頁位址P/A輸入至1/〇插腳1至8。再者，此處行位址C/A與頁位址P/A係控制器4對Nand型快閃記憶體3 假想之實際物理位址空間中之行位址與頁位址。因此，其未必與圖9中之行位址C/A及頁位址p/A 一致。進而，控制器4向各個I/O插腳1至8分別輸入2112次寫入資料具體而δ，控制器4將輸入至光啟動插腳之輸入信唬定日守為2112次，同時向各1/〇插腳順次移入2112位元（所有I/O插腳合計2112位元組）資料。資料移入結束後，控制态4將程式指令1〇Η輸入至1/〇插腳i至8。響應於此，記憶卡輸出低位準L號至其r/B插腳，表示記憶卡忙碌狀態。其後’特定期間過後，藉由輸出高位準信號至R/B插腳，表不記憶卡已進入就緒狀態。圖10中之R/B插腳狀態表示 NAND型快閃記憶體3相對於控制器*實際處於何種狀態。 102414.doc 17 1277980 再者，上述圖9及圖l〇分別在一個週期中展示行位址c/A 及頁位址P/A之輸入，但亦會對應記憶卡丨之容量或ΝΑΝ〇型快閃記憶體3之容量，隨機成為2個週期以上。由圖9及圖10可知，記憶卡忙碌狀態時之需要時間上設有限制，故而必須於其間進行資料寫入操作，並於特定期間之後告知主機一側該記憶卡已進入就緒狀態。圖11係表示圖4所示之小區塊卡物理/小區塊卡邏輯轉換層12及小區塊卡邏輯/大區塊卡物理轉換層13中分別包含 _ 之弟1表及第2表之一例的圖。第1表3 1及第2表32係於主機20假想之快閃記憶體中之位址與實際使用之快閃記憶體（即快閃記憶體3)中之位址的所有對應關係中，表示部分對應關係之位址轉換資訊。藉由簽照此等第1表31及第2表32，可導出主機2〇假想之快閃記憶體中特定位址範圍所包含之各物理區塊位址或邏輯區塊位址對應於快閃記憶體3上哪一物理位址的内容。第1表3 1表示主機20假想之快閃記憶體中所有物理區塊位址之一部分與該快閃記憶體中所有邏輯區塊位址之一部分的對應關係。另一方面，第2表32表示主機2〇假想之快閃記憶體中上述所有邏輯區塊位址之一部分與快閃記憶體 3中所有物理區塊位址之一部分的對應關係。再者，由控制器4(參照圖1、圖2)對第！表3丨及第2表32之製作/參照/變更/儲存或位址轉換處理等進行控制，具體而言，通過實行由ROM 9加載至RAM 10上之控制程式之cpu 8或記憶體介面部5進行控制。 102414.doc -18- 1277980 下文將主機20假想之快閃記憶體中之物理區塊位址、邏輯區塊位址分別簡稱為「xPB A」、「xLB A」，將快閃記憶體 3 t之物理區塊位址簡稱為「PBA」。於本實施形態中，將主機20假想之快閃記憶體之資料記憶區域分為多個區段，給各區段編號進行管理。具體而言，將對應於物理區塊位址xPBAl至1023之1024個區塊群定義為ZoneO，將對應於物理區塊位址XPBA1024至2047之 1024個區塊群定義為Zonel，將對應於物理區塊位址 P XPBA2048至3071之1024個區塊群定義為Zone2…各區段内對應1000個xLBA。再者，記憶該記憶卡1之CIS(Card Information Structure，卡資訊結構）（下述）之區塊對應於物理區塊位址xPBAO。圖11所示之第1表31及第2表32，僅例示與所有區段内被預定為表製作對象區段之2個區段（ZoneN、ZoneN+Ι)相關之位址資訊。即，2個區段部分可進行「自χΡΒΑ至 xLBA(10位元）之轉換」及「自xLBA至ΡΒΑ(13位元）之轉 • 換」。再者，為便於理解各位址之對應關係，圖中對各區段中連續1024個xPB Α付以共同編號0至1023，同樣地，對各區段中連續1000個xLBA付以共同編號0至999。又，圖 11中ZoneN表示係偶數編號區段，ZoneN+Ι表示係奇數編號區段。控制器4將已結合此第1表31與第2表32之位址轉換表作成例如2套，並使其固定於RAM 10上。製作2套位址轉換表時，希望能將一個例如設為與主機20正在進行存取之區 102414.doc -19- 1277980 段相關的位址轉換表，另一個例如設為與如FAT(File Allocation Table，文件分配表）區域般，可預料主機2〇會頻繁來存取之區段相關的位址轉換表。控制器4由主機20處接受寫入指令後，將由該寫入指令處獲得之xPBA及xLBA的對應關係反映至第1表31(即，修正第1表31)。又，控制器4決定資料寫入目標pb A後，將此 PBA及上述XLBA之對應關係反映至第2表32(即，修正第2 表）。另一方面，控制器4由主機20處接受讀取指令後，參照第1表31 ’檢索對應於由讀取指令處獲得之χρΒΑ的xLBA。又’控制器4參照第2表32，檢索對應於上述已檢索完畢之 xLBA的PBA，並讀取該已檢索完畢之pba之區塊中的資料。如此’於本實施形態中，並非將與所有位址範圍相關之位址轉換表記憶於RAM 1〇上，而是將僅與部分位址範圍相關之位址轉換表記憶於RAM 1〇上，因此可減少記憶所需之資訊量’從而可安裝更小之RAM 10。此時，採甩用以進行自xPBA至xLBA(l〇位元）之轉換」及「自xLBA至？]5八（13位元）之轉換」之2種表，藉此可進一步減少資訊量。又，將與可預想會被頻繁存取之區段相關之表記憶於RAM 1〇上’藉此可減少重新製作表之時間，實現高速存取。圖12係表示將快閃記憶體3上之資料區塊及集中管理區塊之簡要構造分別對照的圖。上述圖8亦已表示，資料區塊（1物理區塊部分）包含128個 102414.doc -20- 1277980 資料頁。此種資料區塊複數存在於快閃記憶體3上，用以記憶用戶資料(用戶可讀寫之文件、靜止晝面、動畫等資料）。另，對應於該資料區塊之PBA2XPBA及xLBA的資訊記憶於各資料區塊中例如最後資料頁中之特定區域内。下文將陳述其詳細内容。另一方面，集中管理區塊（1物理區塊部分）包含一個 CIS(Card Information Structure，卡資訊結構）頁及多個管理頁〇、1、2、3、…。快閃記憶體3上僅有一個此種集中 • 管理區塊，其係歸納記憶與快閃記憶體3相關之各種管理 >訊（原則上用戶無法自由讀寫之、快閃記憶體3起動時等主機或控制器使用之資訊）之特殊區塊，設置於所有物理區域中穩固性（robustness)最高之區域内。即，集中管理區塊設置於所有物理區域中ECC誤差數最少之區域。集中管理區塊中使用CIS頁，例如用以識別快閃記憶體3 是否依據特定之記憶卡物理格式化規格進行格式化。管理頁〇 1 2、3、…§己憶與各資料區塊分別所屬之區段編號 _ (Zone No·)或各資料區塊之誤差相關之狀態（status)。該管理頁尤其於製作上述第1表31及第2表32時，用以知曉符合預定為表製作對象區段之區段的資料區塊群之PB A。下文將詳細陳述管理頁。圖13係表示圖12所示之集中管理區塊格式之一例的圖。圖14係以表歸納與圖13所示之主要資訊相關之說明者。又，圖15係表示圖13所示之管理頁〇中各行格式之一例的圖。以下，參照圖13至圖15，詳細說明CIS頁及管理頁〇、 102414.doc •21 · 1277980 1、2 ' 3、…。圖13中CIS頁上，包含以「CIS」、「CiS-PBA」、「識別編號」、「ID」、「空BLK」、「ECC」、「Mode」、「Max PBA」' 「Max PPA」、「1〇34Β」、「4Β」等表示之各種區域。區域「CIS」記憶應向主機20讀出之卡資訊構造資料（CIS資料）。區域「CIS-PBA」係記憶表示自主機2〇側看之CIS資料之容納位置的物理位址（χΡΒΑ)之區域（為了主機20可對應於進行CIS資料之重寫之情形，記憶該物理位址）。區域「識別編號」記憶記憶卡1之識別編號。區域「ID」記憶該頁中寫有之資料種類及壞區塊屬性。區域「空BLK」記憶資料已清除完畢之空區塊之PBA。區域「ECC」記憶對應於行位址0-517之資訊之ECC、對應於行位址528-1045之資訊之ECC以及對應於行位址1056-2101之資訊之ECC。區域「Mode」、「Max PBA」、「Max PPA」、「1034B」、及「4B」記憶除錯時使用之各種資訊（此處省略其詳細說明）。另一方面，圖13之管理頁〇、1、2、3、…中有多個以「Assign & Status」、「ID」、「ECC」、「19B」、「4B」等表示之區域。區域「Assign & Status」以資料區塊為單位，記憶指派於該資料區塊中之區段編號（Zone No·)及表示該資料區塊中存在幾個ECC誤差之狀態（Status)。區域「ID」記憶該頁中寫有之資料種類及壞區塊屬性。區域「ECC」記憶對應於行位址〇_5 17之資訊之ECC、對應於行位址528-1045 之資訊之ECC、對應於行位址1〇5 6-1573之資訊之ECC以及 102414.doc -22· 1277980 對應於行位址1584-2101之資訊之ECC。區域「19B」及「4B」係空區域（未使用區域）。例如著眼於所有管理頁〇、1、2、3、…中之管理頁〇日守’如圖15所示，於構成管理頁〇之各行c〇i. 〇、col· i、 Col· 2、…中，設有對應於識別各資料區塊之pBA〇、 PBA1、PBA2、…的區域，各區域（丨位元組部分）内記憶有上述Zone Νο·(7位元中之上述6位元）及Status(2位元）之組合0

圖16係表示圖12所示之資料區塊中最後資料頁格式之一例的圖。圖17係表示圖16所示之資料頁中管理資料區域 (24位元組）格式之詳細内容的圖。又，圖18係以表歸納與圖16所示之主要資訊相關之說明者。下文參照圖丨6至圖 1 8，詳細說明各資料區塊中之資料頁。圖16之資料頁中，包含多個以「Data」、「ECC」、「管理資料」表示之區域。區域「Data」記憶用戶資料。區域「ECC」記憶對應於行位址0_517之資訊之ECC、對應於行位址528-1045之資訊之ECC、對應於行位址1〇56-1573之資訊之ECC以及對應於行位址1584-2101之資訊之ECC。區域「管理資料」記憶與該頁或區塊相關之管理資訊（24位元組）。上述「管理資料」中，有以「z〇ne」、r xLBA」、「χΡΒΑ」、「pair」、「π)」表示之複數個區域。區域「Zone」兄憶該頁所屬之z〇ne ν〇·(7位元）。區域「xLBA」係記憶XLBA(10位元）之區域，該xlbA(10位元) 102414.doc -23 - 1-277980 對應於寫於包含該頁之主機管理區塊（8頁）之資料。區域「xPB A」按照下位位址順序配置並記憶χΡΒΑ(2〇位元組）’該χΡΒΑ對應於分別寫入自包含該頁之1物理區塊（128 頁）中之最初主機管理區塊（8頁）至包含該頁之主機管理區塊（8頁）為止區域的資料。該頁係最後頁時，會記憶所有16 個χΡΒΑ。區域「pair」記憶與包含該頁之物理區塊成對之其他物理區塊的位置資訊（7位元），用以處理ECC誤差等。區域「ID」記憶該頁中寫有之資料種類及壞區塊屬性（1位元組）。繼而，參照圖19至圖21之流程圖，說明使用本實施形態之位址轉換表之運作。再者，已結合圖U所示之第1表 31(xPBA —xLBA轉換表）與第2表32(xLBA — PBA轉換表）之位址轉換表固定於RAM 10内，CPU 8使用該位址轉換表，處理來自主機20之存取要求。首先，參照圖19，說明使用位址轉換表寫入資料之運作。 CPU 8取得自主機20發送而來之寫入指令及寫入位址 χΡΒΑ(步驟Al、A2)，參照第1表3 1判斷該寫入位址是否係屬於現在之位址轉換表可對應之區者（步驟A3)。寫入位址不屬於現在之位址轉換表可對應之區段時，製作新位址轉換表（例如更新現在之位址轉換表）（步驟A3)。另一方面，屬於現在之位址轉換表可對應之區段時，不必製作新位址轉換表。又，下文會陳述位址轉換表之製作方法0 102414.doc -24- 1277980 CPU 8接受由主機20處發送而來之寫入資料（步驟後，發出忙碌信號（步驟A6)，判斷寫入要求是否表示為寫入物理區塊中之PageO(步驟A7)。係寫入卩牦叻時，由寫入資料包含之附隨資料中抽出xLB A(步驟A8)，基於結合該 xLBA與上述取得之χΡΒΑ，更新第1表3丨（步驟A9)。再者，非寫入PageO時，不更新第1表3 1。繼而，CPU 8判斷應寫入之寫入資料是否已到達小區塊卡中之4頁（即，大區塊卡中之1頁）（步驟A1〇)。未到達時，重複步驟A1至A9之處理。另一方面，應寫入之寫入資料到達小區塊卡中之4頁時’藉由參照第2表32由上述xLBA處導出PBA，將有關資料寫入對應於該PBA之快閃記憶體3上之物理區塊（步驟 All)。再者，CPU 8完成資料寫入後，停止發送忙碌信號。又，CPU 8判斷上述資料寫入是否係寫〈Page0(步驟 A12)。係寫入PageO時，基於結合xLBA與PBA，更新第2表 32(步驟A13)，結束處理。非寫入page〇時，不更新第2表 32。再者，第1表31及第2表32被更新時，CPU 8及時將其更新内容反映至快閃記憶體3上之相關管理資料區域。繼而’參照圖2 0說明使用位址轉換表讀取資料之運作。 CPU 8取得自主機20發送而來之讀出指令及讀出位址 χΡΒΑ(步驟Bl、B2)，確定忙碌信號（步驟B3)，並參照第1 表3 1判斷該讀出位址是否係屬於現在之位址轉換表可對應之區者（步驟Β4)。 102414.doc -25- 1277980 讀取位址不屬於現在之位址轉換表可對應之區段時，製作新位址轉換表（例如，更新現在之位址轉換表）（步驟 B5)。另一方面，屬於現在之位址轉換表可對應之區段時，不必製作新位址轉換表。又，下文會陳述位址轉換表之製作方法。繼而，CPU 8判斷讀取要求是否適合奇數編號之區段（步驟B6)。此處，適合奇數編號之區段（例如圖11之2：〇1^1^+1) 時’向上述取得之xPBA值加1〇24(步驟B7)。另，適合偶數編號之區段（例如圖11之Z〇neN)時，不加1 〇24。然後，CPU 8藉由參照第1表31由上述已取得2χρΒΑ處導出xLBA(步驟Β8)，進而，藉由參照第2表32由該江6八處導出PBA，由對應於該PBA之快閃記憶體3上之物理區塊處讀取資料（步驟B9)。又，CPU 8讀取資料後，停止發送忙碌信號（步驟B10)，將讀取資料發送至主機2〇(步驟Bu)。、、’威而，參照圖21說明位址轉換表製作之運作。 CPU 8對快閃記憶體3上之集中管理區塊中包含之各管理頁1、2、3、…依次實行以下將說明之共同常用程式（實行頁迴路X步驟cm)。於該頁迴路中，CPU 8由集中管理區塊處依次讀出各管理頁(步驟⑴)，對各管理頁中包含之各二〇、1、2、…2047依次實行以下將說明之共同常用程式（實行行迴路）（步驟C13)。、；上述仃坦路中，CPU 8參照如圖15所示之記憶於行區域之z〇neNo.(步驟C14)，判斷其ζ_Ν〇.是否適合表製作對象區（步驟Cl5)。即，判斷適合對應於待檢查行之PBA的 102414.doc • 26 - 1277980 資料區塊（寫於其中之資料）是否適合表製作對象區。適合表製作對象區時，CPU 8讀取上述資料區塊中最後頁之資訊（步驟C16)，由讀取資訊中之管理資料處取得 XLBA及χΡΒΑ，並基於取得之以及上述資料區塊之ΡΒΑ，更新或製作第1表31及第2表32(步驟c17)。另’不適合表製作對象區時，不進行步驟C16及C17之處理。對最後管理頁中包含之最後行進行的處理完成後，cpu 藝8結束行迴路（步驟C18)，並結束頁迴路（步驟ci^。如此，於本實施形態中，快閃記憶體3上設有集中管理區塊，故而可立即知曉由哪一 PBA之資料區塊處讀取資訊日守可製作位址轉換表，從而可縮短位址轉換表之製作時間。又，集中管理區塊之管理頁中記憶有必要之最少限度之貝汛（區段編號等），故而可減少管理區塊之重寫次數。上述實施形態之說明已例示由控制器4對主機2〇假想之 _半導體記憶體中之位址與實際使用之半導體記憶體之位址的對應關係進行管理或控制（位址轉換表之製作/參照/變更 /存儲或位址轉換處理等），亦可由主機2〇一側之驅動軟體 23等代為進行該控制。又，上述實施形態之說明已經例示實際使用之快閃記憶體3之清除區塊大小大於主機2〇假想之快閃記憶體之清除區塊大小之情形，當然，實際使用之快閃記憶體3之清除區塊大小亦可與主機20假想之快閃記憶體之清除區塊大小相同。 102414.doc -27- 1277980 又，於上述實施形態之說明以NAND型快閃記憶體為例加不限於NAND型快閃記憶體，體。中’作為非揮發性記憶體，以說明’但非揮發性記憶體亦可使用其他種類之記憶如上所述，依據本發明，可於从了於減J g己憶於RAM等揮發性記憶體中資訊量的同時，提高處理效率。【圖式簡單說明】圖1係表示搭載於本發明一個實施形態之記憶卡之設備簡要構造的立體圖；圖2係表示包含主機與上述記憶卡之構造的部件圖；圖3係表不主機假想之快閃記憶體與實際使用之快閃記憶體之資料配置不同點的圖；圖4係表示主機一側系統及記憶卡（大區塊卡）之各通訊層的圖；圖5 A及圖5 B係表示由主機一側處發送之指令格式的圖；圖6係表示主機一側假想之區塊寫入操作與記憶卡（大區塊卡）一側實際進行之寫入處理的對照圖；圖7係表示大區塊卡内快閃記憶體之區塊格式（清除單位即256千位元组物理區塊部分）之一例的圖；圖8係表示與圖7不同區塊格式之例的圖；圖9係表示主機對本實施形態之記憶卡進行寫入時，該記憶卡之I/O插腳與R/B插腳之信號例的時序圖；圖10係表示該記憶卡内之控制器對本實施形態之記憶卡 102414.doc -28 - 1277980 内之非揮發性記憶體進行寫入時，記憶卡内之非揮發性記憶體之I/O插腳與R/B插腳之信號例的時序圖；圖11係表示圖4所示之小區塊卡物理/小區塊卡邏輯轉換層及小區塊卡邏輯/大區塊卡物理轉換層中分別具備之第1 表及第2表之一例的圖；圖12係表示分別對照快閃記憶體上之資料區塊及集中管理區塊之簡要構造的圖；圖13係表示圖12所示之集中管理區塊格式之一例的圖； _ 圖14係歸納與圖13所示之主要資訊相關之說明的圖；圖1 5係表示圖13所示之管理頁〇中各行格式之一例的圖，圖16係表示圖12所示之資料區塊中最後資料頁格式之一例的圖；圖17係表示圖16所示之資料頁中管理資料區域（24位元組）格式之詳細内容的圖；圖1 8係歸納與圖16所示之主要資訊相關之說明的圖；圖19係表不使用位址轉換表寫入資料之運作的流程圖；圖20係表示使用位址轉換表讀取資料之運作的流程圖；及圖21係表示製作位址轉換表之運作的流程圖。【主要元件符號說明】 2 3 4 記憶卡基板 NAND型快閃記憶體控制器 102414.doc -29- 1-277980

5 記憶體介面部 6 主機介面部 7 緩衝器 8 中央處理器 9 唯讀記憶體 10 隨機存取記憶體 11，24 小區塊卡物理存取層 12 小區塊卡物理/小區塊卡邏輯轉換層 13 小區塊卡邏輯/大區塊卡物理轉換層 14 大區塊卡物理存取層 20 主機 21 應用軟體 22 文件系統 23 驅動器軟體 31 第1表 32 第2表 A1 至 A13 使用位址轉換表寫入資料之步驟 B1 至 Bll 使用位址轉換表讀取資料之步驟 Cll至 C19 位址轉換表之製作步驟 102414.doc -30-

Claims

1277980 _ 十、申請專利範圍： 1· 一種半導體裝置，其包含：揮發性記憶體；及控制器、，其將第1半導體記憶冑中之位址與第2半導體記憶體中之位址的所有對應關係中，表示一部分對應關係之位址轉換資訊記憶於上述揮發性記憶體，並使用該貝訊進行位址轉換處理，該第丨半導體記憶體具有第^清除區塊大小，第2半導體記憶體具有不同於上述第丨清除 # 區塊大小之第2清除區塊大小。 2·如請求項1之半導體裝置，其中上述位址轉換資訊係可導出上述第1半導體記憶體中之特定位址範圍所包含之各物理位址或邏輯位址對應於上述第2半導體記憶體上之哪個物理位址的資訊。 3.如睛求項2之半導體裝置，其中上述位址轉換資訊包含：第1表，其表示上述第1半導體記憶體中所有物理位址 _ 之一部分與該第1半導體記憶體中所有邏輯位址之一部分的對應關係；及第2表’其表示上述第1半導體記憶體中上述所有邏輯位址之一部分與上述第2半導體記憶體中所有物理位址之一部分的對應關係。 4· 一種記憶卡，其包含：控制器，其使第1半導體記憶體中之位址與第2半導體記憶體中之位址的所有對應關係中，表示一部分對應關 102414.doc 1277980

係之位址轉換資訊記憶於揮發性記憶體，該第1半導體記憶體具有第1清除區塊大小，第2半導體記憶體具有不同於上述第1清除區塊大小之第2清除區塊大小；及非揮發性記憶體，其具有上述第2清除區塊大小；上述控制器對上述非揮發性記憶體執行存取時，使用上述位址轉換資訊進行位址轉換處理。如請求項4之記憶卡，其中上述位址轉換資訊係可導出上述第1半導體記憶體中之特定位址範圍所包含之各物理位址或邏輯位址對應於上述第2半導體記憶體上之哪個物理位址的資訊。 6·如印求項5之記憶卡，其中上述位址轉換資訊包含：第1表’其表示上述第1半導體記憶體中所有物理位址之一部分與該第丨半導體記憶體中所有邏輯位址之一部分的對應關係；及第2表，其表示上述第丨半導體記憶體中上述所有邏輯位址之一部分與上述第2半導體記憶體中所有物理位址之一部分的對應關係。 7 · 一種記憶卡，其包含：控制為’其管理第丨半導體記憶體中之第1位址與第2 半導體記憶體中之第2位址的對應關係；及非揮發性記憶體，其具有上述第2位址；上述非揮發性記憶體係將第1管理資訊整批記憶於該非揮發性記憶體上之特定管理資訊記憶區域，該第丨管理資訊係表示該非揮發性記憶體上之各物理位址是否各自 102414.doc 1277980 相當於特定之位址範圍；將第2管理負汛§己憶於分別對應於該非揮發性記憶體中各物理位址之各資料記憶區域，該第2管理資訊係表示該非揮發性§己憶體中各物理位址分別對應於上述第1半導體記憶體上之哪個物理位址及邏輯位址。 8.如請求項7之記憶卡，其中上述控制器參照記憶於上述非揮發性記憶體中之上述第丨管理資訊及上述第2管理資訊，藉此於揮發性記憶體上作成位址轉換資訊。種半V體s己憶體之控制方法，其將第丨半導中之位址與第2半導體記憶體中之位址的所有對應中，表不一部分對應關係之位址轉換資訊記憶於揮發性記憶體，該第i半導體記憶體具有第丨清除區塊大小，第 2半導體記憶體具有不同於上述第丨清除區塊大小之第2 清除區塊大小；使用上述位址轉換資訊進行位址轉換處理。籲10.如睛求項9之半導體記憶體之控制方法，其中上述位址能資訊係可導出上述P半導體記憶體中之特定位址耗圍所包含《各物理位址或邏輯位址對應於上述第2半導體記憶體上之哪個物理位址的資訊。 U•如請求項10之半導體記憶體之控制方法，盆中進而且有：〃將上述第！管理資訊整批記憶於上述第2半導體記憶體 ^之特定管理資訊記憶區域，該第1管理資訊係表示上述第2半導體記憶體上之各物理位址是否各自相當於上述特 102414.doc 1277980 定之位址範圍；將上述第2管理資訊記憶於分別對應於上述第2半導體記憶體中各物理位址之各資料記憶區域，該第2管理資訊係表示上述第2半導體記憶體中各物理位址分別對應於上述第1半導體記憶體上之哪個物理位址及邏輯位址。 12·如請求項丨丨之半導體記憶體之控制方法，其中進而具有參照記憶於上述第2半導體記憶體上之上述第丨管理資訊及第2 &理貝λ ’藉此使上述揮發性記憶體上作成上述位址轉換資訊。

102414.doc