TWI270803B - Adapter for memory simulator - Google Patents

Description

1270803 五、發明說明（Ο 【發明所屬之技術領域】 ;上發/月係有關於一種轉接裳置，特別是關於-種用於 δ己憶體模擬器之轉接裝4 ’讓不同於記憶體模擬器傳輸介 面=主機記憶體插#，可、經傳輪介面轉換使用憶體模 Μ斋。 、 【先前技術】 按，現今電腦系統性能周全，帶給民眾相當多的便 利，民4人可利用電腦系統處理一般文書事務、透過網際網 路找尋資料及提供視訊娛㈣，但隨著使用民眾需求日益 提高，使的現今電腦系統性能需不斷的提升，最為常見的 ，，電，糸統硬體周邊設備，每當硬體周邊設備傳輸介面 2中央處理单70有所提升改變時，主機板規格與基本輸入 輸=統（BIOS) ’亦需隨著更改，基本輸人輸出系統為 一轫體（Firmware)，儲放於唯讀記憶體（r〇m)中， BH)轲發人員於測sBI0S程式碼時’大都將bi〇^式碼傳 輸至-記器’ μ體模擬器即模擬主機板上之唯 _ =體，以測kBI0S程式碼，以可在測試過程中，不需 ==燒錄議程式碼於唯讀記憶體，且能隨時修 m機板上僅有工業標準架構（indus standard ΓΛ :,isa)傳輸介面之唯讀記憶體插槽 規格。請參閱第一圖，係習：以f都為酬輸介面 圖，謂S«人員於測試_雄土擬器的實施，方塊 飞瑪時，會透過一個人電

1270803 五、發明說明（2) 腦1 0，將B I 0S程式碼傳輸至一 I SA記憶體模擬器1 2，而I SA 記憶體模擬器1 2需透過一轉接裝置2 0作訊號緩衝，才能與 一主機板1 5作訊號和b I 0 S程式碼傳輸，轉接裝置2 0設有兩 ISA記憶體連接器22、24，以分別與ISA記憶體模擬器12和 主機板1 5之一 I S A記憶體插槽1 7相連接。 當主機板1 5啟動時，會透過I SA記憶體插槽1 7發出控制 訊號經ISA記憶體連接器24傳送至一緩衝單元26，作訊號 緩衝，之後再透過I S A記憶體連接器2 2傳送至I S A記憶體模 擬器1 2，讀取B I 0S程式碼，相對的當I SA記憶體模擬器1 2 透過I SA記憶體連接器2 2傳輸B I 0S程式碼時，亦必須經過 緩衝單元2 6，作訊號緩衝，之後再透過I s A記憶體連接器 24傳送至I SA記憶體插槽1 7，供主機板1 5執行B I 0S程式 碼，進行測試。 在現今的主機板架構上不斷整合與輕薄短小時代潮流 的驅動下，英代爾（Intel)提出了新一代的傳輸介面一 低腳位數（Low P i n Count，LPC)傳輸介面，故ISA唯讀 記憶體插槽（30支接腳）已漸漸將被LPC唯讀記憶體插槽 (7支接腳）所取代，由於LPC傳輸介面訊號腳位數大幅降 低，可降低主機板設置記憶體插槽之體積及成本，相對減 少並簡化主機板設計，因而如此LPC傳輸介面被逐漸廣泛 使用在主機板中。 但是目前之記憶體模擬器皆為I S A型態之傳輸介面，即 無法使用於設有LPC傳輸介面之記憶體插槽，因此，本發 明即在針對上述問題而提出一種記憶體模擬器之轉接裝

第6頁 1270803 五、發明說明（3) 置，讓不同傳輸介面規格之唯讀記憶體插槽，可使用記憶 體模擬器，以解決上述問題。 【發明内容】 本發明之主要目的，在於提供一種記憶體模擬器之轉 接裝置，可轉換傳輸訊號規格，而讓記憶體模擬器可適用 於不同傳輸介面規格之唯讀記憶體插槽，提高使用上之方 便性。 本發明之另一目的，在於提供一種記憶體模擬器之轉 接裝置，可擷取主機板執行系統程式碼進行開機自我測試 之偵錯碼，並顯示結果。 本發明記憶體模擬器之轉接裝置，包含有一第一連接 器與一第二連接器，而相對與一主機板所設之一第一唯讀 記憶體插槽或一第二唯讀記憶體插槽連接，兩唯讀記憶插 槽之傳輸介面規格係不相同，當第一連接器與第一唯讀記 憶體相連接，主機板啟動時，轉接裝置之一控制器將以一 第一讀取模式，讀取一記憶體模擬器所儲之一系統程式 碼，並藉由第一連接器將系統程式碼傳至第一唯讀記憶體 插槽，供主機板執行，而當第二連接器與第二唯讀記憶體 插槽連接，主機板啟動時，控制器會以一第二讀取模式， 讀取記憶體模擬器所儲之系統程式碼，並藉由第二連接器 將系統程式碼傳至第一唯讀記憶體插槽，供主機板執行， 如此本發明即可讓記憶體模擬器使用於不同規格之傳輸介 面，以模擬主機板之記憶體，讓研發人員方便測試系統程

第7頁 1270803 五、發明說明（4) 式碼。 謹佐以較佳之實施例圖及 錄為使 貝審查委員對本於 功效更有進-步之瞭解；=發 配合詳細之說明，說明如後： 【實施方式】 請參閱第二圖 如圖所示，本發明 和一主機板5 0連接 程式碼，即B I 0S程 試，主機板5 0啟動 54讀取記憶體模擬 行，此時，轉接裝 5 4之傳輸介面種類 4 0之BIOS程式碼， 進行測試BIOS程式 5 4於本貫施例為一 係本發明較佳實施例之 轉接裝置30係用於與一記 ’當研發人員使用一個人 式碼傳輸至記憶體模擬器 時’將透過唯讀記憶體插 斋4 0儲存之b I 〇s程式碼， 置3 0將依據唯讀記憶體插 ’以適當之讀取模式讀取 測試埠5 4係本發明為了讓 碼連接主機板5 0之方便所 LPC公埠。 憶體模擬器40 電腦60將系統 4 0進行模擬測 槽5 2或測試埠 供主機板5 0執 槽5 2與測試埠 記憶體模擬器 轉接裝置30於 設置，測試埠 轉接裝置30包含有一第一連接器31、一第二連接器 一^第三連接器33與一第四連接器34，第一連接器31為 唯碩記憶體連接器，第二連接器32為一 Lpc唯讀記憶體 連接器，第三連接器23是一 Lp(：母埠，當主機板5〇之唯讀 圮，體插槽5 2的傳輸介面規袼為j SA時，轉接裝置3 〇即使 用第連接裔3 1與唯f買記憶體插槽5 2配合連接，相對的當 唯讀記憶體插槽52為LPC唯讀記憶體插槽時，則以第二連

1270803 '-------—----- 五、發明說明（5) J J 32與唯讀記憶體插槽52連接，❿第三連接器33即與測 lf)、4 合，第四連接器34為轉接裝置30與記憶體模擬器 專輸之通道，因現今之記憶體模擬器4 0皆為I S A傳 輸彡丨面，所以第四連接器34為ISA傳輸介面之連接器。 以值ΐ ί裝置3〇之控制器36係依據轉接裝置3〇連接主機板 4=:二上種類’以適當之讀取模式讀取記憶體模擬器 值私式碼並緩衝訊號，當第一連接器31與ISA ，輸=規格之唯讀記憶體插槽52連#，主機板5〇啟動 透過唯讀記憶體插槽52發出控制訊號，以讀取麗 經第一連接器31至控制器36,因記憶 =:40之傳,广面與唯讀記憶體插槽52之傳 將以當# π a >子取時脈亦相谷，所以控制器36 將以一弟一頃取模式讀取Β I 〇s鞋孑成 墙 ^ 制器36僅作訊號緩衝，之後再項取模組為控 J 攸丹透過弟四連接器3 4值終石々 憶體模，器40,，取BI0S程式碼，Bl〇s程式碼將以:反路 徑透過第四連接器34傳輸至控制器36，最後即透 接窃3 1傳輸B I 0 S程式碼至唯讀記_ ^ ° 執行。 尹貝。己^體插槽52,供主機板5〇 另外，當主機板50之唯讀記憶體插槽5 憶體插槽，而轉接裝置30將以第二連 ·車 唯广圮 體插槽52，由於記憶體模擬器4〇之二唯讀記憶 記憶體插槽不同，LPC介面之m /\;丨係/、LPC唯讀 < Λ琥傳輪為序列式 (ser ial )，所以控制器25將以一第二& 、 擬器40讀取BIOS程式碼，亦即將唯：：碩取模式對記憶體模 P將唯碩記憶體插槽52傳輸之 1270803

五、發明說明（6) 控制訊號進行LPC介面到I SA介面轉換，即床別m I厅夕式轉祐列夫 及時脈轉換（由33MHz轉成8MHz)，使辟八々此 幻式 40之傳輸介面規格，以讀取BIOS程式碼，曰a ^ 械w 器4 0讀出之B I 0S程式碼亦必須經控制哭s w 1、擬 w 00運仃ISA介面到 LPC介面轉換’即由並列式轉成序列式及時脈轉換 8MHz轉成33MHz) ’使符合唯讀記憶體插槽52之傳 規格，最後即經由第二連接器32將BI0S程式碼傳給3’唯% 憶體插槽5 2 ’供主機板5 0執行B I 〇 s程式碼。、

同理’當第三連接器3 3與主機板5 〇之測試埠5 4配入連 接時’控制器36亦將以第二讀取模式對記憶體模擬器^進 行BIOS程式碼讀取’亦即對測試埠54傳來的訊號進^亍Lpc 介面到I SA介面轉換，以可讀取記憶體模擬器4 〇之B丨〇3程 式碼，此外，由記憶體模擬器4 0讀出之B I 0S程式碼則進行 I S A介面到L P C介面轉換，使符合測試埠3 2之傳輸介面規 格，再經由第三連接器3 3將B I 0S程式碼傳給測試埠5 4，供 主機板5 0執行B I 0S程式碼。本發明之控制器3 6可為特殊應 用積體電路（Application Specific Integrated

Circuit，ASIC)或複雜可程式化邏輯裝置（Complex Programmable Logic Device， CPLD) 〇

此外，為了方便讓研發工程師於測試B I OS程式碼之過 程中，知道測試結果，本發明之轉接裝置3 0更設有一第一 顯示器3 8及一第二顯示器3 9，兩者係與控制器3 6相連接， 且可為七段顯示器，當主機板5 0執行B I 0S程式碼並進行開 機自我測試（Power On Sel f Test，POST)時，在測試過

第10頁 1270803 五、發明說明^ * tn中戶f予生的 <貞錯碼（P〇St/debUg C〇de)會送至主機柄 拉t 4f埠8〇級/或84h’本發明之控制器36可攔截此〜4 :^，偵錯碼加以解碼，且將解碼結果傳輸至第」 ί二顯示胃39顯* ’供研發卫程師參考，以修改^ (可不需再另外購買使用除錯（Debug)卡或 插設i主:：：T錯（Debug)卡或（pom)大都為外 傳輸之一 現 連接傳輸介面已發展出高逮 定羞，膝n，XPreSS規格，但是此傳輸介面之傳輸訊號 使用太叙/传習用之外插式除錯卡無法攔截偵錯碼，所Ί J用：：明進行BI0S程式碼模擬測試，可掏取 = 果=〇S程式碼，對於研發人員來說，極為方便 唯读^ = f ’本發明轉接裝置3G可依據主機板50提供之 之；：m52與測試埠54之傳輸介面規格，使用不同 據不同：傳衿人面Γί主機板5°相連接’且控制器36可依 吼梦偟&人面規礼，以適當之讀取模式轉換或不轉換 二面’以對，憶體模擬器4°讀取BI〇S程式碼，供 介面夕地·^仃，如此6己憶體模擬器40即可使用於不同傳輸 憶體插槽52或測試淳54,此外，轉接it。 產生之除錯碼，並進行解碼2式碼進行自我測試時’所 顯干哭qo . 解馬而顯示於第一顯示器38及第二 員不益39,供研發人員參考，極為方便。 乐 用者故Ϊ =實為：具有新賴性、進步性即可供產業上利 耆’應付合我國專利法直4,丨士 士 在專利申凊要件無疑，爰依法提出

第11頁 1270803 五、發明說明（8) 發明專利申請，祈 鈞局早日賜至准專利，至感為禱 。 惟以上所述者，僅為本發明一較佳實施例而已，並非 用來限定本發明實施之範圍，故舉凡依本發明申請專利範 圍所述之形狀、構造、特徵及精神所為之均等變化與修 飾，均應包括於本發明之申請專利範圍内。

第12頁 1270803 圖式簡單說明 【圖示簡單說明】 第一圖係習知記憶體模擬器的實施例方塊圖；及 第二圖係本發明較佳實施例之電路方塊圖。 【主要元件符號說明】 10 個人電腦 12 ISA記憶體模擬器 15 主機板 17 ISA記憶體插槽

20 轉接裝置 22 ISA記憶體連接器 24 ISA記憶體連接器 26 缓衝單元 30 轉接裝置 31 第一連接器 32 第二連接器 33 第三連接器 34 第四連接器 36 控制器

38 第一顯示器 39 第二顯示器 40 記憶體模擬器 50 主機板 52 唯讀記憶體插槽

第13頁 1270803 圖式簡單說明 54 測試埠 60 個人電腦

第14頁

Claims (1)

1270803 —-~~~-— 六、申請專利範圍 1.;種=體模擬器之轉接裝置’其係以適當之讀 :插；擬；Γ主機板透過-第-唯讀記憶 模擬器之一李：：；=憶3插槽讀取執行儲於該記憶體 一# 一 糸統耘式碼，該轉接裝置包括有： 器，用以連接該第-唯讀記憶體插槽； 及弟—連接器’用以連接該第二唯讀記憶體插槽；以 二控制器，其係與該第一連接器、該第二 §己憶體模擬器相連接； ° 该 1 ==第—連接11連接該第—唯讀記插^ /該主機板開啟時，該控制器以一第一 =钆 糸統程式碼，並诱奶兮第 杈式項取該 悟辨杯秘 並透過該弟一連接器傳輸至該第一唯崎， L體插槽，進行執行，當該第唯㈣ 記憶體插槽，哕主嬙軛門飴眭=接的迷接邊弟二唯讀 寺、式項取該系統程式碼，並透過 二唄取 第二唯讀記憶體插槽，進行執行。4接為傳輪至該 利範圍第i項所述之記憶體模擬器 置，，、中該第一唯讀記憶體插槽是裝 槽’該第二唯讀記憶體插槽是LPC唯讀：：體己：：插 圯憶體模擬器與該第一唯讀記情;入钇，該 該第-讀取模式為續"丄i、？槽傳輸介面相容， 笛一碎㊉^Λ為a控制@直接讀取該系統程式碼 該記憶體模擬器之間傳輸的控制訊號盘今=體插槽與 輸訊號，為LPC/IS^ ISA/LPC傳輸介面了 ^ 式竭傳 靖取該記憶 醜

第15頁 1270803 Γ_____________ 六、申請專利範圍 ί擬器中之該系統程式碼，進行執r 3·如申請專利範圍第】、 執订。 置，其中該押制@員所述之纪體模擬器之轉接裝 二唯讀記憶體插槽盥兮々，产骑^唯靖圮丨思體插乜或該弟 4.如申請專利範圍& Y 。思體杈擬器之間的傳輸訊號。 置，以；：：1項所述之記憶體模擬器之轉接裝 古田八 板上更没有一測試埠，兮撼接F置# # 有用以連接該測試痒 繁一旱該轉接衣置更汉 接該測試迨，妨+ 弟二連接器，該第三連接器連 ^ ^主機板啟動時，該柝制哭以摘合钱Bt f 式讀取該系統程式碼，拍、#控制裔以適田5貝取杈 埠，進行執行。1並透過5亥弟三連接器送給該測試 項所述之記憶體模擬器之轉接裝 式读二β Τ二Γ t為LPC淳，該控制器以該第二讀取模 :Ϊ t Μ器之間傳輸的控制訊號與該系統程式： = 號，為LPC/I_ ISA/LPC傳輸介面，以讀取該； fe體杈擬器中之該系統程式碼，進行執行。 迟 •如申請^利範^第丨項所述之記憶體模擬器之轉接裝 置’更設有-第四連接器，該第四連接器與該記憶 擬器4目連接，該控制器透過該第四連接^，而傳輸訊於 至該記憶體模擬器讀取該系統程式碼。 化 7 ·如申清專利範圍第丨項所述之記憶體模擬器之轉接裝 置，其中該控制器可為一特殊應用積體電路 (Application Specific Integrated Circuit)。 8·如申請專利範圍第1項所述之記憶體模擬器之轉接裝

第16頁 1270803 六、申請專利範圍 ' —一^-——__________________________ 置’其中該控制器可為一、〃 (Co_ex Pr〇gra_M二：T式化邏輯裝置 9·如申請專利範圍第峰 Uc Device)。 f ； 擬器之轉接裝 10^^ ^ ^ ^ ft ^ ^ ^ H ^ ^ t # 種5己體模擬器之轉接沪罟甘〆 式，讓該記憶體模擬板、糸以適當之讀取 f插槽或-第二唯讀記憶體；=;m讀記憶 錢/-之連一接系統程式碼，該轉接裝置包：有於该記憶體 - 接該第一唯讀記憶體插柙· 二控制器’其係與該第一連接器、；==槽； 圮憶體模擬器相連接；以及 人 連接為與該 顯不單元，其與該控制器相 取該主機板執行該系統程式控制器操 果； 1逆仃，則5式蚪之測試結 主一連接器連接該第一唯讀記憶體插槽，該 程式碼’f ί巧ί巧制：以一第一讀取模式讀取該系統 體：掷：弟二連接器連接該第二唯讀記憶 -ΐ:機板開啟時’該控制器以-第二讀取模式 程式碼’並透過該第二連接器傳輸至該第二 唯靖圮憶體插槽，進行執行。 U.如申請專利範圍第10項所述之記憶體模擬器之轉接裝

!27〇8〇3 、申請專利範圍 置，其中i ^ 碼 1 2 ·如 置 碼 1 3 ·如 置 槽 忒拴制器係擷取該主機板Ϊ /〇埠8〇h之一 申」亍解瑪並輸出顯示於該顯示單元。 、 复^ ^利範圍第丨0項所述之記憶體模擬器之轉接 ς _該控制器係擷取該主機板丨/0蜂84h之—& 仃解碼並輸出顯示於該顯示單元。 、·-曰 其'^利,範圍第10項所述之記憶體模擬器之轉接裝 ς〜該第一唯讀記憶體插槽是ISA唯讀記憶體插、 記_ ^ —唯讀記憶體插槽是LPC唯讀記憶體插槽，# 該擬器與該第-唯讀記憶體插槽傳輸介面相容該 第二鸹f =模式為該控制器直接讀取該系統程式碼，兮 該記ϊ體ϊ i為該控制器轉換該第二唯讀記憶體插槽‘ 輪訊；：t之間傳輸的控制訊號與該系統程式碼傳 體楔ΐ哭i c/is^isA/Lm#輸介面，以讀取該記憶 14揭擬^中之該系統程式碼，進行執行。 置如申睛專利範圍第丨0項所述之記憶體模擬器之轉接 一必其中該控制器可緩衝該第一唯讀記憶體插槽' 15一如體㈣與該記憶體模㈣之間的傳輸訊ΐ 申明專利靶圍第10項所述之記憶體模擬器之轉接裝 ，其中該主機板上更設有一測試埠，該轉接裝 ^ 有用以連接該測試埠之一第三連接器，該第三連 ?:”則試埠，該主機板啟動時，該控制器以適當讀取模 ί頃：該i統程式碼，並透過該第三連接器送給該測試 干進仃執行。 1 6 ·如申請專利範圍第丨5項所述之記憶體模擬器之轉接裝 1270803 六、申請專利範圍 ' --- 置，其中該測試埠為LPC埠，該控制器以該第二讀取 式讀取該系統程式碼’該第二讀取模式為轉換該測試埠 與該記憶體模擬器之間傳輸的控制訊號與該系統程式碼 傳輸訊號’為LPC/ISA與ISA/LPC傳輸介面，以讀取該記 憶體模擬器中之該系統程式碼，進行執行。 1 7 ·如申凊專利範圍第1 〇項所述之記憶體模擬器之轉接裝 置，更設有一第四連接器，該第四連接器與該記憶 體模擬器相連接，該控制器透過該第四連接器，^傳輸 訊號至該記憶體模擬器讀取該系統程式碼。 1 8 ·如申請專利範圍第1 0項所述之記憶體模擬器之轉接裝 置，其中該控制器可為一特殊應用積體電路 (Application Specific Integrated Circu⑴。 1 9 ·如申凊專利範圍第1 〇項所述之ό己憶體模擬器之轉接裝 置，其中該控制器可為一複雜可程式化邏輯裝置 (Complex programmable Logic Device)。 2 0 ·如申請專利範圍第1 〇項戶斤述之圮憶體模擬器之轉接裝 置，其中該記憶體模擬器係與一電腦相連接，該電腦將 該系統程式碼傳輸至該記憶體模擬器。

第19頁