TWI252877B - Terminal and method of plating the same - Google Patents

Description

五、發明說明（1) 【發明所屬之技術領域】 本發明係關於一種端子及其電鍍方法，尤指一 用插座連接器之端子及其電鍍方法。 種測试 【先前技術】 一般的BGA或者PGA插座連接器中，為了使晶片槿 =腳與插座連接器之端子接觸時具有良好的導電性二： 鍍；1際操作中，需先於基材表面錢上； ，…、山後再鍍上一層金。如丨"4年5月3日公告的發明名_ ^子製造方法（Method For Making Contact)” 之美國、、 利=30 7, 562號中揭示了於端子上先鑛錄後鑛、方 ^ 2002 ^9 , 17 a # ^ ^ # ^ 6 4 / = Γ Μ6"181 And Terminal)的美國專利第 端子唯中亦揭示了於端子基材表面先鍍鎳後鑛金之 =全以利中，均為在錄鑛層的基礎上直接鑛了 層至，以增強端子的導電性或者抗氧化性。 與插ϊ;ί::ΐ:可保證晶片模組端子腳 产的g、、w : 2子，由於測试型插座連接器需要在約1 5 0 = 麼條件下使用，且需要多次重複使用，所以 有必要^ I二要保證更好的耐磨耗性與耐腐蝕性。因此， 謙性，；: = 耐;的耐磨耗性與 【内容】 化耗之知子。 Ϊ252877 五、發明說明（2) 本創作之目的传接彳 θ 端子。 你杈仪一種具良好耐磨性及耐腐蝕性的 本"創作^^另 腐蝕性的電鍍方法目的係提供一種可提高端子耐磨性及耐 連接器之端子而2及其電鍍方法，其主要用於測試型插座 的端子上， ’、可用於對耐磨耗性與耐腐蝕性要求較高 鍍銀、錢金過放料、脫脂、酸洗、鍍銻、預鍍銀、 、金三層鍍層，：：：於端子基材上依次增加了鎳、銀 同，銀鍍層；;根據端子不同的用途，鍍層的厚度亦不 鍍層厚度的3予又位、、鎳鍍層厚度的3〜6倍，銀鍍層厚度為金 非電解鎳。 "，其中鎳鍍層可以為電解鎳，亦可以為 銀鍍…本創作具有如下優點:於鎳鍍層與 的壽命，= ”餘性與对磨耗性，提高端子使用 插座連接器中17 :以立而子用於尚溫高壓條件下的測試型 【實施方式】 請一併參閱第一圖與第 圖 本發明第一實施例之電 連巧时知子10與晶片模組端子腳14接觸部份為功能區1〇2 ’‘子1 0與錫球1 2焊接部份為焊接部丨〇 4。使用過程中， 該功能區102要與晶片模組端子腳14發生重複摩擦，故功 能區1 02需要良好的抗腐蝕性與耐磨耗性。特別^測試型 插座連接器中，隨著應用過程中溫度壓力的升高，功能區

1252877 五、發明說明（3) 1 0 2需要更好的抗腐蝕性與耐磨耗性。 來，常為了增強端子丨0的抗腐蝕性與耐磨性及導電性， =而子10上鍍一層或多層金屬，_般於端子功能區 上鑛/層金屬，而功能區102之外的端子10表層僅鍍鎳 仗:ί 端子10功能區102基材20為磷青銅，也可以為 1 ^合金或其他合金，為了減小端子的接觸阻抗、增強 耐：蝕性及滑動性，進行鍍銀鍍層24之前，於基材上先鍍 ==電解鎳㈣22，然後錢鑛層24，而銀鑛層24較易 被^化，故於銀鍍層24之外在鍍—層金鍍層26，可提高端 子的耐腐錄與導電性，最外層的切⑽可以降低電阻 =證端子10的高導電性。給導電端子1〇之功能區1〇2電 鍍過程中，於鎳鍍層22與金鍍層26之間多加一銀鍍層24， 玎以增強端子1 〇之抗腐蝕性與耐磨耗性。 。月 > 閱第一圖，本發明第二實施例之C型導電端子3 〇 置於絕緣本體32内，其功能區302可與晶片模組之導電片 34^性接觸’ |導電片34與導電端子3〇之功能區3〇2之間 可產生滑動與刮擦。在測試型插座連接器巾，端子愈被測 試晶片模組之接觸情況與此種接觸情況類似。該端子之鍍 層情況亦如第二圖所示’對於該等可動觸點的端子，要求 端子基材2〇具有良好的彈性’故基材2〇以鱗青銅為主。為 達到良，的耐磨性及耐腐錄，各鑛層厚度保持―定的比 例，當第一鑛層nit層22厚度在纟電解錄的情況下厚度為 0.05~0.3/zm，第二鍍層銀鍍層24厚度為i 以上，第三鍵 層金鍛層26厚度為〇.卜〇.5 時，此電鍍過程中可使用 1252877 五、發明說明（4) 1 OmA以下電、流；當鎳鍍層22在無電解鎳的 ，銀鑛層24的厚度為K5㈣以上，二::為0广〜 在0.Η/-，或者金鑛層更厚時，電鑛迅=層26的厚度 編：流。且’鑛銀過程中陽極使用的為；：可使用1〇mA' 吕月芩閱第四圖，本發明第三每 ^ 晶片模組端子腳44部份…㈤二，使雙臂^ ===為固定接觸。該端自況；： 弟一 Η斤不對於此類固定接點的端子，— 40具有良好的彈性’故基材2〇主要為黃銅， 時，鎳鑛層22厚度為〇.5〜， ；^為二解鎳 ’金鑛層26厚度為o.h㈣，其中如果需^2二5_ ，則底層鎳鍍層22要使用無電解鎳。 而 f、性 根據應用情況的不同，端子與晶片模組端子腳接觸 二鍍層的厚度亦可變化’但銀鍍層厚度為鎳 6倍，且銀鍍層厚度為金鍍層厚度的3〜6倍較佳。 的3 請參閱第五圖，為了給端子功能區鑛上錄銀金三層錄 層，需，過以下步驟。第—步，放料51，即，將基材2〇 ▲ 備好，第二步，清除材料上污垢，即脫脂5 2 ;第三步， 基材20進行酸洗53，去除氧化層；然後依次為鍍鎳54、 鍍銀55、鍍銀56、鍍金57，以於基材2〇上先後鍍上鎳鍍屑 22銀鍍層24及金鍍層26;最後為收料58流程。其中，鍍銀曰 過程中陽極使用的為純鍍極高的銀，且鍍鎳54與鍍銀 驟之間加一預鍍銀5 5步驟，係於鎳鍍層2 2上先鍍一層結合 力良好的銀層’防止端子上鎳、銅等金屬與電解液中 1252877 五、發明說明（5) 置換，產生置換銀層，影響電鍍效果。 綜合上述，本發明確已符合發明專利之要件，爰依法 提出專利申請。惟，以上所述僅為本創作之較佳實施例， 舉凡熟悉本創作技藝之人士援依本創作之精神所作之等效 修飾或變化，皆應涵蓋在以下申請專利範圍内。

第9頁 1252877 圖式簡單說明 【圖式簡單說明】 第一圖係本發明第一實施例之端子與晶片模組端子腳插接 示意圖。 第二圖係本發明端子功能區之鍍層示意圖。 第三圖係本發明之第二實施例具可動觸點之端子與其他電 子元件導接示意圖。 第四圖係本發明第三實施例之具固定觸點之端子與其他電 子元件導接示意圖。 第五圖係本發明端子之電鍍制程流程圖。

【主要元件符號說明】

端子 10， 30，40 功能區 102 ，302 ， 402 焊接部 104 錫球 12 端子腳 14， 44 基材 20 鎳鍍層 22 銀鍍層 24 金鍍層 26 絕緣本體 32 導電片 34 放料 51 脫脂 52 酸洗 53 鍍鎳 54 預鍍銀 55 鍍銀 56 鍍金 57 收料 58

第10頁

Claims (1)

1252877 六、申請專利範圍 1. 一種端子，其包括以下材料 基材； 第一鍍 第二鍍 第三鍍 2. 如申請專 次鍍於 3. 如申請專 度為鎳 4. 如申請專 度為金 5. 如申請專 可動接 0.3 // m 0 . 5 // m 6. 如申請專 固定接 層，其電鍍於基材上，該層為錄鍍層； 層，其電鍍於第一鍍層上，該層為銀鍍層及 層，其電鍍於第二鍍層上，該層為金鍍層。 利範圍第1項所述之端子，其中，各鍍層係依 該端子與其他電子元件之接觸區域。 利範圍第1項所述之端子，其中，銀鍍層的厚 鍍層厚度的3〜6倍。 利範圍第1項所述之端子，其中，銀鍍層的厚 鍍層厚度的3〜6倍。 利範圍第1項所述之端子，其鍍層係依次鑛於 觸端子之功能區，且鎳鍍層厚度為0.05〜 ，銀鍍層厚度為1 //m以上，金鍍層厚度為0.1' 利範圍第1項所述之端子，其鍍層係依次鍍於 觸端子之功能區，且鎳鑛層厚度為0.5〜3 //m， 銀鍍層厚度為1.5〜5 //m，金鍍層厚度為0.5〜1 //m。 7. —種端子電鍍方法，其需經過以下流程： 提供基 對基材 對基材 於基材 於鎳鍍 材； 進行脫脂處理； 進行酸洗； 上鍍一層鎳； 層上鍍一層銀；

第11頁

第12頁