TWI237327B - Method of forming barrier layer - Google Patents

Method of forming barrier layer Download PDF

Info

Publication number
TWI237327B
TWI237327B TW092132299A TW92132299A TWI237327B TW I237327 B TWI237327 B TW I237327B TW 092132299 A TW092132299 A TW 092132299A TW 92132299 A TW92132299 A TW 92132299A TW I237327 B TWI237327 B TW I237327B
Authority
TW
Taiwan
Prior art keywords
patent application
barrier layer
scope
item
semiconductor substrate
Prior art date
Application number
TW092132299A
Other languages
English (en)
Other versions
TW200518227A (en
Inventor
Ching-Hua Chen
Yi-Chung Cheng
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to TW092132299A priority Critical patent/TWI237327B/zh
Priority to US10/709,552 priority patent/US7115214B2/en
Publication of TW200518227A publication Critical patent/TW200518227A/zh
Application granted granted Critical
Publication of TWI237327B publication Critical patent/TWI237327B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/26Acidic compositions for etching refractory metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23GCLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G1/00Cleaning or pickling metallic material with solutions or molten salts
    • C23G1/02Cleaning or pickling metallic material with solutions or molten salts with acid solutions
    • C23G1/10Other heavy metals
    • C23G1/106Other heavy metals refractory metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1237327 五、發明說明(1) 【技術領域】 本發明係提供一種製作阻障層之方法,尤指一種利用檢測 程序及重作(rework )製程來製作一高良率之阻障層的方 法0 【先前技術】 在半導體製程中,常會因為所多無法避免的因素而產生許 多微粒(P a r t i c 1 e s ),而這些微粒的存在,輕則影響部份 晶粒(d i e )之半導體元件的電性表現,嚴重時則必需報廢 整批晶片。一般半導體製程上多採用濕蝕刻或液態刷洗 (liquid type scrubber)方法來去除微粒,然而這種方式 僅能夠去除半導體晶片表面薄膜上附著之微粒,一旦微粒 係於薄膜沉積過程中同時形成,或存在於前次薄膜表面, 亦即微粒會被當層薄膜所包覆,則液態刷洗方式亦無法有 效去除微粒,而嚴重影響半導體製程良率。 此外,隨著半導體製程線寬曰益下降且元件積集度不斷提 升的情形下,物理氣相沉積(phy s i ca 1 vapor deposition, PVD)技術,如蒸鑛(evaporation)或 $賤鍵 (sputtering),已無法解決半導體製程所遭遇的困難,特 別是在進行沉積時易於線寬較小或高寬比(a s p e c t r a t i 〇) 過大處形成孔洞(vo i ds )的問題。因此為了提高階梯覆蓋 1237327 五、發明說明(2) 一般均採用化學氣相沉積 CVD)方法來製作薄膜,以 (step coverage)良好的薄膜, (chemical vapor deposition, 確保形成薄膜之形狀良好。 這種利用化學氣相沉積形成薄膜雖然可以得到卩比 較 佳的薄膜,然而CVD製程中卻容易因為氣相長晶孤 phase nucl eat ion)現象,或是因反應器内壁=留薄膜剝 離(peel ing),或者反應不完全粒子掉落而導致微粒產 生,進而影響沉積製程的良率。以下舉半導體製程中常見 之阻障層沉積製程為例,來說明微粒形成之原因及其對阻 障層電性的影響。 ' ^ 請參考圖一及圖二,圖一及圖二為習知形成阻障層之方法 示意圖。如圖一所示,首先提供一半導體基底10,其上包 含有至少一閘極結構1 2,閘極結構1 2之周圍側壁包含一側 壁子1 4,且閘極結構1 2側邊之半導體基底丨〇中另包含有一 沒極摻極區1 6與一源極摻極區1 8。接著於半導體基底1 〇上 形成一介電層2 0,並利用一光阻圖案(圖未示)去除部分汲 極摻極區1 6上方之介電層2 0,以形成一插塞洞2 2。 隨後如圖二所示,進行一 CVD製程,以於插塞洞2 2内壁形 成一阻障層2 4。其中,阻障層2 4—般係由鈦/氮化鈦所組 成,用來提升後續形成之金屬位元線插塞(圖未示)對半導 體基底10的歐姆式接觸(〇hmic contact)能力並抑制金屬 1237327 五、發明說明(3) — ~~ ~--——---- 原子擴散的情形。如前所述,在c 器内之微粒掉落,或是因^氣^製私中一旦因為反應 阻障層產生大小不-的晶粒'都造:欲沉積之 粒2 6。 9以成如圖二中所示之微 :=大多是在完成金屬連線製程後 未達預期電性標準之半導體元件,^二進仃電性檢測,而 =會發現往往是因為微粒所造成的,❿::,微鏡觀察 的晶粒因無法使用也只能以報ΐ ί=廷些,達電性標準 I牌因此’如何解決微粒對半i體;:4:ΐ影響良 導體製程上一重要課題。千ν體良率的傷害實為目前半 【内容】 ‘作製程提供:種包含有檢測程序及 之微粒問冑,進而提升製程良率:解決習知技術無法克服 導】ίί明露的方法’首先提供-半 行-cm卜以U /包含有至少一導電層,接著進 —檢剛程床Λ ;v電層上形成一阻障層,隨後再進行 作製程凝序。右偵測出阻障層中包含有微粒,則進行一重 形成之阻ϊ重作製ϊ是先進行—钱刻製程,以去除先前所 早層’接著利用一刷洗機台(s c r u b b e r )刷洗半導 1237327 五、發明說明(4) 體基底,然後以清洗溶液清洗半導體基底表面,最後再進 行另一 CVD製程,以於導電層上形成另一阻障層。而若未 偵測出阻障層中包含有微粒,則省略上述重作製程。 由於本發明係於形成阻障層後便進行一檢測程序,並在發 現過大之微粒時,隨即進行一重作製程以重新形成阻障 層,有別於習知技術於發現電性不佳而採取報廢的作法, 故可大幅提升良率。 【實施方法】
為進一步說明本發明方法,以下舉半導體製程中金屬位元 線插塞之阻障層製程來說明本發明製作阻障層之方法。請 參考圖三至圖六,圖三至圖六為本發明較佳實施例製作阻 障層之方法示意圖。如圖三所示,首先提供一半導體基底 5 0,其上包含有至少一閘極結構5 2,且每一閘極結構5 2側 邊之半導體基底5 0中包含有一汲極摻雜區5 4與一源極摻雜 區5 6。此外,每一閘極結構5 2均包含有一頂蓋層5 8位於閘 極結構5 2上方,以及一側壁子6 0環繞於閘極結構5 2之側 壁。其中,頂蓋層5 8與側壁子6 0通常係由氮化矽所組成, 用來避免後續製程可能發生的短路問題。 接著於半導體基底5 0上形成一介電層62,並利用一光阻圖 案(圖未示)進行一蝕刻製程,去除部分介電層6 2以形成一
第9頁 1237327 五、發明說明(5) 接觸洞(圖未示),隨後再去除光阻圖案(圖未示)。然後於 接觸洞(圖未示)内沈積一多晶矽層64,並於多晶矽層64表 面形成一金屬石夕化物(silicide)66。其中,多晶石夕層6 4係 作為一轉接墊(1 a n d i n g p a d )之用,而金屬石夕化物6 6則係 為了增加與後續欲形成之阻障層的導電性,在本實施例 中,係利用鈷或鈷化合物與多晶矽6 4層自行對準金屬矽化 (s a 1 i c i d e )反應,以於多晶石夕層6 4表面形成一石夕化始 (C 〇 S i )層,作為金屬石夕化物6 6。 如圖四所示,接著於介電層6 2與金屬石夕化物6 6上沉積另一 介電層6 8,並利用一光阻圖案(圖未示)來蝕刻部分介電層 6 8,以於金屬矽化物6 6上方形成一插塞洞6 9,然後去除光 阻圖案(圖未示)。接著進行一化學氣相沉積製程,於金屬 矽化物6 6表面與介電層6 8表面形成一鈦/氮化鈦薄膜7 0, 作為阻障層之用。其中形成鈦/氮化鈦薄膜7 0之方法包含 有先利用四氯化鈦(T i C 1 4)與氫氣(Η 2)於高溫下反應,以 於金屬石夕化物6 6表面與介電層6 8表面形成一鈦薄膜(圖未 示),接著再於高溫下通入氨氣(ΝΗ 3)以於鈦薄膜(圖未示) 表面形成一氮化鈦薄膜(圖未示),以形成鈦/氮化鈦薄膜 7 0,作為阻障層之用。如前所述,一旦阻障層中有過大的 微粒出現,會嚴重影響半導體元件的電性表現。因此本發 明係於形成鈦/氮化鈦薄膜7 0之後,隨即利用電子顯微鏡 進行一檢測程序,以偵測鈦/氮化鈦薄膜70中之是否包含 有過大及過量的微粒7 2,然後再藉由比對資料庫的方式來
第10頁 1237327 五、發明說明(6) ――——--------------- 一 -…- --- 判k/f這些微粒7 2是否會影塑莫带^ 岑樂導電性則推―% i ¥电性。若經判斷微粒72不致 〜a V包則進仃後績形成位元線之製裎,若婉划齡舛扣 72過大可能影響電性表現,卩左如& 衣_ 右、、、工d断被粒 ^ &化欽㈣70 ’並重新形成另-鈦/氮化鈦薄 如圖五所不,本發明之重作製程 除微粒(圖未示)盥鈦/氣外谷售 ^ ^ η /翌蚀幻裏私去 之較佳實施例中係; (CH3COOH)與水的混合钱刻溶3 j…巧I (HN〇3)、f酸 薄膜70,其中磷酸·硝酸i舻去除微粒72與鈦/氮化鈦 ~41).(1〜1 5).M S 9 if :水的較佳體積比為介於(38 的結果,更·佳者 1 4 0 0 ~ 2 0 0 0秒的製程反庫日士卩卩 用上述蝕刻溶液,歷經約 ,Μ 70, . ^ -- 刷洗步驟以清除金屬石夕化物6牌介進^ 一 (圖未示)。然後利用一硫酸溶液ΐί 表面殘留之微粒 層68表面,以進一步清心:J: 2屬石夕化物66與介電 化鈦溥膜(圖未不)。最後再進行另一化學氣相沉 以於金屬矽化物6 6與介電声、 、 膜74。 ^丨電層68表面形成另一鈦/氮化鈦薄 在形成鈦/氬化鈦薄膜74並通過檢測程序之後,即可繼續 進行形成位元線插塞的製程。如圖六所示,先於鈦/氮化 1237327 五、發明說明(7) 鈦薄膜7 4上沉積一金屬層並填滿插塞洞6 9 (如圖五所示), 接著進行一平坦化製程,以於圖五所示之插塞洞6 9中形成 一位元線插塞7 6,或者直接利用一光阻圖案(圖未示)來對 上述金屬層進行一蝕刻製程,以去除部分金屬層而同時形 成所需之位元線7 8以及位元線插塞7 6。在本實施例中,位 元線插塞7 6與位元線7 8之材質係為鐫,然而位元線7 8亦可 視半導體元件設計不同而使用多晶矽等導電材質。 簡而言之,本發明係於形成阻障層後便進行一檢測程序, 並且在阻障層中包含有微粒時進行一重作製程來重新形成 阻障層。請參考圖七。圖七為本發明製作阻障層方法之流 程圖。本發明方法包含有下列步驟: 100:於半導體基底表面形成一阻障層; 1 1 0 :進行一檢測程序,判斷阻障層是否包含有會影響導 電性之微粒,若有則進行步驟1 2 0,若無則進行步驟1 3 0 ; 1 2 0 :進行一重作製程,依照上述之步驟清除阻障層,並 另形成一新阻障層;以及 1 3 0 :進行後續形成位元線插塞之製程。
根據實驗結果顯示,經過重作製程後所形成之鈦/氮化鈦 薄膜所包含之微粒數目大幅減少,且完成之半導體元件均 具有良好的電性表現,因此本發明之重作製程可有效提升 良率。值得注意的是,本發明之較佳實施例係以一用來連 接轉接墊與位元線插塞之鈦/氮化鈦薄膜的製程來說明本
第12頁 1237327 丨五、發明說明(8)
I 發明之方法,然而本發明並不侷限於此,一般半導體製程 中對於電性表現要求高之阻障層製程,例如金屬插塞製 程、金屬内連線製程、雙鑲嵌製程等,以及不同材質之阻 障層,如石夕化始(t u n g s t e n s i 1 i c ο η ),均可利用本發明所 揭露之方法。在不造成導電層(可為一多晶石夕層、一金屬 層或是一金屬石夕化物)損壞的前提下去除原有之阻障層’ 並進行一重作製程以於導電層之上形成一新阻障層。 相較於習知技術,本發明形成阻障層之方法利用一檢測程 序判斷阻障層中是否包含有影響電性表現之微粒存在,並 利用一重作製程去除包含微粒之阻障層,然後形成一新阻 障層,以確保阻障層具有較佳的導電性,進而有效降低製 造成本增加良率。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利 範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範 圍。
第13頁 1237327 圖式簡單說明 圖式之簡單說明 圖一及圖二為習知形成阻障層之方法示意圖。 圖三至圖六為本發明較佳實施例製作阻障層之方法示意 圖。 圖七為本發明製作阻障層方法之流程圖。 圖式之符號說明 10 半導體基底 14 側壁子 18 源極摻極區 2 2 插塞洞 26 微粒 52 閘極結構 5 6 源極摻雜區 60 側壁子 6 4 多晶石夕層 68 介電層 70 鈦/氮化鈦薄膜 7 4 鈦/氮化鈦薄膜 7 8 位元線 110 進行一檢測程序 130 進行後續製程 12 閘極結構 16 >及極換雜區 20 介電層 2 4 阻障層 50 半導體基底 5 4 沒極摻雜區 58 頂蓋層 6 2 介電層 6 6 金屬石夕化物 6 9 插塞洞 72 微粒 7 6 位元線插塞 1 0 0 形成一阻障層 120 進行一重作製程

Claims (1)

1237327 六、申請專利範圍 1. 一種形成阻障層之方法,包含有: (a)提供一半導體基底,且該半導體基底上包含有至少一 插塞洞(p 1 u g h ο 1 e ); (b )進行一化學氣相沉積製程,於該半導體基底表面以及 該插塞洞内壁表面形成一鈦/氮化鈦(T i / T i N )薄膜作為該 阻障層; (c )進行一檢測程序,其中若偵測出該阻障層中包含有微 粒,則進行步驟(d );以及 (d )進行一重作製程,包含有: 進行一姓刻製程,去除該阻障層; 利用一刷洗機台(s c r u b b e r )刷洗該半導體基底,以去除微 粒; 利用一清洗溶液清洗該半導體基底表面;以及 進行另一化學氣相沉積製程,以於該插塞洞内形成另一 鈦/氮化鈦薄膜。 2 .如申請專利範圍第1項所述之方法,其中該蝕刻製程係 為一溼14刻製程。 3 .如申請專利範圍第2項所述之方法,其中該溼蝕刻製程 係利用一酸性溶液來進行蝕刻,且該酸性溶液係由磷酸 (h3po4):硝酸(hno3):醋酸(CH3COOH):水(H20)所組成。 4 .如申請專利範圍第3項所述之方法,其中該酸性溶液中
第15頁 厂 1237327 六、申請專利範圍 石粦酸:墙酸:醋酸:水的體積比例係介於(3 8〜4 1 ) : (1〜1. 5 ): (1 · 8 〜2 · 1 ) : ( 2 · 8 〜3 · 2 )之間。 5 .如申請專利範圍第1項所述之方法,其中該清洗溶液係 為一硫酸溶液。 6 .如申請專利範圍第1項所述之方法,其中該檢測程序係 用以檢測出影響電性表現的微粒。 7 . —種形成阻障層之方法,包含有: (a)提供一半導體基底,且該半導體基底上包含有至少一 導電層; (b )進行一化學氣相沉積製程,於該導電層上形成一阻障 層; (c)進行一檢測程序,其中若偵測出該阻障層中包含有微 粒,則進行步驟(d );以及 (d )進行一重作製程,包含有: 進行一 14刻製程,去除該阻障層; 利用一刷洗機台(s c r u b b e r )刷洗該半導體基底,以去除微 粒; 利用一清洗溶液清洗該半導體基底表面;以及 進行另一化學氣相沉積製程,以於該導電層上形成另一阻 障層。 1237327 六、申請專利範圍 8 .如申請專利範圍第7項所述之方法,其中該阻障層係為 一鈦/氮化鈦薄膜。 9 .如申請專利範圍第7項所述之方法,其中該導電層係為 一多晶石夕層。 1 0 .如申請專利範圍第7項所述之方法,其中該導電層係為 一石夕化金屬層。 11.如申請專利範圍第7項所述之方法,其中該導電層係為 一金屬層。 1 2 .如申請專利範圍第7項所述之方法,其中該蝕刻製程係 為一溼蝕刻製程。 1 3 .如申請專利範圍第1 2項所述之方法,其中該溼蝕刻製 程係利用一酸性溶液來進行蝕刻,且該酸性溶液係由磷酸 (h3po4):硝酸(hno3):醋酸(CH3COOH):水(H20)所組成。 1 4 .如申請專利範圍第1 3項所述之方法,其中該酸性溶液 中磷酸:硝酸:醋酸:水的體積比例係介於(3 8〜4 1 ) : (1〜 1 · 5 ) : (1 · 8 〜2 · 1 ) : ( 2 · 8 〜3 · 2 )之間。 1 5 .如申請專利範圍第7項所述之方法,其中該清洗溶液係 1237327 六、申請專利範圍 為一硫酸溶液。 11BI
TW092132299A 2003-11-18 2003-11-18 Method of forming barrier layer TWI237327B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092132299A TWI237327B (en) 2003-11-18 2003-11-18 Method of forming barrier layer
US10/709,552 US7115214B2 (en) 2003-11-18 2004-05-13 Method of forming barrier layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092132299A TWI237327B (en) 2003-11-18 2003-11-18 Method of forming barrier layer

Publications (2)

Publication Number Publication Date
TW200518227A TW200518227A (en) 2005-06-01
TWI237327B true TWI237327B (en) 2005-08-01

Family

ID=34568647

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092132299A TWI237327B (en) 2003-11-18 2003-11-18 Method of forming barrier layer

Country Status (2)

Country Link
US (1) US7115214B2 (zh)
TW (1) TWI237327B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201243030A (en) * 2011-04-20 2012-11-01 Applied Materials Inc Selective silicon nitride etch

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338975A (en) * 1990-07-02 1994-08-16 General Electric Company High density interconnect structure including a spacer structure and a gap
US5885900A (en) * 1995-11-07 1999-03-23 Lucent Technologies Inc. Method of global planarization in fabricating integrated circuit devices
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6396147B1 (en) * 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6297065B1 (en) * 1999-01-12 2001-10-02 Advanced Micro Devices, Inc. Method to rework device with faulty metal stack layer
US6140224A (en) * 1999-04-19 2000-10-31 Worldiwide Semiconductor Manufacturing Corporation Method of forming a tungsten plug
US6368410B1 (en) * 1999-06-28 2002-04-09 General Electric Company Semiconductor processing article

Also Published As

Publication number Publication date
TW200518227A (en) 2005-06-01
US20050103750A1 (en) 2005-05-19
US7115214B2 (en) 2006-10-03

Similar Documents

Publication Publication Date Title
US7291556B2 (en) Method for forming small features in microelectronic devices using sacrificial layers
US7605076B2 (en) Method of manufacturing a semiconductor device from which damage layers and native oxide films in connection holes have been removed
US20070054486A1 (en) Method for forming opening
US20090166866A1 (en) Contact metallization for semiconductor devices
TWI242811B (en) Cleaning solution and method for selectively removing layers in a silicidation process
CN105097650B (zh) 接触插塞的形成方法
CN101286473B (zh) 半导体器件的制造方法
CN101724847A (zh) 金属残留物的清洗方法
JP4910231B2 (ja) 半導体装置の製造方法
US8258041B2 (en) Method of fabricating metal-bearing integrated circuit structures having low defect density
TWI237327B (en) Method of forming barrier layer
US20230129196A1 (en) Semiconductor device and method of fabricating the same
CN106683996A (zh) 金属硅化物及金属硅化物上接触孔的制造方法
CN105870050B (zh) 半导体器件的形成方法
CN100367450C (zh) 制作阻挡层的方法
US9831124B1 (en) Interconnect structures
CN102569089B (zh) 半导体器件的形成方法
CN104701242B (zh) 接触孔的刻蚀方法
US20020034867A1 (en) Method for manufacturing self-aligned silicide layer
KR101697831B1 (ko) 비아 내에 식각 저항 구조물을 갖는 반도체 구조물 및 그 제조 방법
US20080029835A1 (en) Method of Removing Refractory Metal Layers and of Siliciding Contact Areas
US20230043874A1 (en) Semiconductor structure and manufacturing method thereof
TWI312174B (en) Method of striping remnant metal
JP2002324854A (ja) 半導体素子のキャパシタ形成方法
CN101123190A (zh) 清除残余金属的方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent