TW565750B - Method to produce the mask for the manufacturing of semiconductor-structures - Google Patents

Description

565750

五 '發明説明（1 ) 本發明涉及一種製成半導體結構用之遮罩之製造方 法，其中依據佈局（layout)資料來製造此遮罩，此種資料 含有此遮罩佈局確定時所用之資訊，此種佈局具有各別 之幾何結構元件。 在半導體結構之製造領域中（例如，以半導體晶圓爲 主來製造積體電路時），許多各別之區域（例如，導電軌） 分佈在半導體晶圓上。此種結構化藉助於微影術來進 行，其中特別會產生遮罩或各遮罩結構，其是在隨後之 各步驟中用來製成此積體電路之半導體結構。在形成 各遮罩或各遮罩結構時一種主要之目的特別是：在半導 體晶圓上依比例而位置準確地且無缺陷地產生許多結 構。 在積體電路製造時尺寸持續地變小，這在設計各別之 遮罩時對所產生之遮罩結構之所謂輔助結構或其它型 式之需求逐漸增大，這樣可確保這些待製成之遮罩之可 製造性。各輔助結構例如可作爲整平用，其在電性上是 無作用的且在設計相對應之遮罩結構時允許在幾何上 有某種自由度。藉由各遮罩結構之修正，則技術上可達 成之優點是：可改良成像特性，製程視窗可放大（製程視 窗是允許各製程參數散佈時所用之一般槪念），整平特 性可改良，效益可提高或所設計之功能較強。 在遮罩之製造方法中，遮罩之製造通常是依據所產生 之佈局資料（其含有該遮罩佈局決定時所需之資訊）來 進行。遮罩佈局因此具有各別之幾何結構元件（其表示 565750 五、發明説明（2 ) 各遮罩結構）。在佈局資料產生時通常需產生多個遮罩 面，以便使製程最佳化。 隨著即將製成之遮罩之遮罩佈局或佈局資料之逐漸 增大之複雜度以及尺寸亦變小，則在遮罩產生中例如以 人工來修改各遮罩結構或佈局資料以確保各遮罩之可 製造性時會更困難且耗時。因此須消除各佈局資料產 生時之錯誤。這須使佈局資料依據技術之不同而被最 佳化。 本發明之目的是提供一種製成半導體結構用之遮罩 之製造方法，其中對即將製成之遮罩中產生之佈局資料 作修改以消除其產生時之誤差，以確保此遮造之可製造 性，且允許各佈局資料可快速地被修正及其技術可被最 佳化。 此目的藉由半導體結構製造用之遮罩之製造方法來 達成，其中此遮罩之製造是依據佈局資料來進行，其包 3此遮罩佈局決定時所用之資訊。此遮罩佈局具有各 別之幾何結構元件，其具有以下特徵： -產生一種即將製成之遮罩佈局資料， -決定各結構元件之幾何設計需求及其配置， •對各佈局資料進行檢測：各結構元件之幾何設計需 求及其配置是否滿足， •若不滿足各設計需求，則依據佈局資料指出此遮罩 佈局中相對應之誤差位置， -產生其它佈局資料，其含有各修正圖決定時所需之 •4- 565750 五、發明説明（3 ) 資訊，以便修正各別之誤差位置， -使最初之佈局資料與後來之佈局資料相結合以修 正各佈局資料。 爲了進行本方法，則各結構元件及其設計需求是由情 況描述屬性來表示。因此，相隔開之各線是由屬性 (Attribute)所表示，使得在某種距離中不存在相鄰之結 構。用於指定之遮罩面之各結構（其用於整平特性之改 良）是藉由待整平之各遮罩面上之足夠大之結構之屬性 來描·述。這些屬性可以一種實際辨認用之軟體（例 如，” Vampire”）來發現及分類。已分類之屬性稱 爲”Marker”（標記）。現在使用這些標記依據情況來修 正各佈局資料。 如_h所述，在待製成之遮罩之佈局資料產生時由於對 積體電路之製造通常有較高之需求而會在產生時形成 誤差，這違反了已設定之設計需求。此種產生時之誤差 例如是遮罩佈局之結構元件之間距-或寬度差異。若指 出此遮罩佈局中相對應之誤差位置，則其可藉由修正圖 之重疊（其應可消除各設計需求之不符合之處）來修 正。在此種關係上，則亦可稱爲：在遮罩設計時藉由所 謂修復圖來進行資料狀態之修復。 因此，須考慮各遮罩之需求來產生其它i之佈局資料 (其含有各修正圖決定時所需之資訊）。這些佈局資料 例如藉由各別誤差位置之佈局資料之修正而產生。若 產生這些待製成之遮罩之佈局資料以用於一個或多個 565750 五、發明説明（4 ) 遮罩面中，則可對每一遮罩面有利之方式來進行本方 法。 本發明之方法可在一種待製成之遮罩之佈局資料產 生時使所形成之誤差完全排除，其是以完全自動化且依 據技術上預設之最佳化準則來進行。本方法因此可以 較簡易地整合在現有之標準設計流程（D e s i g η - F 1 〇 w s) 中。佈局資料產生時技術上設有一些不同之邊界條件， 以便發現一種依據這些邊界條件而最佳化之解法。可 形成本方法，使不需人工上之修補過程，使本方法整體 上可加速。 產生時之誤差可藉由修正圖添加至相對應之誤差位 置來消除或藉由在各誤差位置上對各結構元件進行回 切來消除。在第一種情況中各誤差位置上之佈局資料 是與其它佈局資料相加來決定各修正圖。在第二種情 況中，各誤差位置上之佈局資料是與其它佈局資料相減 (相減後之修正圖）。 藉由修正圖之添加，則可改變原來之遮罩佈局或其結 構元件及其配置。如上所述，在製造此積體電路之輔助 結構（其在積體電路中不具有電性功能）時在各結構元 件之構造或在其配置中都存在某種程度之幾何自由 度。本發明之方法因此可有利地用來製成各遮罩，其用 來製成積體電路之輔助結構。 若各輔助結構在電性之具有功能，則在進行本方法時 須注意：在對佈局資料作修正時此遮罩之各結構元件之 565750 五、發明説明（5 ) 間的所謂連接關係不可改變。 就傳送時間及記憶體資源而言，爲了防止相同組態之 重複修正或修復，或有利之方式是使用該佈局資料之現 有之階層式結構。因此，依據本方法，各佈局資料依序 地依據其階層式結構在考慮各別之幾何環境下進行修 正。此時須考慮：各別之結構元件或其配置在遮罩佈局 中規則地重複且因此在階層式結構中可組合成上級之 功能組。若此種功能組在一種指定之階層面上進行修 正，則有利之方式是直接使用此種修正於相同-或較高 之階層面之其它相類似之功能組（group)中，其須考慮各 功能組之幾何環境。 爲了使所產生之相同誤差或最佳化問題不須重複地 以昂貴方式來解決，則有利之方式是使幾何組態及所屬 之修正圖儲存在資料庫中且繼續使用其結果。爲了此 則 佈 之 罩 遮 之 成 製 待 庫 料 資 在 存 儲 的須 目料 1 資 屬 資所 局定 決 以 中 局 佈 它 其。 之圖 屬正 修 之 所 及 料 匕匕 厶目 可 除 消 地 複 重成 須形 中時 成正 構修 之料 去資 方局 之佈 月在#θ曰疋 本(S 在差 誤 測與 檢之 之料 料資 資局 局佈膚生 此產 所位 /IV 定 之 置 位 差 誤 田He -ΞΠ 差 誤 次 之因 在。 存 之 料 資 局 佈 它 其 行此 進因 序差 依誤 。 須次除 不 至 直 設 各 反 違 其再 資 局 佈 它 之需 料削 相 驟 步 些 這 等 合 結 測 檢 各 用 使 地 複 重 由 藉 之消 存來 現驟 。 步 止改 爲修 求及 在本發明之方法之其它實施形式中，各修正圖是可參 五、發明説明（6 ) 數化的。因此須產生其它佈局資料，使各修正圖之各邊 緣被參數化。由已參數化之各邊緣之幾何環境，則可列 出各修正圖之邊緣之不一致性其描述各邊緣之可能位 置。就各修正圖之幾何需求而言亦可設定一種最佳化 準則。爲了決定各邊緣之位置，須使用數學上之最佳化 方法，以符合所列出之不一致性及最佳化準則。各修正 圖因此可藉由各邊緣之已決定之位置來決定。利用本 方法，則可依據環逆且依據最佳化準則準確地以所需之 形式來產生各修正圖。因此不會形成二次誤差。 其它有利之形式描述在申請專利範圍各附屬項中。 本發明以下將依據圖式來說明各實施例。圖式簡單 說明： 第1圖本發明之方法之流程圖。 第2圖進行第1圖之方法所用之一種幾何形式。 第3圖本發明另一方法之流程圖。 第4圖進行第3圖之方法所用之一種幾何形式。 下述之實施例中，爲了以各別結構元件之間距上之違 逆來說明所產生之誤差，則此處只觀察此種即將產生之 遮罩。列舉二種方法，藉由所添加之修正圖來消除間距 上之違逆。這些方法可以類似之方式擴大以同時消除 寬度上之違逆及其它幾何設計需求上之違逆。同樣地， 間距上之違逆及寬度上之違逆亦可藉由各結構元件之 回切（相減性修正圖）來消除。 在第1圖之實施例中，間距違逆形式之誤差是藉由重 565750 五、發明説明（7 ) 複地應用各檢測-及修改步驟來消除。爲了修改各別誤 差位置（誤差圖）之各佈局資料，則各別之操作（例如，所 謂塗佈）或一序列之幾何操作是適當的。有利之方式是 儘可能寬廣地觀察各別誤差圖之幾何環境。例如，在修 改各別之誤差圖時須考慮各別誤差圖上所施加之邊 緣。 由第1圖可知，首先產生該等製造之遮罩之佈局資料 (其形式是圖示之遮罩資料或所導出之遮罩資料）。這 些佈局資料讀入一種處理裝置中以作進一步處理且轉 換成適當之資料結構。此外，須決定此遮罩佈局之各別 結構元件用之幾何設計需求及其配置。在本方法進行 時，須檢測這些已讀入之遮罩··各別之結構元件及其配 置所需之幾何設計需求是否滿足。因此，例如須藉由一 種確認軟體來進行一種所謂設計規則檢查（check)以發 現各間距上之違逆。在違背各設計需求時，此遮罩佈局 中相對應之誤差位置依據各佈局資料而被定位。然後 產生其它之佈局資料以決定各修正圖。這例如可藉由 各種修改方法（例如，各誤差圖之塗佈-操作）來達成。然 後使待修正之平面之佈局資料來與其它佈局資料或修 正圖相結合，以便修正各佈局資料。依據第1圖，上述 各步驟須依序進行一段時間，直至不再違逆各設計需求 爲止。藉由輸出這樣所產生之遮罩資料，則現在已存在 該可製成之遮罩之佈局資料。 第2 a圖中顯示一種遮罩佈局1 (其具有各結構元件2 ) 565750 五、發明説明（8 ) 之組態，其具有一種誤差位置或誤差圖1 〇形式之間距 上之違逆。如第2b圖所示，若修改此誤差圖10,則會產 生此種修正圖1 1。這如第2 c圖所示須與現有之結構 元件相結合。因此，在第一重複步驟之後形成一種新的 組態，其間距上之違逆形式如誤差圖1 2所示。此誤差 圖1 2以和上述相同之方式藉由修正圖1 3之重疊來修 改（第2d圖）。如第2e圖所示，在此種第二重複步驟之 後形成一種新的組態，其間距上之新的違逆形式如誤差 圖1 4所示。使相對應之修正圖重新重疊，則在第3圖 重複步驟之後形成該可製成之組態而不會發生間距上 之違逆，如第2f圖所示。 在第3圖之實施例中，產生時之誤差藉由已參數化之 修正圖來消除。就本例子中修正圖之垂直邊緣而言，藉 由幾何運算可設定線性不等（unequal)形式之各種條件， 其描述各邊緣之可能位置。每一各別邊緣之輸出位置 例如可在某種區域中自由選取。但這些介於各邊緣之 間之條件是由不等性所設定。 如第1圖中之例子所示，產生各佈局資料且讀入。在 檢測：各別結構元件用之幾何設計需求是否滿足之後， 則在誤差情況時產生各已參數化之修正圖。這首先是 以下述方式產生：各修正圖之邊緣須參數化。由已參數 化之各邊緣之幾何環境來設定各修正圖之邊緣用之線 性不等性5其描述各邊緣之可能位置。此外，最佳化準 則目標功能相對於各修正圖之幾何需求來設定。藉助 _ -10- 565750

五、發明説明（9 ) 於數學上之最佳化方法（例如，所謂M i X e d -1 n t e g e r - |

Programming方法）來決定各修正圖之邊緣（其滿足已設 定之不等性及最佳化方法）之位置。各修正圖是藉由各 邊緣之指定之位置來決定。利用此種Mixed-Integer-Programming方法）（MIP)中之解法而產生各修正圖。這 如先前之實施例一樣是與待修正之平面相結合。 最佳化準則例如是一種可能之邊緣位置描述時所用 | 之變數中之一種線性多項式。例如，提出種最佳化準則，| 使修正圖之各邊緣由其原來位置開始儘可能不偏移。 其它最準則例如指出··各修正圖之面積儘可能小。以此 種方式可設定一種最佳化準則之不同之形式，使各修正 圖之不同之幾何需求可被最佳化。 例如，可使用習知之方法使佈局緊密化（例如，由 Kedem. Et al.? u Graph- Optimization Techniques for IC Layout and Compection’’，IEEE Transactions on Computer-Aided Design. V01. CAD-3, No.l, Jan.1884 中所描述者）。最佳化準則就像不等性一樣可依據不同鲁 之技術上及設計技術上之邊界條件來調整。 第4a圖是一種遮罩佈局1之組態，其具有各結構元 # 件2,其間距上之違逆形式如誤差圖20,21所示。如第 4b圖所示，各修正圖22利用已參數化之邊緣而產生。 每一邊緣之位置在某一區域中可自由選取，介於各邊緣 之間之條件是由已設定之不等性所給定。第4c圖中是 各邊緣之間之關係以用來決定各不等性及目的功能。 -11- 565750 五、發明説明（1G) 藉由使用數學上之最佳化方法來決定各別之修正圖，使 不再產生間距上之違逆，因此可防止寬度之二次違逆。 第4d圖是一種不需間距上之違逆即可製成之組態。由 於各別之修正圖藉由適當之參數化而產生，則可達成一 種較重複法還高之準確性。 符號說明 1 ...遮罩佈局 2…結構元件 10,12,14...誤差圖 1 1，13,22.··修正圖 2〇,21 ...誤差圖 -12-

Claims (1)

1. 565750 --- 六、申請專利範圍 第90 1 08422號「製成半導體結構用之遮罩之製造方法 」專利案 （91年9月修正） Λ申請專利範圍： 1· 一種製成半導體結構用之遮罩之製造方法，此種遮罩 之製造是依據佈局資料來進行，其含有一種遮罩佈局 (1)決定時所用之資訊，此遮罩佈局（1)具有各別之幾 何結構元件（2 )，其特徵爲： ¥ % 要 if -產生一種即將製成之遮罩佈局之佈局資料， -以下述方式檢測各佈局資料：各別結構元件（2) 所需之幾何設計需求是否滿足， 本 ί

   -在設計需求相違逆時，遮罩佈局（1)中相對應之 _差位置（1 0，20 )依據各佈局資料而被定位， 一產生其它佈局資料，其含有各修正圖（11，22)決 定時所用之資訊以修正各別之誤差位置（1 0，20 )，

   -各佈局資料是與其它佈局資料相結合，以便修正 各佈局資料。 2·如申請專利範圍第1項之方法，其中其它佈局資料藉 由各別之誤差位置（1 0，20 )之佈局資料來產生。 3·如申請專利範圍第1或第2項之方法，其中產生一個 或多個遮罩面用之佈局資料，且對每一遮罩面進行本 方法。 4.如申請專利範圍第1或2項之方法，其中檢測各佈局 資料，確定各誤差位置（10,20)，產生其它之佈局資料 六、申請專利範圍 且使各佈局資料與其它佈局資料相結合，這些步驟依 序進行一段時間，直至各設計需求不再違逆爲止。 5. 如申請專利範圍第1或2項之方法，其中 -須產生其它佈局資料，使各修正圖（22 )之邊緣被 參數化， -由已參數化之各邊緣之幾何環境來設立各修正 圖（22)之邊緣用之不等性，其描述各邊緣之可能位置， -最佳化準則相對於各修正圖（22 )之幾何需求而 設立， -使用數學上之最佳化方法來決定各邊緣之各別 位置，使滿足所設定之不等性及最佳化準則， -各修正圖（22)是由各邊緣之指定之位置來決定 〇 6. 如申請專利範圍第5項之方法，其中使用一種 Mixed-Integer-Programming方法作爲數學上之最 佳化方法。 7. 如申請專利範圔第1或2項之方法，其中各佈局資料 是與其它佈局資料相加或相減而結合。 8. 如申請專利範圍第1或2項之方法，其中各佈局資料 及所屬之其它佈局資料儲存在資料庫中。 9. 如申請專利範圔第1或2項之方法，其中各佈局資料 具有一種階層式結構，且各佈局資料依據本方法依 序地依據其階·層式結構在考慮各別之幾何環境時被 565750 六、申請專利範圍 修正。 10·如申請專利範圍第1項之方法，其中此遮罩用來製造 一種積體電路之輔助結構，各輔助結構在積體電路 中在電性上不具有作用。