TW541579B - Wiring layer dry etching method and semiconductor device manufacturing method - Google Patents
Wiring layer dry etching method and semiconductor device manufacturing method Download PDFInfo
- Publication number
- TW541579B TW541579B TW091107706A TW91107706A TW541579B TW 541579 B TW541579 B TW 541579B TW 091107706 A TW091107706 A TW 091107706A TW 91107706 A TW91107706 A TW 91107706A TW 541579 B TW541579 B TW 541579B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring layer
- gas
- steps
- hbr
- dry etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000001312 dry etching Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 238000000605 extraction Methods 0.000 claims description 5
- 239000004744 fabric Substances 0.000 claims description 3
- 239000004575 stone Substances 0.000 claims description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910008599 TiW Inorganic materials 0.000 claims 1
- 238000001035 drying Methods 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910052707 ruthenium Inorganic materials 0.000 claims 1
- 239000007789 gas Substances 0.000 description 37
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000010453 quartz Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000008267 milk Substances 0.000 description 2
- 210000004080 milk Anatomy 0.000 description 2
- 235000013336 milk Nutrition 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 241000283690 Bos taurus Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 210000004243 sweat Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
541579 五、發明說明〇) 【發明詳細說明】 【舍明所屬技術領域】 更特定的 或整面回 ―、本,明一般而言係關於布線層之乾蝕刻方法 况’係在閘極、A 1、◦ u等客辟右綠笼古 蝕的插塞m 由 布線加工、或整面回 $成加工中,藉由對基底維持較ή的设遮^ 體f詈=ί f 可獲得無電性短路之高可靠性半導 在内的半導體裝置之製造方法。 …括此類步驟 【S知技術】 說日閘極的f知加工方法’採用圖5 '圖6及圖7進行 處示係在開始#刻心。咖)時(或放電時)的 驟pi & ΐ、及晶圓附近之氧移動概略圖。圖6所示為各步 Π:Ϊ空時(停止放電)時之處理室内、及晶圓附近之氧 . 圖°圖7為習知布線層之乾蝕刻方法概略圖。 極在矽基板7上’依序形成閘絕緣膜8、構成閉 枓的夕晶矽層9、構成閘極加工時之罩幕用的氧化矽 及光阻膜(未圖示)。在圖中,描緣出以光阻為罩幕 並對氧化矽膜1 〇施行蝕刻處理,而裸露出多晶矽之後,再 經去除光阻狀態的半導體裝置。 矽基板7係配置於反應室1内。在反應室丨内設置石英構 件2。在反應室1中透過導電塊3(concjuctance bulk)而連 接於真空泵4。在反應室1内產生反應性離子5,但殘留氧
\\312\2d-code\91-07\91107706.ptd 第 5 頁 541579
541579 五、發明說明(3) J底:閘絕緣膜8之同日寺,或剛 過餘列牛驟产t擇砥擇比:2 0 :1 0 0 )的步驟(多晶矽的 幻蚀到步驟,在本說明書中 如C1 /0 、Γ1 /UD ο T間私〇Ε」)。蝕刻氣體採用 ^12/02、CVHBr、cl2/HBr/ Β 相較於ME步驟,設定為相同或更大。 仁疋〇2机里比 【發明欲解決之課題】 “::ίΒΤΓΐ與:Γ之間’暫時停止放電並施行氣體 2後,:門二二 設定的氣體流量、壓力等穩定 俊才開始ΜΕ放電乃屬普通方式。 {疋參圖6,在大量使用石英構 於BT步驟時從濺鍍的石 / :至, 驟的氣體系統中含有〇的二:日Γ放;^乳。或者,當BT步 夕日日夕表面,可謂呈抽真空狀態,而 > ^ 化。換句話說,因為停止放電,因此曰 * ::所氧 而是被氧化。 日日囡表面並未被濺鍍 其次,參照圖7,當利用Si/Si〇2選擇 行處理時,若声而、士 #几較大的ME步驟進 說j步驟的银刻均句性將明顯惡化。敍刻遲級。換句話 藉此便產生發生蝕刻殘渣並引發布 此外,若為防止布線短路而增加餘刻量問題點。 穿基底閘氧化膜,而對矽基板7造成損傷、便將發生貫 劣化問題點發生。 、,^致電性特性 此外,在ME步驟與〇E步驟之間(換句話 、 閘絕緣膜之時),若有放電的0N/0FF的ϋ汗始裸露出 曰]δ舌,將衍生出電漿 C:\2D-CODE\91-07\91107706.ptd 第7頁 541579 五、發明說明(4) 將瞬間形成不均勻,且隨充電而對閘絕緣膜8 傷將變大的問題。 k成的損 【發明揭系】 本發明乃為解決上述問題點,其目的在於提供一 對矽基板造成損傷之經改良過的布線層之乾蝕刻方=了致 本發明之另一目的在於提供一種不致使電性特性 經改良過的布線層之乾飯刻方法。 之 本發明之再另一目的在於提供一種不致隨充電而 緣膜造成損傷之經改良過的布線層之乾蝕刻方法。間、巴 本發明之再另一目的在於提供一種涵蓋此類布線 蝕刻方法在内的半導體裝置之製造方法。 < 乾 【解決課題之手段】 在本發明第1佈局的布線層之乾蝕刻方法中,首 f布線層上形成供將該布線層施行圖準備 導體基板(第!步驟卜將上述布線層表面罩幕料的^ 層予以乾姓刻去除(第2步驟)1用 】:: 線層施行乾蝕刻(第3步驟)。切換上 ^ 步驟之時,並未施行真…,而施V連續 在本發明之第2佈局的布線層乾 準備在布線層上形成供將該布線广施餘刻::中,τ先’ 的半導體基板(第!步驟)。用罩幕 驟之後,採用上述罩幕,對上:布^驟)。在上轉 驟,ME步驟)。當上述布線層基m層施行乾餘刻(第3步 曰丞底開始稞露出時,或裸露
541579 五、發明說明(5) '~ 出基底之前,利用對基底具較高選擇性比的條件,對上述 布線層施行過蝕刻(第4步驟,〇E步驟)。在上述BT步驟與 上述ME步驟切換時及/或上述ME步驟與上述〇E步驟切換 時’並未施行真空抽取,而施行連續放電。 在本發明之第3佈局的布線層之乾蝕刻方法中,並未施 行上述BT步驟。 在本發明之第4佈局的布線層之乾蝕刻方法中,上述Βτ 步驟、上述ME步驟及上述〇E步驟中至少其中一步驟,係採 用含C!2及/或HBr的钮刻氣體而實施。 在本發明之第5佈局的布線層之乾蝕刻方法中,上述Βτ 步驟係單獨採用CL氣體或採用Ci2/〇2混合氣體實施;上述 ME步驟係單獨採用ci2氣體或採用cl2/〇2混合氣體實施;上 述BT與上述ME各步驟的氣體總流量差抑制至土 50%以下。 上述ME步驟的〇2流量比大於上述βτ步驟,且任一步驟的% 流量均設定為不超過氣體總流量的2 〇 %。 在本發明之第6佈局的布線層之乾蝕刻方法中,上述βτ 步驟係採用含有··單獨Cl2氣體、ci2/〇2混合氣體、Cl2/HBr /〇2混合氣體、HBr/Cl2混合氣體、或HBr/〇2混合氣體中任 何者的氣體而實施;上述ME步驟與上述〇E步驟係採用含 有:Cl2/02、Cl2/HBr/〇2、HBr/Cl2、或HBr/〇2 中任何者的氣 體而實施;上述ΒΤ、上述ME及上述OE各步驟的氣體總流量 差抑制至± 50%以下。上述ME步驟的〇2流量 步驟,且任一步驟的仏流量均設定為不超過氣體總流量的
C:\2D-CODE\91-O7\91107706.ptd 第9頁 541579
五、發明說明(6) 在本發明之第7佈局的布線層之乾蝕刻方法中,上述^丁 步驟係單獨採用Cl2氣體或採用Cl2/HBr混合氣體實施;上 述ME步驟係含CL/HBr/O2的氣體而實施;上述〇E步驟係採 用含HBrV〇2混合氣體而實施。上述BT、上述ME及上述〇£ ^ 步驟的氣體總流量差抑制至± 5 0%以下。 在本發明之第8佈局的布線層之乾蝕刻方法中,上述时 步驟係單獨採用cl?氣體或ch/O2混合氣體而實施;上述Με 步驟係採用含有CIJO2的氣體而實施;上述〇Ε步驟係採用 含HBr/〇2混合氣體的氣體而實施;上述βΤ與上述ME各步驟 的氣體總流量差抑制至土 5 〇 %以下。上述ME步驟的〇2流量 比大於上述BT步驟,且該BT與該ME中任一步驟的%流量均 設定為不超過氣體總流量的2〇%。上述ME步驟與上述〇E步 驟之間,至少***一以上採用含cl2/HBr/〇2之氣體的步 驟0 在本發明之第9佈局的布線層之乾蝕刻方法中,上述 步驟係單獨採用C!2氣體或Cl?/BCI3混合氣體而實施;上述 ME步驟係採用含有C12/BC13的氣體而實施;上述βτ與上述 ME各步驟的氣體總流量差抑制至土 5〇%以不。 、 在本么明之第1 〇佈局的布線層之乾蝕刻方法中,
= 至少***-以上之添加入含還原氣體之混 n n 3有·夕日日矽、WSi /多晶矽、w/多晶矽、w、 、Ir、Ti、TiN、TiW、A1、AlSi、AlSiCu、
541579 -----— 五、發明說明(7) =、Ta^N;上述多^係包含非晶雜過的 f本發明第〗2佈局的布線層之乾蝕刻方 導:::上形成供將該布線層施行圖案化處理用ί先準備 二"基板。將上述布線層表面上所產生的二理用罩幕的半 刻去除(BT步驟)。採用上述罩 ◊:質層予以乾蝕 ΓΓ空步二)。切換:^βΤ步驟與上述㈣ίΪΪ,施行乾韻 八 取,而施行連續放電。 Τ,並未施 【實施例】 till針對本發明實施例’利用圖示進行說明。 圖1所示係本實施例的配線層之乾蝕 圖,表=各步驟與順序的搭配組合。 万去步驟概要 在本=施例中,不同於習知技術,在各 放電。藉此即便因職鑛而從石英構件釋放;^間施行連續 ;圓上產生氧吸收’因為在放電中仍經常衝以及在 鍍),因此吸附氧便將從晶圓飛散出。巧辜者晶圓(濺 不易產生氧化現象。 ’晶圓表面便 >、另:在1知例與本實施例+,配線層白勺 况明夕晶矽的閘極加工形成,但是本發 划,雖例示 在布線層的乾蝕刻概念上,涵蓋導^並不僅限於此。 形成。 勺形成及布線層的 此處在本說明書中,所謂導電膜或布 ^ 曰曰 矽、WS i /多晶矽(鎢複晶矽)、w/多晶/、係才曰含有多 ^鎢複金屬)、w 第11頁 \\312\2d-code\91-07\91107706.ptd 541579
541579
541579 五、發明說明(10) 部^,便賦予相同元件編號,並不再贅述。 晶圓上 參照圖3與圖4,在各步驟間添加如氮之類 體H氣體將奪取反應室】内浮游的氧或吸附於原性氣 的氧,而抑制晶圓表面的氧化。 、 渣 依此籍由在各步驟間,將還原性氣體導入於 内’便:抑制晶圓表面的氧化。藉此便可抑制二室1 並可獲付無電性短路的高可靠性半導體裝置。J殘 此外,遇原性氣體雖例示氫,惟本發明並不僅 :便採用 ΒΠ3、C0、h2s、NF3、NH3 亦可^
本次所揭示的實 屬於限定。本發明 依照申請專利範圍 與範圍内的所有改 【發明效果] 施例中全部僅止於例 之範圍乃涵蓋雖未在 例示,舉凡與申請專 變〇 不而已,不可認為 上述說明中,但是 利範圍具均等涵義 士上述所^兒明,依照本發明的話,當對布線層施行乾蝕 刻之際,因為不致對矽基板造成損傷,因此達成可獲得電 性特性未劣化之半導體裝置的效果。
【元件編號說明】 1 反應室 2 石英構件 3 導電塊 4 真空泵 5 反應性離子
541579 五、發明說明(11) 6 氧 7 碎基板 8 閘絕緣膜 9 多晶矽層 10 氧化矽膜
C:\2D-C0DE\91-07\91107706.ptd 第15頁 541579 圖式簡單說明 圖1為實施例1的配線層之乾蝕刻的方法步驟概要圖。 圖2為實施例2的配線層之乾蝕刻的方法步驟概要圖。 圖3為實施例3的配線層之乾蝕刻的方法步驟概要圖。 圖4為逛原性氣體導入時’處理室内及晶圓附近的乳移 動概略圖。 圖5為開始蝕刻(或放電時),處理室内及晶圓附近的氧 移動概略圖。 圖6為各步驟間施行真空抽取(停止放電)時,處理室内 及晶圓附近的氧移動概略圖。 圖7為習知布線層之乾蝕刻方法的步驟概要圖。 _
C:\2D-CODE\91-07\91107706.ptd 第16頁
Claims (1)
- 541579 六、申請專利範圍 1 · 一種布線層之乾蝕刻方法,係包含有· 準備在布線層9上形成供將該布線声 罩幕10的半導體基板7之第〗步驟'層知仃圖案化處理用 之^上步述^線以層及9表面上所產生的變質層予以乾银刻去除 驟抹用上述單幕1(),對上述布線層9施行乾钮刻之第3步 /、中,在切換上述第1步驟與上述帛 行真空抽取,而施行連續放電。11弟2步驟之時’並未施 2 · —種布線層之乾蝕刻方法,係包含有· 準備在布線層9上形成供將該布 9 罩幕10的半導體基板7之第i步驟;、’ θ 仃圖案化處理用 將上述布線層9表面上所產生的變質芦 之第2步驟; 貝3予以乾钱刻去除 在上述第2步驟之後,採用上沭罢篡 施行乾蝕刻之第3步驟;以及 1上述布線層9 當上述布線層9基底開始裸露出 前,利用對基底具較高選擇性比^條出之 行過蝕刻之第4步驟; 的條#冑上述布線層施 其中,在上述第2步驟與上述第3步驟切換時及/或上 第3步驟與上述第4步驟切換時行真空抽取 行連續放電。 ^ ^ 3. —種布線層之乾蝕刻方法,係 準備在布線層9上形成供將該布線層9施行圖案化處理用\\312\2d-code\91-07\91107706.ptd $ 17頁 541579 /、、申睛專利範圍 罩幕10的半導體基板7之第1步驟; 驟Γ: 土述罩幕10 ’對上述布線層9施行乾蝕刻之第2步 二當上述布線層9基底開始裸露出時, 珂,利用對某底且妒古、登视α 飞稞路出基底之 施行三/、較问&擇性比的條件,對上述布線層9 她订過蝕刻之第3步驟; 直ί 2 1在上述第2步驟與上述第3步驟切換時,並未施行 真工抽取,而施行連續放電。 4,·::”利範圍第2項之布線層之乾㈣*法,其 /驟、上述第3步驟及上細步驟中至少其中 上糸採用έ C12及/或HBr的蝕刻氣體而實施。 5二!專利範圍第}項之布線層之乾餘刻方法,其 體實施^弟2步驟係單獨採用C12氣體或採用Ch/O2混合氣 實i述第3步驟係單獨採用。2氣體或採用ci2/〇2混合氣體 、上述第2與上述第3各步驟的氣體總流量差抑制至土 5⑽ 以下 ’· 上述,3步驟的〇2流量比大於上述第2步驟,且任一步驟 的〇2流里均設定為不超過氣體總流量的2〇%。 6·如申請專利範圍第2項之布線層之乾蝕刻方法,其 中,上述第2步驟係採用含有:單獨Cl2氣體、Cl2/〇2混合氣 體、Cl2/HBr/〇2混合氣體、HBr/Cl2混合氣體、或HBr/02混 合氣體中任何者的氣體而實施;第18頁 C:\2D-CODE\91-07\91107706.ptd 541579上述第3步驟與上述第4步驟係椟 HBr/〇2、HBr/Cl2、或HBr/〇2 中任何去 3 有:Cl2/〇2、Cl2〆 上述第2、上述第3及上述第4 的氣體而實施; 制至± 5 0 %以下; v驟的氣體總流量差抑 上述第3步驟的〇2流量比大於上 的〇户旦的外—达f , 上建弟2步驟,且任一步驟 的%飢里均ό又疋為不超過氣體總流量 7.如申請專利範圍第2項之布線 二° Φ , μ、+、哲〇此挪"〜导己i虫刻方法,其 體實^ 步早獨採用Cl2氣體或採用(:12/術混合氣上述第3步驟係含ci^HBr/O2的氣體而實施; 上述第4步驟係採用含HBr/〇2混合氣體的氣體而實施; 上述第2、上述第3及上述第4各步驟的氣體總流量差抑 制至± 5 0 %以下。 8 ·如申請專利範圍第2項之布線層之乾蝕刻方法,其 中’上述第2步驟係單獨採用ci2氣體或ci2/〇2混合氣體而 貫施; 上述第3步驟係採用含有Ci2/〇2的氣體而實施;上述第4步驟係採用含HBr/02混合氣體的氣體而實施; 上述第2與上述第3各步驟的氣體總流量差抑制至± 5 0 % 以下; 上述苐3步驟的〇2流量比大於上述第2步驟,且該第2與 該第3中任一步驟的〇2流量均設定為不超過氣體總流量的 2 0°/〇 ; 在上述第3步驟與上述第4步驟之間,至少***一以上採\\312\2d-code\91-07\91107706.ptd 第19頁 541579 六、申請專利範圍 用含Ch/HBr/O2之氣體的步驟。 Φ 9,·如申ί專利範圍第1項之布線層之乾蝕刻方法,其 上述第2步驟係單獨採用^氣體或cl2/BC1混合氣體 而貫施; 上述=3步驟係採用含有^〆^^的氣體而實施; 上述第2與上述第3各步驟的氣體總流量差抑制至土 5 〇 % 以下 〇 I 0 ·如申請專利範圍第i項之布線層之乾蝕刻方法,其 二在上述各步驟切換時,至少***一以上之添加入含還 原氣體之混合氣體的步驟。 II ·如申請專利範圍第丨項之布線層之乾蝕刻方法,其 ’上述布線層9係包含有··多晶矽、ws i /多晶矽、w/多晶 夕:Ru、Pt、Ir、Ti、TiN、TiW、Al、AlSi、AlSiCu 、A1Cu 、 Ta 或TaN ; 述夕日日石夕係包含非晶石夕或經摻雜過的石夕。 12·種半導體裝置之製造方法,係包含有: ,備在布線層9上形成供將該布線層9施行圖案化處理用 罩幕1 0的半導體基板之第1步驟; f上述布線層9表面上所產生的變質層予以乾蝕刻去 之第2步驟;以及 /、 採用上述罩幕10,對上述布線層9施行乾蝕刻之第3 + 驟; ^ 中在切換上述苐2步驟與上述第3步驟之時,並未施 真空抽取,而施行連續放電。 丁第20頁 IBI m 、\3]2\2d-code\9]·〇7\9]107706
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001148804A JP2002343798A (ja) | 2001-05-18 | 2001-05-18 | 配線層のドライエッチング方法、半導体装置の製造方法および該方法によって得られた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW541579B true TW541579B (en) | 2003-07-11 |
Family
ID=18994056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091107706A TW541579B (en) | 2001-05-18 | 2002-04-16 | Wiring layer dry etching method and semiconductor device manufacturing method |
Country Status (5)
Country | Link |
---|---|
US (1) | US6740598B2 (zh) |
JP (1) | JP2002343798A (zh) |
KR (1) | KR100449134B1 (zh) |
DE (1) | DE10215764A1 (zh) |
TW (1) | TW541579B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7358171B2 (en) * | 2001-08-30 | 2008-04-15 | Micron Technology, Inc. | Method to chemically remove metal impurities from polycide gate sidewalls |
US6943119B2 (en) * | 2003-12-01 | 2005-09-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flash process for stacking poly etching |
US7442319B2 (en) | 2005-06-28 | 2008-10-28 | Micron Technology, Inc. | Poly etch without separate oxide decap |
US20070056930A1 (en) * | 2005-09-14 | 2007-03-15 | International Business Machines Corporation | Polysilicon etching methods |
JP4908824B2 (ja) * | 2005-11-11 | 2012-04-04 | ローム株式会社 | 半導体装置の製造方法 |
KR100688362B1 (ko) * | 2005-11-23 | 2007-03-02 | 한진엘리베이터(주) | 엘리베이터의 구동장치 |
JP4865361B2 (ja) * | 2006-03-01 | 2012-02-01 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
JP5578389B2 (ja) * | 2006-05-16 | 2014-08-27 | Nltテクノロジー株式会社 | 積層膜パターン形成方法及びゲート電極形成方法 |
US9153453B2 (en) | 2011-02-11 | 2015-10-06 | Brookhaven Science Associates, Llc | Technique for etching monolayer and multilayer materials |
WO2018179352A1 (ja) | 2017-03-31 | 2018-10-04 | 株式会社Kokusai Electric | 半導体装置の製造方法および記録媒体 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3315719A1 (de) * | 1983-04-29 | 1984-10-31 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von strukturen von aus metallsiliziden bzw. silizid-polysilizium bestehenden doppelschichten fuer integrierte halbleiterschaltungen durch reaktives ionenaetzen |
JP3038984B2 (ja) | 1991-05-09 | 2000-05-08 | ソニー株式会社 | ドライエッチング方法 |
JP3319003B2 (ja) * | 1993-03-18 | 2002-08-26 | ソニー株式会社 | ゲート絶縁膜上のゲート電極材料のドライエッチング方法 |
JPH08274073A (ja) * | 1995-03-31 | 1996-10-18 | Sony Corp | アルミニウム系金属膜のエッチング方法 |
US5667630A (en) * | 1995-04-28 | 1997-09-16 | Vanguard International Semiconductor Corporation | Low charge-up reactive ion metal etch process |
JP3371179B2 (ja) * | 1995-05-19 | 2003-01-27 | ソニー株式会社 | 配線形成方法 |
US5780315A (en) * | 1995-09-11 | 1998-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd | Dry etch endpoint method |
JPH0982687A (ja) * | 1995-09-19 | 1997-03-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP3897372B2 (ja) * | 1996-03-01 | 2007-03-22 | 芝浦メカトロニクス株式会社 | 金属膜のエッチング方法 |
KR100230981B1 (ko) * | 1996-05-08 | 1999-11-15 | 김광호 | 반도체장치 제조공정의 플라즈마 식각 방법 |
JP3533876B2 (ja) * | 1997-03-19 | 2004-05-31 | 株式会社日立製作所 | 揮発性元素を含む炭化水素燃料の生成ガス浄化方法 |
EP1054443A3 (en) * | 1999-05-12 | 2001-08-29 | Speedfam Co.,Ltd. | Wafer etching method |
JP2001156045A (ja) * | 1999-11-26 | 2001-06-08 | Kawasaki Steel Corp | 半導体装置の製造方法および製造装置 |
-
2001
- 2001-05-18 JP JP2001148804A patent/JP2002343798A/ja active Pending
-
2002
- 2002-04-09 US US10/118,375 patent/US6740598B2/en not_active Expired - Fee Related
- 2002-04-10 DE DE10215764A patent/DE10215764A1/de not_active Withdrawn
- 2002-04-16 TW TW091107706A patent/TW541579B/zh not_active IP Right Cessation
- 2002-04-17 KR KR10-2002-0020968A patent/KR100449134B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6740598B2 (en) | 2004-05-25 |
KR100449134B1 (ko) | 2004-09-18 |
JP2002343798A (ja) | 2002-11-29 |
KR20020088350A (ko) | 2002-11-27 |
US20020173150A1 (en) | 2002-11-21 |
DE10215764A1 (de) | 2002-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6858483B2 (en) | Integrating n-type and p-type metal gate transistors | |
CN104835780B (zh) | 半导体结构及其制造方法 | |
CN110176443A (zh) | 用于减小接触电阻的双金属通孔 | |
TWI246128B (en) | Microelectronic devices and fabrication methods thereof | |
JP4738178B2 (ja) | 半導体装置の製造方法 | |
TWI396286B (zh) | 半導體裝置的製造方法 | |
TW569322B (en) | Semiconductor device having a low-resistance gate electrode | |
TWI283891B (en) | Passive device and method for forming the same | |
JPH10223900A (ja) | 半導体装置及び半導体装置の製造方法 | |
TW541579B (en) | Wiring layer dry etching method and semiconductor device manufacturing method | |
JPH10178179A (ja) | トランジスタ電極上にシリサイド層が形成されているic構造、mosトランジスタおよびその製造方法 | |
US11973117B2 (en) | Semiconductor device | |
TW201025459A (en) | Manufacturing method of thin film transistor and thin film transistor | |
JPH08274043A (ja) | 半導体装置の製造方法 | |
JPH08264531A (ja) | 半導体装置及びその製造方法 | |
JP3350246B2 (ja) | 半導体装置の製造方法 | |
TW452869B (en) | Method of forming gate electrode in semiconductor device | |
CN110783182A (zh) | 半导体装置的形成方法 | |
JP2007214436A (ja) | 半導体装置の製造方法および半導体装置 | |
CN106158728A (zh) | 接触孔栓塞的形成方法 | |
KR20020011903A (ko) | 전극구조체의 형성방법 및 반도체장치의 제조방법 | |
JP2664757B2 (ja) | 半導体装置の製造方法 | |
CN116799004A (zh) | 一种半导体集成器件及其制作方法 | |
JPH1174218A (ja) | 半導体装置及びその製造方法 | |
JP5130652B2 (ja) | 金属膜のエッチング方法及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |