TW530410B - Memory arrangement with a central connection area - Google Patents

Memory arrangement with a central connection area Download PDF

Info

Publication number
TW530410B
TW530410B TW090126865A TW90126865A TW530410B TW 530410 B TW530410 B TW 530410B TW 090126865 A TW090126865 A TW 090126865A TW 90126865 A TW90126865 A TW 90126865A TW 530410 B TW530410 B TW 530410B
Authority
TW
Taiwan
Prior art keywords
connection area
cell array
columns
patent application
connection
Prior art date
Application number
TW090126865A
Other languages
English (en)
Inventor
Martin Brox
Karl-Peter Pfefferl
Helmut Schneider
Robert Kaiser
Dominique Savignac
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW530410B publication Critical patent/TW530410B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

530410 A7 _____ B7 五、發明説明（2 ) 域，由細胞陣列環繞。以此方式，可於配置中達到大量細 胞陣列的超緊密配置。 本發明之進一步的有利具體實施例於從屬之申請專利範 圍中說明。 此外’將連接區域和細胞陣列建構成矩形將會很有利， 其中各細胞陣列以具有適當大小的邊緣與連接區域的每一 邊緣相鄰。各連接區域的角落區域分別進一步配置一細胞 陣列。此種記憶體配置的具體實施例具有一矩形外侧輪廓 。因此，此種記憶體配置特別適用於邊長比2 :丨的一標準 夕卜罩。 本發明的一有利具體實施例係由以下方式組成：於一細 胞陣列與另一細胞陣列或連接區域相鄰的邊緣區域中，建 構、、泉路解碼器或者一列解碼器。以此方式，將線路或列 解碼器配置成相對較接近中央連接區域，使用以讀出資料 或者將資料窝入細胞陣列的信號路徑相對較短。 較佳者，一細胞陣列的大小大約與連接區域相同。 於本發明的一進一步具體實施例中，每一細胞陣列再次 分割成兩個細胞子陣列。 於一較佳具體實施例中，將連接區域中的焊墊配置成四 列形式，而且將該四列配置成平行於連接區域的四個外侧 邊緣。以此方式，有可能將連接墊作對稱分散。 - 再者，於中央連接區域中配置周邊電路將會很有利。因 此，周邊電路大致上相當於離開所有細胞陣列很遠，使來 自各細胞陣列之信號的傳播時間差異相對較小。 •5· 本紙張尺度適W ® S家標準(CNS) A4規格(210X297公爱)----------- ^30410
A7 B7
以下將使用圖式更詳細解釋本發明，其中： 圖1顯不一第一記憶體配置， 圖2顯示一記憶體配置的一第二具體實施例，以及 圖3顯不一記憶體配置的一第三具體實施例。 图顯示將外部輪廓建構成矩形的一記憶體配置。記憶 體配置的一縱向邊緣24大致為記憶體配置的一橫向邊緣 2 5的兩倍。因此，記憶體配置適合併入具有邊長比大約 2 · 1的一標準外罩中。此種邊長比例如可用於具有i 2 8百 萬U元5 1 2百萬位元，2 〇億極元等的一中型記憶體大小 晴况中。因為i己憶體配置的外部輪廓，有可能於較先前技 藝义架構更早的技術時代將512百萬位元DRAM併入一標 準外罩。 一連接區域1配置記憶體配置的中央，其為矩形構造。 連接區域1於縱向邊與橫向邊間的邊長比其比例大約為 2:1。焊墊14排列於連接區，配置成列的形式。焊 墊14用以連接焊線，焊線從焊墊導引至一外罩的連接接 腳。焊墊連接至電路和細胞陣列。列丨5，！ 6，i 7，1 8， 1 9 2 0刀別配置成平行於連接區域1的橫向邊緣和縱向邊 緣，而且與其相距一預定距離。於所說明之示範具體實施 例中，第一和第二列15 , 16配置成與連接區域上橫向 邊緣相距一預定距離，然後第一和第二列1 5，1 6彼此相 距一預定距離，而且分別與兩縱向邊緣對稱相距同樣的距 離。 再者’第三和第四列17，18排列於連接區域1中，而且 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 530410
對於第和第一列1 5，1 6而鏡射對稱配置。烊塾1 4的 第五和第六列20，19分別配置成平行於縱向邊緣，而且 與其相距一預定距離。第五和第六列i 9，2 〇配置於中間 區域’將第一和第二以及第三和第四列15，16，17，18 隔開。以此方式，可使焊墊丨4對稱分散。因此，提供相 對較大的空間供熔接焊墊丨4和焊線用，此外，細胞陣列 以大致相同的距離配置於焊墊周圍。然而，亦可能為其他 焊墊配置，如配置成一列。 連接區域1係由第一，第二，、第三，第四，第五，第六 ’第七，第八細胞陣列2，3，4，5，6，7，8，9圍繞成 壤狀形式’於形式和大，j、上，’該等細胞陣列對應於連接區 域1加以建構。細胞陣列以記憶體細胞構成一類似矩陣的 C憶體陣列。此外，將細胞陣列配置於連接區域i的各縱 向和橫向邊緣，使兩細胞陣列9，5分別有一橫向邊緣與 連接區域1的上，下橫向邊緣相鄰，而且第四和第八細胞 陣列5，9分別與連接區域1的縱向邊緣呈一直線。第二和 第六細胞陣列3，7分別有一邊緣與連接區域1的一邊緣相 鄰，該第二和第六細胞陣列3，7配置成使第二和第六細 胞陣列分別與連接區域1的橫向邊緣呈一直線。 第一’第二’第五，第七細胞陣列2，4，6，8配置於 角落區域’使細胞陣列的外側邊緣形成一矩形輪廓。細胞 陣列2至9具有相同構造。邊緣—細胞陣列具有一列解碼器 1 1，其含有列線路1 2，以及一行解碼器1 1，其含有行線 路1 3。經由列和行解碼器1 〇，} 1，可與記憶體陣列中的 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂 % 530410 A7 B7 五、發明説明（5 個別記憶體細胞進行接觸，其中該菩今 、T忑寺記憶體細胞位於列選 擇線路與行選擇線路12，13的各交又點上。每一列解碼 器10和行解碼器U電子連接至焊墊14。列解碼器1〇係沿 著各別細胞陣列的縱向邊緣而配置。行解碼器Η則配置 成與各別細胞陣列的橫向邊緣相鄭。列解碼器10和行解 碼器1 1通常配置於與一細胞或者一連接區域i相鄰的邊緣 上。因此，列解碼器10和行解碼器的位置相對較接近 連接區域1，使列解碼器i 〇，行解碼器i i與連接墊i 4以 及/或者周邊電路2 3間的信號路、徑相對較短。 連接區域1具有複數個周邊電路23，其電子連接至焊墊 1 4以及/或者細胞陣列。所提供的周邊電路例如為放大器 電路，控制邏輯，以及操作記憶體配置所需的更多電路。 圖2顯示一記憶體配置的一進一步具體實施例，其中相 較於圖1的兄憶體配置，前面之細胞陣列2至9分別細分成 第一和第二細胞子陣列2 i，2 2。每一細胞子陣列2 i，2 2 具有其本身的行解碼器1 1。因此，每一細胞陣列2至9具 有一列解碼器1 〇和兩個行解碼器1 1。由於位元線較短， 因此對一列選擇線路所屬資料的資料存取較快。 對應於圖1的具體實施例，其中將細胞陣列2至9配置成 環繞連接區域1。其與圖1之具體實施例中的進一步差異 在於焊塾1 4的配置。該焊墊1 4之第一、二、三及四列1 5 ，1 6，1 7，1 8係根據圖1配置、雖然第五和第六列1 9， 2 0同樣配置成平行於縱向邊緣，但其與邊緣的距離縮小 許多，而且其配置於第一，第二，第三和第四列14，15 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 530410 五、發明説明（6 ’ 1 6 ’ 1 7 ’ 1 8與縱向邊緣之間。此外，將周邊電路2 3排 列於連接區域1中。 圖3為一 i己憶體配置的一進一步具體實施例，其中對應 於圖2的具體實施例，每一細胞陣列2至9又細分成第一和 第二細胞子陣列2 i，22。然而，於本具體實施例中，每 胞陣列2至9各沿著一縱向邊緣有一行解碼器1 1。此 外，分別將一細胞子陣列2 i，2 2的一列解碼器1〇配置於 各細胞陣列中。否則細胞陣列的構造對應於圖2的構造。 與圖2的進一步差異在於連接區域i中焊墊i 4的配置。 雖然第一 ’第二，第三和第四列14，ΐ5，ι6，i7，Η 係對應於圖2而配置，但第五和第六列19，2〇排列成平行 於縱向邊緣。第五列19配置於第二與第四列16，18之間 ，而且第六列20配置於第一與第三列15，17之間。周邊 電路23同樣整合於連接區域1中。 較佳者，將操作記憶體配置所需的所有周邊電路配置於 圖1，2，3之記憶體配置的第一連接區域中。 指定代號一覽表 1 連接區域 2 第一細胞陣列 3 第二細胞陣列 4 第三細胞陣列 - 5 第四細胞陣列 6 第五細胞陣列 7 第六細胞陣列 -9 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 530410 A7 B7 五、發明説明（7 ) 8 第七細胞陣列 9 第八細胞陣列 1 0 字解碼器 1 1 位元解碼器 12 字線 1 3 位元線 14 焊墊 1 5第一列 16第二列 1 7第三列 1 8 第四列 1 9第五列 2 0第六列 21第一細胞子陣列 2 2第二細胞子陣列 2 3 周邊電路 2 4 縱向邊緣 2 5 橫向邊緣 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）

Claims (1)

  1. 530410 第090126865號專利申請案91 ^ 中文申請專利範圍修正本(91年\2*\) 六、申請專利範圍 1. 一種具有一連接區域（1 )和細胞陣列（2至9 )之記憶體配 置，該等細胞陣列與該連接區域（丨）相鄰，各細胞陣列 (2至9 )具有包含列和行解碼器（丨〇，1丨）的一類似矩陣 之記憶體，其分別連接至位址線（12，13), 連接區域（1 )具有電子連接細胞陣列（2至9 )的連接墊， 其特欲為·將連接區域（1 )配置於中央， 其中各細胞陣列（2至9 )分別位於連接區域（1 )其四個邊 緣的每一邊緣上， 其中將細胞陣列（2至9)配置於圍繞該連接區域的一接近 之環中， 其中一細胞陣列（2 )的兩邊緣分別與兩個其他的細胞陣 列（3，9 )相鄰， 其中於縱向方向將一細胞陣列（2至9)分割成第一和第二 細胞子陣列（2 1，2 2 )， 其中第一和第二細胞子陣列（2· 1，2 2 )於沿著與連接區域 (1 )或另一細胞陣列（2至9 )相鄰的縱向邊上有一列或行 解碼器（1 0，1 1 )， 其中將列或行解碼器（1 〇，1 1 )配置成與縱向邊呈直角， 其中細胞陣列（2至9 )於縱向邊的中央具有兩彼此相鄰的 行或列解碼器（1 0，1 1 )， 其中第一行或列解碼器（1 0，1 1 )連接至第一位址線（i 2 ，1 3 )，其於第一細胞子陣列（2丨）中配置成與縱向方向 平行，而且其中第二行或列解碼器（丨〇 , u )連接至第二 位址線（12，13)，其於第二細胞子陣列（22)中配置成 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公袭·) " ----------- 530410 A B c D ----- 六、申請專利範圍 與縱向方向平行。 2·如申請專利範圍第1項之記憶體配置，其特徵為：連接 區域（1 )為矩形， 其中細胞陣列（2至9 )為矩形， 其中四個細胞陣列（3，5，7，9 )與連接區域（丨）的邊緣 相鄰，而且其邊緣長度分別等於連接區域（丨）的邊緣長 度， 其中分別將一細胞陣列（2，4，6，8 )配置於四個角落區 域，及 而且其中記憶體配置的整個區域為矩形。 3·如申請專利範圍第1項或第2項之記憶體配置，其特徵為 •將連接塾（1 4)的第五和第六列配置成以一預定距離與 連接區域（1 )的縱向邊平行， 其中將連接墊的第一，第二，第三和第四列（15，16， 1 7，1 8 )配置成以一預定距離與連接區域（丨）的橫向邊 平行， 其中將第一和第二和第三和第四列配置於一直線上，而 且彼此相距一預定距離， 其中相對於第一和第三以及第二和第四列（15，17，16 ，1 8 )，分別將第五和第六列（1 9，2 0)配置於中央。 4.如申請專利範圍第1項或第2項之記憶體配置，其特徵為 :將連接塾的第五和第六列配置成以一預定距離與連接 區域的縱向邊平行， 其中將連接墊的第一，第二，第三和第四列配置成以一 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 530410 ~ *六、申請專利範圍 A B c D 預定距離與連接區域（1)的橫向邊平行， 其中將第一和第二和第三和第四列（15，16，17，18) 配置於一直線上，而且彼此相距一預定距離，以及 其中將第五和第六列（1 9，2 0 )分別配置於第一和第二與 第二和第四列（15，16，17，18)之間。 5·如申凊專利範圍第1項或第2項之記憶體配置，其特徵為 ’將連接墊（1 4)的第五和第六列（丨9，2 0 )配置成以一 預定距離與連接區域（1 )的縱向邊平行， 其中將連接塾（14)的第一，第二，第三和第四列（15 , 1 6，1 7，1 8 )配置成以一預定距離與連接區域（丨）的橫 向邊平行， 其中將第一和第二和第三和第四列（15，16，17，18) 配置於一直線上’而且彼此相距一預定距離，以及 其中將第五和第六列（1 9，2 0)分別配置於第一和第三和 第二和第四列（1 5，1 7 , 1 6，1 8 )與連接區域（1 )的縱向 邊緣之間。 6·如申請專利範圍第丨項或第2項之記憶體配置，其特徵為 :將用以操作細胞陣列（2至9 )的周邊電路（2 3 )配置於連 接區域（1 )中。 7·如申請專利範圍第1項或第2項之記憶體配置，其特徵為 •細胞陣列（2至9 )的大小大約相同，而且形成連接區域 (1)。 一 8·如申凊專利範圍第1項或第2項之記憶體配置，其特徵為 •將一細胞陣列（2至9 )細分成細胞子陣列（2 0，2 1 )。 本紙張尺A4規格_公釐)
    530410 8 8 8 8 A B c D 申請專利範圍 9.如申請專利範圍第1項或第2項之記憶體配置，其特徵為 :將細胞陣列（2至9 )以及/或者連接區域（1 )設計成寬度 的兩倍。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
TW090126865A 2000-11-07 2001-10-30 Memory arrangement with a central connection area TW530410B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10055001A DE10055001A1 (de) 2000-11-07 2000-11-07 Speicheranordnung mit einem zentralen Anschlussfeld

Publications (1)

Publication Number Publication Date
TW530410B true TW530410B (en) 2003-05-01

Family

ID=7662329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090126865A TW530410B (en) 2000-11-07 2001-10-30 Memory arrangement with a central connection area

Country Status (6)

Country Link
US (1) US6560134B2 (zh)
EP (1) EP1205977A3 (zh)
JP (1) JP2002198442A (zh)
KR (1) KR100482890B1 (zh)
DE (1) DE10055001A1 (zh)
TW (1) TW530410B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546402B1 (ko) * 2004-02-10 2006-01-26 삼성전자주식회사 멀티-로우 패드 구조를 가지는 반도체 장치
DE102004012553A1 (de) * 2004-03-15 2005-10-13 Infineon Technologies Ag Speicherbauelement mit asymmetrischer Kontaktreihe
EP1754256B1 (en) * 2004-05-28 2012-01-11 Nxp B.V. Chip having two groups of chip contacts
JP2008009991A (ja) * 2006-06-29 2008-01-17 Hynix Semiconductor Inc テスト用デュアルインラインメモリモジュール及びそのテストシステム
JP4497327B2 (ja) * 2006-12-19 2010-07-07 エルピーダメモリ株式会社 半導体記憶装置
KR20090038543A (ko) * 2007-10-16 2009-04-21 주식회사 하이닉스반도체 반도체 메모리 소자
US8473808B2 (en) 2010-01-26 2013-06-25 Qimonda Ag Semiconductor memory having non-standard form factor
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
EP2766928A1 (en) 2011-10-03 2014-08-20 Invensas Corporation Stub minimization with terminal grids offset from center of package
JP5887415B2 (ja) 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
WO2013052411A1 (en) * 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
JP5964440B2 (ja) * 2011-10-03 2016-08-03 インヴェンサス・コーポレイション ウインドウを用いないワイヤボンドアセンブリに対して端子の２重の組を使用するスタブ最小化
WO2013052347A1 (en) * 2011-10-03 2013-04-11 Invensas Corporation Memory module in a package and its pin configuration
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365113A (en) * 1987-06-30 1994-11-15 Hitachi, Ltd. Semiconductor device
KR0141495B1 (ko) * 1988-11-01 1998-07-15 미다 가쓰시게 반도체 기억장치 및 그 결함구제방법
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
JPH05343634A (ja) * 1992-06-06 1993-12-24 Hitachi Ltd 半導体記憶装置
JP2996324B2 (ja) * 1992-08-28 1999-12-27 日本電気株式会社 半導体集積回路装置
KR0137105B1 (ko) * 1993-06-17 1998-04-29 모리시다 요이치 데이터 전송회로, 데이터선 구동회로, 증폭회로, 반도체 집적회로 및 반도체 기억장치
JP3305056B2 (ja) * 1993-08-31 2002-07-22 沖電気工業株式会社 ダイナミックｒａｍ
KR0172426B1 (ko) * 1995-12-21 1999-03-30 김광호 반도체 메모리장치
US5903491A (en) * 1997-06-09 1999-05-11 Micron Technology, Inc. Single deposition layer metal dynamic random access memory
JPH11145420A (ja) * 1997-11-07 1999-05-28 Mitsubishi Electric Corp 半導体記憶装置
KR100311035B1 (ko) * 1997-11-21 2002-02-28 윤종용 효율적으로 배치된 패드들을 갖는 반도체 메모리 장치
KR100278723B1 (ko) * 1997-11-27 2001-01-15 윤종용 개선된레이아웃을가지는반도체메모리장치
JPH11203862A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体記憶装置
US6072743A (en) * 1998-01-13 2000-06-06 Mitsubishi Denki Kabushiki Kaisha High speed operable semiconductor memory device with memory blocks arranged about the center
KR100302597B1 (ko) * 1998-12-04 2001-09-22 김영환 반도체메모리구조

Also Published As

Publication number Publication date
US6560134B2 (en) 2003-05-06
KR20020036712A (ko) 2002-05-16
KR100482890B1 (ko) 2005-04-14
DE10055001A1 (de) 2002-05-16
EP1205977A2 (de) 2002-05-15
EP1205977A3 (de) 2007-10-24
JP2002198442A (ja) 2002-07-12
US20020062430A1 (en) 2002-05-23

Similar Documents

Publication Publication Date Title
TW530410B (en) Memory arrangement with a central connection area
KR100605390B1 (ko) 고밀도 판독 전용 메모리를 위한 액세스 구조
US8154004B2 (en) Hybrid MRAM array structure and operation
JP2003209222A5 (zh)
US5361223A (en) Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement
US5040144A (en) Integrated circuit with improved power supply distribution
TW410465B (en) Semiconductor memory device
KR0181202B1 (ko) 고대역폭을 얻기 위한 반도체 메모리장치 및 그 신호선배치방법
US20040004897A1 (en) Layout structures of data input/output pads and peripheral circuits of integrated circuit memory devices
TW508805B (en) Memory architecture permitting selection of storage density after fabrication of active circuitry
KR20130123972A (ko) 안티퓨즈 메모리 셀 어레이를 포함한 메모리 장치 및 메모리 시스템
JP2003051545A (ja) 半導体メモリチップとそれを用いた半導体メモリ装置
KR100311035B1 (ko) 효율적으로 배치된 패드들을 갖는 반도체 메모리 장치
JPS6155198B2 (zh)
TW477063B (en) Memory-cells arrangement
US7154765B1 (en) Flat-cell read-only memory
JPH08297967A (ja) 三重ポートを有する半導体メモリ装置
US6310399B1 (en) Semiconductor memory configuration with a bit-line twist
US9691438B2 (en) Semiconductor device with hierarchical word line scheme
CN102810557A (zh) 制造半导体器件的方法
JP3663329B2 (ja) デコーダ接続装置
US6021061A (en) Semiconductor memory device
TW380261B (en) Semiconductor memory device
JPH02154462A (ja) 半導体記憶装置
KR20100112490A (ko) 데이터 라인 레이아웃

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees