TW525265B - Method for forming shallow trench isolation - Google Patents
Method for forming shallow trench isolation Download PDFInfo
- Publication number
- TW525265B TW525265B TW091101349A TW91101349A TW525265B TW 525265 B TW525265 B TW 525265B TW 091101349 A TW091101349 A TW 091101349A TW 91101349 A TW91101349 A TW 91101349A TW 525265 B TW525265 B TW 525265B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide layer
- layer
- shallow trench
- trench isolation
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
525265
525265 五、發明說明（2) 有極佳的溝槽填充（gap-filling)能力，因此也被用來製 作細微的半導體元件淺溝槽隔離區。 傳統之淺溝槽隔離區的製造方法，如第1 A圖至第1 I圖 所繪示之製造流程剖面圖。 首先’请參A?、弟1 A圖’在一石夕基底2表面上，以熱氧 化法（thermal oxidation)形成一墊氧化層（pad 〇xide )4，舉例來說可為一二氧化矽層。並且以化學氣相沈積 法（chemical vapor deposition)沈積一氮化矽層6於上述 墊氧化層4上。 接著，請參照第1 B圖，塗佈一光阻層8於上述氮化矽 層14上，並以微影（ph〇t〇iith〇graphy)程序定義其圖 案’舉例來說包括光阻覆蓋（resist coating)、曝光、頻 ，（devei〇pment)三大步驟，以露出欲形成元件隔離區的 j分。利用上述光阻層8當作罩幕，依序蝕刻上述氮化矽 層6和墊氧化層4，如第丨c圖所示。 接著，請參照第1 D圖，利用適當溶液去除 (stripping)光阻層8後，以氮化矽層14和墊氧化層12告 接下來’請參照第㈣，施行-化學性機械研磨程序
525265
五、發明說明（3) (CMP)，去除上述氧化層14高出上 分’以形成表面平坦的元件隔離區…：夕：6表面的部 姓刻方法依序去除上述氮化矽層6和 Π，再以適當 溝槽隔離物14a製程，得到如第1G 虱化層4，便完成淺 述蝕刻方法例如為乾式蝕刻、濕式：：，的構造，其中上 然而，隨著積體電路密度不斷 縮小的發展至0·"微米，甚至更上二而元件尺寸曰漸 積技術因步階覆蓋能力的問題 不=摩巳圍，上述沈 溝槽，導致元件的隔離效果受到影；= 電層^ 在高密度電衆化學氣相沈積的過程中二圖中所不， 於上述㈣6之氧化層，將溝槽開口包住'公因為:積 24無法再沈積至上述溝槽中，換句話 吏传軋化層 有完全地填滿上述溝槽，將使得元件的隔。化層並沒 響。 丁幻I同離效果受到影 此二本發明提出一種形成淺溝槽隔離區之方 姚，精由/刀段式沈積的方式，使得氧化層能完全 槽:本方法包括下列步驟：首先，依序 化^冓 -氮化石夕層’覆蓋於—半導體基底表面上；接著和 化層和氮化石夕層中定義出複數開口，露出 =乳 成元件隔離區的部分；然後，利用上述 土底奴形 層當巧幕，触刻半導體基底以形成複數溝槽化:: 仃一兩密度電漿化學氣相沈積程序，以形成—尸也 填入上述溝槽並覆蓋在I化石夕層表面上 3化層 繼刻，以去除覆蓋於上述氣化層表面上及ί述
0548-7423TWF;90098;denni s.ptd 第7頁 525265 五、發明說明（4) 部之上述第一氧化層；然後，再度施行上述高密度電漿化 學氣相沈積程序，以形成一第二氧化層以填滿上述槽溝， 並覆蓋在上述氮化層表面上；最後，施行一化學性機械研 磨程序，磨去上述第二氧化層高出上述氮化石夕層表面的部 分，留下填在上述溝槽中的部分以作為淺溝槽隔離區。 此外，本發明的特色及優點將於以下描述中提出，因 此，部分將出現於描述中，或透過實施本發明而學得。本 發明的目的及其他優點，將透過其描述、專利申請範圍及 所附圖示中所仔細指之的結構及方法而了解、獲得。 圖式簡單說明 第1 A- 1 G圖，係顯示習知淺溝槽隔離製程之剖面圖。 第2圖，顯示一習知淺溝槽隔離製程之剖面圖。 第3A-3 I圖，係顯示本發明之淺溝槽隔離製程的剖面 圖。 [符號說明] 2、102〜半導體基底； 4、104〜墊氧化層； 6、106〜氮化層； 8、108〜罩幕層； 10、30〜複數淺溝槽區； 14、24〜氧化層； 110〜第一氧化層； 112〜第二氧化層； 1 4 a、11 2 a〜淺溝槽隔離物。 實施例
0548-7423TWF;90098;dennis.ptd 第8頁 525265 五、發明說明（5) 首先，如第3A圖所示者，在一车道产ln〇 為-氧切Γ layer)104 ’上述墊氧化層例如 上，=風中所示，在上述墊氧化層1〇4表面 2^00: 氧 (CVD)程序沈積-厚度介於10〇〇入至 讓=氮=層1Q6,二者共同形成—疊層構造。 如弟3C圖中所示，以微影成像 件隔義/稷 ，以露出半導體基底102欲形成元 =離區的…舉例來說上述微影成像程序可包括i: c〇ating)、曝光、顯影（devei〇pment)^^ 接著，如第3 D圖中所千，4，丨^产， ^ 1 〇411^Λ, 1 - L ^^^^ 1 ^,t 102上形成複數溝槽3t，=;:刻程序而在半導體基底 間，上述钕刻程序可為—V；/於50 0 0入和7_入之 蝕刻（wet etching)並乾式^刻（dry etching)或濕式 例來說，上述適當程序可二適富程序去除光阻層108 ’舉 然後，如第3E圖中Z使用一酸液來去除上述光阻。 沈積(耐_程序，：：m高密度電聚化學氣相 ；HMn，访萝苗户L、、，尤積一弟一氧化層11〇填入上述溝 、&序係使用氧氣（〇2)和矽甲烷（31114)
525265
f，反應物，並施以Ar電漿濺擊（sputter)以沈積上述第 一氧化層110，其厚度例如是3000〜4000A。 接下末明參見弟3 F圖，進行一旋轉触刻（S p r a y etching)將覆蓋於上述氮化層1〇6表面上及上述溝槽3〇頂 邓之上述第氧化層11 〇去除。由於飯刻時旋轉產生離心 力、’使得姓刻液僅會蝕刻掉上述氮化層丨〇 6表面上，及上 述溝槽30頂部之上述第一氧化層丨丨〇，藉此將包住上述溝 槽30開口之部分上述第一氧化層24去除。 與翁：Ϊ接如第3G圖中所示’再度施行上述高密度電漿化 3子〇 序’以沈積一第二氧化層112填入上述溝槽 亚覆盍在上述氮化矽層106表面上，其中上述 電漿化學氣相沈積程序係使用氧氣（〇2)和矽甲烷（s ^ ς 作反應物，並施以Ar電漿濺擊（sputter)以沈 4 § 氧化層112，其厚度例如是30 0 0〜4〇〇〇 a。 、迷弟二 接著，如第3H圖中所示，施行一化學性機 (CMP)程序，磨除上述第二氧化層丨12高 / 106表面的部分，留下填在上述溝槽3〇中的部八 形成所需之淺溝槽隔離區。 刀a ’即 之後’以適當溶劑或姓刻程序，依序去除& 層1 0 6和墊氧化層1 0 4而露出元件區，以及再以—矽 劑，清洗上述晶圓等等…，由於其非本發明 I =办 予贅述。 里點，在此不 然而，利用旋轉蝕刻以去除包住溝槽開口之^ 、 次數’可依據溝槽的深度、寬度來作調整， =化層的 亚不限定為一
525265 五、發明說明（7) 次。 其中， Oxidation) 以形成一襯 壁及底部， 本發明 層，使得高 槽，因此， 且製程簡單 雖然本 限定本發明 和範圍内， 範圍當視後 程序， 墊氧化 來修補 係透過 密度電 本方法 易於控 發明已 ，任何 當可作 附之中 ^ ^ ^ ^ ^ ^ /^Γ v I II ci I 111 cl 1 大約在1 0 0 0 °c的溫度下進行氧化反應， 層（liner layer)於上述複數溝槽之側 因溝槽蝕刻所造成的表面損傷。 =轉蝕刻以去除包住溝槽開口之氧化 ㈣化層可以完全地填滿溝 制爾-局縱深比之淺溝槽隔離，而 =較佳實施例揭露如上 熱習此技藝者，I τ ……、並非用以 些許之更動與淵飾，明之精神 請專利範圍所界本發明之保護
Claims (1)
- 525265 、申請專利範圍 i · 一種形成淺溝槽隔離的方法，包括： 提供一基板； 形成一墊氧化層於上述基板上； 形成一氮化層於上述墊氧化層上； 钮刻上述氧化層及墊化層，以形成複數開口並露出上 述基板； 利用上述墊氧化層和氮化層當作罩幕，蝕刻上述基板 以形成複數溝槽； 、，行一高密度電漿化學氣相沈積（HDPCVD)程序，以形 成一第一氧化層填入上述溝槽中，並覆蓋在上述氮化層表 面上； 施行一旋轉餘刻，以去除覆蓋於上述氮化層表面上及 上述溝槽頂部之上述第一氧化層； 々，施行上述高密度電漿化學氣相沈積程序，以形成一 第一 ^化層填滿上述溝槽，並覆蓋在上述氮化層表面上； 卜 ^行一化學性機械研磨（CMP )程序，以去除高於上述 氮化矽層表面的部分；以及 去除上述氮化層及墊氧化層。 、2 ·如申清專利範圍第1項所述之形成淺溝槽隔離的方 法，其中上j氮化層係利用化學氣相沈積法形成。 3 ·如申清專利範圍第1項所述之形成淺溝槽隔離的方 法，其中上$墊氧化層係利用熱氧化法形成。 如申晴專利範圍第1項所述之形成淺溝槽隔離的方 /、中上述墊氧化層的厚度係介於50 A至60 A之間。525265 六、申請專利範圍 法 間 5# t申巧ί利範圍第1項所述之形成淺溝槽隔離的方 ’、上述氮化石夕層的厚度係介於1000Α至2000Α之 法 法 間 6·如申請專利範圍第丨項所述之形成淺溝槽隔離的方 其中上述溝槽的深度係介於5 Ο Ο Ο Α至7 Ο Ο Ο Α之間。 7·如申請專利範圍第1項所述之形成淺溝槽隔離的方 其中上述第一氧化層的厚度係介於3 000 A至4000A之8 ·如申請專利範圍第1項所述之形成淺溝槽隔離的方 法’其中上述高密度電漿化學氣相沈積程序係使用氧氣 (〇2)和石夕甲燒（Si H4)當作反應物，並施以Ar電漿濺擊 (sputter)以沈積該第一氧化層。 9·如申請專利範圍第1項所述之形成淺溝槽隔離的方 法’其中該高密度電漿化學氣相沈積程序係使用％和3 i & 當作反應物，並施以Ar電漿濺擊來沈積上述第二氧化層。 1 0 ·如申請專利範圍第1項所述之形成淺溝槽隔離的方 法’其中上述第一氧化層形成之前更包括形成一襯墊氧化 層於上述複數淺溝槽側壁與底部。 1 1 ·如申請專利範圍第1 0項所述之形成淺溝槽隔離的 方法’其中上述概墊氧化層係利用熱氣化法形成。0548-7423TWF;90098;denn i s.p t d
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091101349A TW525265B (en) | 2002-01-28 | 2002-01-28 | Method for forming shallow trench isolation |
| US10/159,934 US20030143817A1 (en) | 2002-01-28 | 2002-05-29 | Method of forming shallow trench isolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091101349A TW525265B (en) | 2002-01-28 | 2002-01-28 | Method for forming shallow trench isolation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW525265B true TW525265B (en) | 2003-03-21 |
Family
ID=27608796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091101349A TW525265B (en) | 2002-01-28 | 2002-01-28 | Method for forming shallow trench isolation |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030143817A1 (zh) |
| TW (1) | TW525265B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100645195B1 (ko) * | 2005-03-10 | 2006-11-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| US7268057B2 (en) * | 2005-03-30 | 2007-09-11 | Micron Technology, Inc. | Methods of filling openings with oxide, and methods of forming trenched isolation regions |
| US7183216B2 (en) * | 2005-05-18 | 2007-02-27 | Xerox Corporation | Methods to form oxide-filled trenches |
| KR100769127B1 (ko) * | 2005-12-29 | 2007-10-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 격리막 형성방법 |
| US20090127648A1 (en) * | 2007-11-15 | 2009-05-21 | Neng-Kuo Chen | Hybrid Gap-fill Approach for STI Formation |
| US9953885B2 (en) | 2009-10-27 | 2018-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | STI shape near fin bottom of Si fin in bulk FinFET |
| CN103035486B (zh) * | 2012-09-28 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 同时填充及平坦化不同尺寸深沟槽的方法 |
-
2002
- 2002-01-28 TW TW091101349A patent/TW525265B/zh not_active IP Right Cessation
- 2002-05-29 US US10/159,934 patent/US20030143817A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030143817A1 (en) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7332409B2 (en) | Methods of forming trench isolation layers using high density plasma chemical vapor deposition | |
| US8343875B2 (en) | Methods of forming an integrated circuit with self-aligned trench formation | |
| US20050116300A1 (en) | Semiconductor device and method of fabricating the same | |
| US20090047788A1 (en) | Method for fabricating semiconductor device | |
| JP2012033952A (ja) | 半導体素子分離方法 | |
| JP2008227360A (ja) | 半導体装置の製造方法 | |
| US5981402A (en) | Method of fabricating shallow trench isolation | |
| JP2006049835A (ja) | トレンチ構造の素子分離膜を有する半導体素子及びその製造方法 | |
| TW200529317A (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
| TW525265B (en) | Method for forming shallow trench isolation | |
| JP2008277741A (ja) | 半導体素子の素子分離膜形成方法 | |
| JP2008218999A (ja) | 半導体装置の製造方法 | |
| KR100677998B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| US20100197109A1 (en) | Method of forming isolation structure of semiconductor device | |
| KR100500942B1 (ko) | 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법 | |
| KR100868925B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| TWI508222B (zh) | 形成溝渠及溝渠絕緣的方法 | |
| KR101078720B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| TW559947B (en) | Method of forming bottom oxide in trench | |
| KR100861307B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN114582793A (zh) | 半导体结构制备方法及半导体结构 | |
| KR100924544B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100422949B1 (ko) | 소자분리막 형성 방법 | |
| KR100578239B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| TWI237324B (en) | Shallow trench isolation and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |