TW521359B - Bump fabrication process - Google Patents

Bump fabrication process Download PDF

Info

Publication number
TW521359B
TW521359B TW091102870A TW91102870A TW521359B TW 521359 B TW521359 B TW 521359B TW 091102870 A TW091102870 A TW 091102870A TW 91102870 A TW91102870 A TW 91102870A TW 521359 B TW521359 B TW 521359B
Authority
TW
Taiwan
Prior art keywords
layer
ball
bump
bottom metal
metal layer
Prior art date
Application number
TW091102870A
Other languages
English (en)
Inventor
He-Ming Tang
Jiun-Je Li
Ren-Guang Fang
Min-Lung Huang
Jau-Shiung Chen
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW091102870A priority Critical patent/TW521359B/zh
Priority to US10/248,464 priority patent/US20030157438A1/en
Application granted granted Critical
Publication of TW521359B publication Critical patent/TW521359B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

521359 8 3 8 1 twf . doc / 0 0 6 A7 一 B7 五、發明說明（/) 本發明是有關於一種凸塊製程，且特別是有關於一 種可以減少蝕刻劑接觸焊塊的時間，以減少焊塊因接觸到 蝕刻劑所導致的體積減小，並且所用的光阻厚度不需太 筒。 在現今資訊***的社會，電子產品遍佈於日常生活 中，無論在食衣住行育樂方面，都會用到積體電路元件所 組成的產品。隨著電子科技不斷地演進，功能性更複雜、 更人性化的產品推陳出新，就電子產品外觀而言，也朝向 輕、薄、短、小的趨勢設計，因此在半導體構裝技術上， 開發出許多高密度半導體封裝的形式。而透過覆晶封裝 (Flip Chip)技術可以達到上述的目的，由於覆晶晶片的封 裝係形成多個凸塊於晶片的焊墊上，而透過凸塊直接與基 板(Substrate)電性連接，相較於打線(wire bonding)及軟片 自動貼合(TAB)方式，覆晶的電路路徑較短，具有甚佳的 電性品質；而覆晶晶片亦可以設計成晶背裸露的形式，而 提高晶片散熱性。基於上述原因，覆晶晶片封裝普遍地應 用於半導體封裝產業中。 第1圖至第7圖繪示習知凸塊製程對應於晶圓表層 凸塊部份之剖面放大示意圖。請先參照第1圖，首先提供 一晶圓110,晶圓110具有一主動表面U2,而晶圓11〇 還具有一保護層1U及多個焊墊116(僅繪示出其中的一 個），均配置在晶圓110之主動表面112上，並且保護層114 會暴露出焊墊116。 請參照第2圖，接下來進行一製作黏著層（adhesion 3 本紙诋艾過用中國國家標準（Cns)A4規格（210 X 297公髮 (請先閱讀背面之注意事項再填寫本頁) 裳i丨！ —丨訂！ 丨！ 經濟部智慧財產局員工消費合作社印製 521359 838ltwf.doc/006 A7 B7 濟 部 智 慧 財 產 局 員 X 消 費 合 作 社 印 製 五、發明說明（2 ) iayer)製程，以濺鍍的方式將一黏著層12〇形成於晶圓110 之主動表面112上，而黏著層120會覆蓋焊墊116及保護 層114。然後進行一製作阻障層（barrier layer)製程，以濺 鍍或電鍍的方式將一阻障層130形成於黏著層12〇上。接 者進行一'製作融合層（wettable layer)製程，以灘鑛或電鍍 的方式將一融合層140形成於阻障層130上。如此便完成 球底金屬層的製作，其中球底金屬層142包括黏著層120、 阻障層130及融合層140。 請參照第3圖，接下來進行一微影製程，首先將一 光阻層150形成於融合層140上，然後透過曝光、顯影等 步驟，將一圖案（未繪示）轉移至光阻層150,使得光阻層150 形成多個開口 152(僅繪示出其中的一個），而開口 152可 以暴露出位在焊墊116上的融合層140。 請參照第4圖，接下來進行一塡入金屬製程，以電 鍍的方式塡入多個焊塊160(僅繪示出其中的一個）於光阻 層150之開口 152中，並且焊塊160會覆蓋到融合層140 上。 請參照第4圖、第5圖，然後進行一除去光阻製程， 將光阻層150從融合層140的表面去除。 請參照第5圖、第6圖，然後進行一去除球底金屬 層製程，以蝕刻的方式將暴露於外的球底金屬層142去除， 而殘留之球底金屬層142係位在焊塊160的下方，如此可 以暴露出晶圓110之保護層114。 請參照第7圖，接下來進行一迴焊製程，在灑上助 -----------裝--------訂·！ ！_丨_ (請先閱讀背面之注意事項再填寫本頁) 中國國家標準（CNS)A4規格（210 X 297公釐 521359 ^381twf . doc/ 006 A7 一 —_ ___B7___ 五、發明說明（> ) 焊劑（flux)後，透過加熱的過程，使焊塊160處在溶融的 狀態，而形成類似球體之形狀，最後再經過冷卻的步驟。 如此凸塊17〇便製作完成’其中凸塊17〇係由球底金屬層 142及焊塊160所組成。 如第1圖到第7圖所示，上述的製程中，在進行蝕 刻球底金屬層I42時，必須分別以蝕刻劑（未繪示)依序去 除融合層140、阻障層130及黏著層120，每當在去除融 合層140、阻障層130或黏著層12〇時，蝕刻劑均會與焊 塊160接觸，使得部份的焊塊160會被蝕刻去，如此焊塊 160的體積會變小，造成材料的浪費，並且焊塊160的體 積不易精確地掌控。另外，若是融合層140及阻障層130 的蝕刻劑選擇不當時，融合層140及阻障層130很容易在 還未完全蝕刻淸除之前，融合層140的蝕刻劑及阻障層130 的蝕刻劑便將焊塊160蝕刻而導致焊塊160從融合層140 上剝離。再者，爲了配合殘留之球底金屬層142的尺寸， 因此光阻15〇之開口 152的截面積必須設得較小，如此形 成在光阻150之開口 152內的焊塊160必須做得較高，以 配合焊塊160所需之體積，故相對地光阻150亦必須做得 » 較高，因而會增加製造成本。 因此本發明的目的之一^就是在提供~^種凸塊製程， 可以減少蝕刻劑接觸焊塊的時間，以減少焊塊因接觸到蝕 刻劑所導致的體積減小，並且可以較容易地掌控焊塊的體 積。 本發明的目的之二就是在提供一種凸塊製程，可以 本纸張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公釐） (請先閲讀背面之注意事項再填寫本頁) 零-裝 經濟部智慧財產局員工消費合作社印製 521359 8381twf.doc/〇〇6 A7 B7 五、發明說明（十） 防止焊塊在製作的過程中，因受到蝕刻劑的侵蝕而剝落。 本發明的目的之三就是在提供一種凸塊製程’可以 在進行微影步驟時，形成截面積較大的光阻開口’故僅需 塡入高度較低之焊塊，即可達到焊塊所需之體積’故光阻 可以做得較矮，因而會減少製造成本。 在敘述本發 明之前，先對空間介詞的用法做界定’所謂空間介詞“上” 係指兩物之空間關係係爲可接觸或不可接觸均可。舉例而 言，A物在B物上，其所表達的意思係爲A物可以直接配 置在B物上，A物有與B物接觸；或者A物係配置在B 物上的空間中，A物沒有與B物接觸。 爲達成本發明之上述和其他目的，提出一種凸塊製 程，用以製作多個凸塊於一晶圓上，而晶圓具有一主動表 面，且晶圓還具有一保護層及多個焊墊，均配置在晶圓之 主動表面上，而保護層會暴露出焊墊。其中，凸塊製程首 先要形成一黏著層到晶圓之主動表面上，覆蓋焊墊及保護 層，然後形成一阻障層到黏著層上，接著便形成一融合層 到阻障層上。
閱 讀 背 意
I
項 |裝 頁I
I 訂
I I I I 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 •接下來，進行一第一微影製程，以形成多個光阻塊 在融合層上。然後，進行一第一飩刻製程，將暴露於光阻 塊外之融合層及阻障層去除，而僅殘留位在光阻塊下之融 合層及阻障層。接著，便將光阻塊去除。 接下來’進行一第二微影製程，形成一光阻層在黏 著層上’並且光阻層具有多個開口，暴露出融合層及位在 阻障層周圍的黏著層。然後，進行一塡入金屬製程，將多 本紙張尺度適用中國國家標準（CNS)A4規格（210 297公釐） 521359 8381twf.doc/〇〇g A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（f ) 個焊塊塡入到光阻層之開口中，並且焊塊會覆蓋融合層及 位在阻障層周圍的黏著層。接著，便將光阻層去除。 接下來，進行一第二蝕刻製程，將暴露於外之黏著 層去除，而僅殘留位在阻障層及焊塊下之黏著層，並且晶 圓之保護層亦會暴露於外。 接下來，進行一第一迴焊製程，使焊塊形成球狀的 樣式’而焊塊會內縮到融合層的表面上，不會延伸到位在 阻障層周圍的黏著層上，因此位在阻障層周圍的黏著層會 暴露於外。然後，進行一第三蝕刻製程，將暴露於外的黏 著層去除，而僅殘留位在阻障層下之黏著層。接著，便進 行一第二迴焊的製程。 依照本發明之一較佳實施例，其中上述之第一迴焊 製程、第三蝕刻製程及第二迴焊製程係爲選擇性的製程。 另外，黏著層之材質可以是鈦、鈦鎢合金、鋁或鉻，而阻 障層之材質可以爲鎳釩合金，融合層之材質可以是銅、鈀 或金。 綜上所述，本發明之凸塊製程，在進行飩刻球底金 屬層時，係分成二段步驟，在進行第一蝕刻製程時，亦即 要蝕刻融合層及阻障層時，由於焊塊還沒形成於融合層 上，因此蝕刻劑並不會侵蝕焊塊，僅有在進行第二蝕刻製 程及第三蝕刻製程時，亦即要蝕刻黏著層時，蝕刻劑才會 與焊塊接觸。因此本發明之凸塊製程可以減少蝕刻劑接觸 焊塊的時間，以減少焊塊因接觸到蝕刻劑所導致的體積減 小，並且可以較容易地掌控焊塊的體積。 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮) --—- (請先閱讀背面之注意事項再填寫本頁) 裝
—0 ·1 ϋ eamw· I I ABM •I A— Mmf tmm t #. 經濟部智慧財產局員工消費合作社印製 521359 8381twf.doc/006 A7 B7 五、發明說明（G ) 爲讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作 詳細說明如下： 圖式之簡單說明： 第1圖至第7圖繪示習知凸塊製程對應於晶圓表層 凸塊部份之剖面放大示意圖。 第8圖至第19圖繪示依照本發明一較佳實施例之 凸塊製程對應於晶圓表層凸塊部份之剖面放大示意圖。 圖式之標示說明： 110、310 :晶圓 3 1 8 :晶片 112、312 :主動表面 114、314 :保護層 116、316 :焊墊 120、320 :黏著層 130、330 :阻障層 140、340 :融合層 142、342 :球底金屬層 350 :光阻塊 150、360 :光阻層 152、362 :開口 160、370 :焊塊 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ϋ ϋ ϋ n n ·1 ϋ ϋ n n · 1 ϋ ϋ 1_ i_i n ϋ n ϋ 11 ϋ ϋ emam et I 參 (請先閱讀背面之注意事項再填寫本頁) 521359 8381twf.doc/006 A7 ____B7____ 五、發明說明（r/ ) 170、380 :凸塊 實施例 (請先閱讀背面之注意事項再填寫本頁) 第8圖至第19圖繪示依照本發明一較佳實施例之 凸塊製程對應於晶圓表層凸塊部份之剖面放大示意圖。請 先參照第8圖，首先提供一晶圓310，晶圓310具有一主 動表面312，而晶圓310還具有一保護層314及多個焊墊 316(僅繪示出其中的一個），均配置在晶圓310之主動表面 312上，並且保護層314會暴露出焊墊316。 經濟部智慧財產局員工消費合作社印製 請參照第9圖，接下來進行一製作黏著層（adhesion layer*)製程，以濺鍍或蒸鍍的方式將一黏著層320形成於 晶圓310之主動表面312上，而黏著層320會覆蓋焊墊316 及保護層314，其中黏著層320的材質可以是鈦、鈦鎢合 金、鋁或鉻。然後進行一製作阻障層(barrier layer)製程， 以濺鍍、電鍍或蒸鍍的方式將一阻障層330形成於黏著層 320上，其中阻障層330的材質可以是鎳釩合金。接著進 行一製作融合層(wettable layer)製程，以濺鍍、電鍍或蒸 鍍的方式將一融合層340形成於阻障層330上，其中融合 層34〇的材質可以是銅、鈀或金。如此便完成球底金屬層 的製作，其中球底金屬層342包括黏著層320、阻障層330 及融合層340。 請參照第10圖，接下來進行一第一微影製程，首 先將一光阻層形成於融合層340上，然後透過曝光、顯影 等步驟，將一圖案（未繪示）轉移至光阻層，使得在欲製作 9 本紙尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) _ 521359 A7 B7 8381twf.doc/006 五、發明說明（θ ) 凸塊的地方會形成多個光阻塊350(僅繪示出其中的一 個），而光阻塊35〇係形成在焊墊316的正上方。 (請先閱讀背面之注意事項再填寫本頁) 請參照第Π圖，接下來進行一第一蝕刻製程，將 暴露於光阻塊350外之融合層34〇及阻障層33〇去除，而 僅殘留位在光阻塊350下之融合層340及阻障層330。其 中’融合層340銅的触刻劑可以是由氫氧化鏡(animonium hydroxide)及過氧化氫(hydrogen peroxide)所組成，其蝕刻 劑的組成成份可以參照美國專利第6,222,279號；或者融 合層340銅的蝕刻劑亦可以是由硫酸鉀（K2s〇4)及甘油 (glycerol)所組成，其蝕刻劑的組成成份可以參照美國專利 第5,486,282號及美國專利第5,937,320號，而融合層340 銅的蝕刻劑還可以是其他已知的化學溶劑。再者，阻障層 330鎳釩合金可以使用硫酸(h2S04)作爲蝕刻劑，其詳細的 作業環境如下所述。 第一實施例，其可以在室溫的條件下，利用1%〜98% 的硫酸(H2S04)來蝕刻阻障層330，當阻障層330的厚度係 介於2000埃到4000埃之間時，其蝕刻時間要超過2個小 時。 經濟部智慧財產局員工消費合作社印製 第二實施例，其可以在80°C以上的溫度條件，利 用1。/。〜98%的硫酸(H2S04)來蝕刻阻障層330，當阻障層 330的厚度係介於2000埃到4000埃之間時，其蝕刻時間 要超過2個小時。 第二實施例，其係利用電化學蝕刻（electrochemical etching)的方式進行蝕刻，比如是通以〇.〇(n〜〇.〇2A/cm2的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 521359 8381twf.doc/006 A7 B7 五、發明說明) 電流密度，在較佳的情況下係通以0.0025 A/cm2的電流密 度，以在室溫的條件下，利用10%的硫酸（h2so4)來蝕刻 阻障層330，當阻障層330的厚度係介於2000埃到4000 埃之間時，其蝕刻時間約爲20秒到110秒之間，在較佳 的情況下係約爲20秒到40秒之間。另外’再蝕刻時比如 是通以穩定電流（constant current)或脈衝電流（pulse current) ° 而阻障層330鎳釩合金亦可以利用稀釋後的磷酸， 進行蝕刻，其詳細的組成成份可以參照美國專利第 5,508,229 號。 在前述的蝕刻製程中，爲避免前次的蝕刻液殘留在 晶片的主動表面上及凸塊上，其在鈾刻之前，可以利用去 離子水淸洗凸塊及晶片的主動表面，以確保製作凸塊的良 率。 接著，請參照第12圖，然後便將光阻塊350去除。 請參照第13圖，接下來進行一第二微影製程，形 成一光阻層360在黏著層320上及融合層340上，然後透 過曝光、顯影等步驟，將一圖案（未繪示）轉移至光阻層 360,使得光阻層360形成多個開口 362(僅繪示出其中的 一個），而開口 362可以暴露出位在焊墊316上之殘留的 融合層340及位在殘留之阻障層330周圍的黏著層320。 請參照第14圖，接下來進行一塡入金屬製程，以 電鑛的方式塡入多個焊塊370(僅繪示出其中的一個）於光 阻層360之開口 362中，而焊塊370會覆蓋融合層340， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝·--— — — — — 訂·！ 經濟部智慧財產局員工消費合作社印製 521359 ;38ltwf.doc/006 A7 B7 五、發明說明（（0 ) (請先閱讀背面之注意事項再填寫本頁) 並且會覆蓋位在阻障層330周圍的黏著層320。接著將光 阻層360從黏著層320的表面去除，而形成如第15圖所 示之結構。接下來進行一第二蝕刻製程’將暴露於外之黏 著層320去除，而僅殘留位在阻障層330下及焊塊370下 之黏著層320，同時晶圓310之保護層314會暴露於外， 而形成如第16圖所示之結構。其中在蝕刻黏著層320時， 若是黏著層320所使用的材質爲鈦鎢合金’則蝕刻劑含有 經濟部智慧財產局員工消費合作社印製 雙氧水（hydrogen peroxide，Η2〇2)、乙一胺四乙酸 (ethylenediaminetetraacetic，EDTA)及硫酸紳（potassium sulphate，K2S04)等，其對焊塊360的侵蝕不大，其飩刻 劑的組成成份可以參照美國專利第5,462,638號。若是黏 著層320所使用的材質爲鉻，則蝕刻劑含有氯化氫 (hydrochloric acid，HC1)等，而其對焊塊360的侵蝕亦不 大，其蝕刻劑的組成成份可以參照美國專利第5，162,257 號。若是黏著層320所使用的材質爲鈦，則蝕刻劑含有氫 氧化銨(ammonium hydroxide)及雙氧水(H2〇2)等’並且其 對焊塊360的侵蝕亦不大，其蝕刻劑的組成成份可以參照 美國專利第.5，162,257號，或者亦可以利用氫氟酸(1^)作 爲黏著層320鈦的蝕刻劑。若是黏著層320所使用的材質 爲銘，則蝕刻劑含有磷酸（phosphoric acid)及醋酸（acetic acid)等，其蝕刻劑的組成成份可以參照美國專利第 5,508,229 號。 請參照第Π圖，接下來還要進行一第一迴焊製程， 在灑上助焊劑（flux)後，透過加熱的過程，使焊塊370處 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） 521359 8381twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ί ) 在溶融的狀態，而形成類似球體之形狀，然而必須注意的 是，在本發明之製程中，焊塊37〇的材質必須要與黏著層 320的材質不易互溶(not wettable) ’因此藉由焊塊370內 聚力的作用，焊塊370會內縮到融合層340表面上’而不 會延伸到位在阻障層330周圍的黏著層320上’故位在阻 障層330周圍的黏著層320會暴露於外。接下來進行一第 三蝕刻製程，將暴露於外的黏著層320去除’而僅殘留位 在阻障層330下之黏著層32〇，而形成如第18圖所示之結 構。然而，由於在進行第三蝕刻製程時，飩刻液會侵蝕焊 塊370的表面，造成焊塊370的表面崎嶇不平’因此亦可 以選擇性地再進行一第二迴焊的製程，.在灑上助焊劑（flux) 後，透過加熱的過程，使得焊塊370的表面變得較爲平整。 如此凸塊380便製作完成，其中凸塊380係由球底金屬層 342及焊塊370所組成。接著便進行晶圓切割製程，而將 晶圓310切成多個晶片318，如第19圖所示。 在上述的製程中，在進行完第二蝕刻製程之後，亦 可以直接進行晶圓切割的製程，而省去第一迴焊製程、第 三蝕刻製程及第二迴焊製程的步驟，其第一迴焊製程、第 三蝕刻製程及第二迴焊製程係爲選擇性的製程。 如第8圖到第19圖所示，上述的製程中，在進行 蝕刻球底金屬層3C時，係分成三段步驟，在進行第一蝕 刻製程時，亦即要蝕刻融合層340及阻障層330時，由於 焊塊370還沒形成於融合層340上，因此蝕刻劑並不會侵 蝕焊塊37〇,僅有在進行第二蝕刻製程及第三蝕刻製程時， 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公爱） ---— — — — — — — ^__w — — — — — — — ^• — — — Lllll^ew (請先閱讀背面之注意事項再填寫本頁) 521359 8381twf.doc/006 A7 B7 五、發明說明（（z) 亦即要蝕刻黏著層32〇時，蝕刻劑才會與焊塊370接觸。 因此本發明之凸塊製程可以減少蝕刻劑接觸焊塊270的時 間’以減少焊塊370因接觸到蝕刻劑所導致的體積減小， 並且可以較容易地掌控焊塊370的體積，同時可以防止焊 塊370在製作的過程中，因受到蝕刻劑的侵蝕而剝落。再 者’在上述的製程中，在進行微影步驟時，可以在光阻層 360上形成截面積較大的開口 362,故僅需塡入高度較低 之焊塊370，即可達到焊塊370所需之體積，故光阻層360 可以做得較矮，因而會減少製造成本。另外，光阻層360 的開□ 362之截面形狀可以是任何的樣式，比如是圓形或 是八邊形的形狀。 然而，本發明之球底金屬層的材質，並非侷限於如 上所述的應用，各種球底金屬層的材質均可應用到本發明 的凸塊製程中，只要是焊塊的材質與黏著層的材質相互間 不互溶即可。 另外，焊塊的材質可以是金、錫鉛合金、或是無鉛 的金屬等。而焊墊的材質可以是鋁或銅。 然而，本發明的球底金屬層，並非僅限定於三層(黏 著層、阻障層及融合層），亦可以是由其他數目的導電層 所組成，比如是四層，其金屬層結構比如是由鉻層/鉻銅 合金層/銅層/銀層.·，亦可以是兩層，其下層的金屬層結構 比如是鈦鎢合金層或鈦，而上層的金屬層結構比如是銅 層、鎳層或金層等。 此外，本發明之凸塊並非僅限於直接製作在晶圓之 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ·111!11! « — — — — — — I— · 經濟部智慧財產局員工消費合作社印製 521359 經濟部智慧財產局員工消費合作社印製 8381twf.doc/006 A7 __ B7 五、發明說明（G) 主動表面上’亦可以在晶圓上製作完重配置線路層 (redistribution layer)之後，再將凸塊製作到重配置線路層 上，重配置線路層的製作，乃爲熟習該項技藝者應知，在 此便不再加以贅述。 綜上所述，本發明至少具有下列優點： 1 ·本發明之凸塊製程’在進彳了触刻球底金屬層時， 係分成三段步驟，在進行第一蝕刻製程時，亦即要餓刻融 合層及阻障層時，由於焊塊還沒形成於融合層上，因此餓 刻劑並不會侵蝕焊塊，僅有在進行第二蝕刻製程及第三蝕 刻製程時，亦即要鈾刻黏著層時，蝕刻劑才會與焊塊接觸。 因此本發明之凸塊製程可以減少蝕刻劑接觸焊塊的時間， 以減少焊塊因接觸到飩刻劑所導致的體積減小，並且可以 較容易地掌控焊塊的體積。 2·本發明之凸塊製程，可以防止焊塊在製作的過程 中，因受到蝕刻劑的侵触而剝落。 3.本發明之凸塊製程，在進行微影步驟時，可以在 光阻層上形成截面積較大的開口，故僅需塡入高度較低之 •焊塊，即可達到焊塊所需之體積，故光阻可以做得較矮’ 因而會減少製造成本。 雖然本發明已以一較佳實施例揭露如上，然其並非 用以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍內，當可作些許之更動與潤飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公髮） -----------AWI ^-----I--訂·---丨丨丨！ (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 521359 A8 R8 C8 8381twf . doc/006 1)8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1. 一種凸塊製程，用以製作複數個凸塊於一晶圓上， 而該晶圓具有一主動表面，且該晶圓還具有一保護層及複 數個焊墊，均配置在該晶圓之該主動表面上，該保護層暴 露出該些焊墊，該凸塊製程包括： 形成一黏著層到該晶圓之該主動表面上，覆蓋該些 焊墊及該保護層； 形成一阻障層到該黏著層上； 形成一融合層到該阻障層上； 進行一第一微影製程，以形成複數個光阻塊在該融 合層上； 進行一第一蝕刻製程，將暴露於該些光阻塊外之該 融合層及該阻障層去除，而僅殘留位在該些光阻塊下之該 融合層及該阻障層；/ 將該些光阻塊去除； 進行一第二微影製程，形成一光阻層在該黏著層 上，並且該光阻層具肴複數個開口，暴露出該融合層及位 在該阻障層周圍的該黏著層； 經濟部智慧財產局員工消費合作社印製 進行一塡入金屬製程，將複數個焊塊塡入到該光阻 層之該些開口中，並且該些焊塊覆蓋該融合層及位在該阻 障層周圍的該黏著層； 將該光阻層去除； 進行一第二蝕刻製程，將暴露於外之該黏著層去 除，而僅殘留位在該阻障層及該些焊塊下之該黏著層，並 且該晶圓之該保護層會暴露於外； 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公坌） 經濟部智慧財產局員Η消費合作社印製 521359 A8 R8 C8 8381twf . doc/006 1)8 六、申請專利範圍 進行一第一迴焊製程，使該些焊塊形成球狀的樣 式，而該些焊塊會內縮到該融合層的表面上，不會延伸到 位在該阻障層周圍的該黏著層上，因此位在該阻障層周圍 的該黏著層會暴露於外； 進行一第三蝕刻製程，將暴露於外的該黏著層去 除，而僅殘留位在該阻障層下之該黏著層；以及 進行一第二迴焊的製程。 2. 如申請專利範圍第1項所述之凸塊製程，其中該 黏著層之材質係選自於由鈦、鈦鎢合金、鋁及鉻所組成之 族群中的一種材質。 3. 如申請專利範圍第2項所述之凸塊製程，其中當 該黏著層之材質係爲鈦鎢合金時，則在進行該第二蝕刻製 程時，該黏著層的蝕刻劑係含有雙氧水、乙二胺四乙酸及 硫酸鉀。 4. 如申請專利範圍第2項所述之凸塊製程，其中當 該黏著層之材質係爲鉻時，則在進行該第二飩刻製程時， 該黏著層的蝕刻劑係含有氯化氫。 5. 如申請專利範圍第2項所述之凸塊製程，其中當 該黏著層之材質係爲鈦時，則在進行該第二蝕刻製程時， 該黏著層的鈾刻劑係含有氫氧化銨及雙氧水。 6. 如申請專利範圍第2項所述之凸塊製程，其中當 該黏著層之材質係爲鈦時，則在進行該第二蝕刻製程時， 該黏著層的蝕刻劑係含有氫氟酸。 7. 如申請專利範圍第2項所述之凸塊製程，其中當 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線. 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） 經濟部智慧財產局員工消費合作社印製 521359 A8 R8 C8 8 3 8 1 twf . doc/ 0 06_^________ 六、申請專利範圍 該黏著層之材質係爲鋁時，則在進行該第二蝕刻製程時， 該黏著層的蝕刻劑係含有磷酸及醋酸。 8. 如申請專利範圍第1項所述之凸塊製程，其中該 阻障層之材質係爲鎳釩合金。 9. 如申請專利範圍第7項所述之凸塊製程，其中在 進行該第一蝕刻製程時，該阻障層的蝕刻劑係含有硫酸。 10. 如申請專利範圍第9項所述之凸塊製程，其中在 室溫的條件下，利用1%〜98%的硫酸來蝕刻該阻障層， 當該組障層的厚度介於2,000埃到4,000埃時，其蝕刻時 間要超過2個小時。 11. 如申請專利範圍第9項所述之凸塊製程，其中在 80°C以上的溫度條件，利用1%〜98%的硫酸來飩刻該阻 障層，當該阻障層的厚度係介於2000埃到4000埃之間時， 其蝕刻時間要超過2個小時。 I2·如申請專利範圍第9項所述之凸塊製程，其中在 進行該第一蝕刻製程時，係利用電化學飩刻的方式進行蝕 刻，其係通以0.001〜0.02A/cm2的電流密度，在室溫的條 件下，利用10%的硫酸來蝕刻該阻障層，當該阻障層的厚 度係介於2000埃到4000埃之間時，其蝕刻時間約爲20 秒到110秒之間。 13·如申g靑專利範圍第8項所述之凸塊製程，其中在 進行該第一蝕刻製程時，該阻障層的蝕刻劑係爲稀釋後的 磷酸。 14.如申請專利範圍第丨項所述之凸塊製程，其中該 本紙張尺度適用中國國家標準（CNS)A4規格（2]〇χ 297公釐） --------------------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 521359 A8 R8 C8 8381twf . doc/006___ 六、申請專利範圍 融合層之材質係選自於由銅、鈀及金所組成之族群中的一 種材質。 15.如申請專利範圍第14項所述之凸塊製程，其中 當該融合層之材質係爲銅時，則在進行該第一蝕刻製程 時，該融合層的蝕刻劑係含有氫氧化銨及過氧化氫。 ' 16.如申請專利範圍第14項所述之凸塊製程，其中 當該融合層之材質係爲銅時，則在進行該第一蝕刻製程 時，該融合層的蝕刻劑係含有硫酸鉀及甘油。 17. 如申請專利範圍第1項所述之凸塊製程，其中該 些焊塊的材質必須要與該黏著層的材質不易互溶。 18. —種凸塊製程，用以製作複數個凸塊於一晶圓之 一主動表面上，該凸塊製程包括： 形成一第一球底金屬層到該晶圓之該主動表面上； 形成一第二球底金屬層到該第一球底金屬層上； 進行一第一微影製程，以形成複數個光阻塊在該第 二球底金屬層上； 進行一第一蝕刻製程，將暴露於該些光阻塊外之該 第二球底金屬層去除，僅殘留位在該些光阻塊下的該第二 球底金屬層； 將該些光阻塊去除； 進行一第二微影製程，形成一光阻層在該球底金屬 層上，並且該光阻層具有複數個開口，該些開口暴露出該 第二球底金屬層及位在該第二球底金屬層周圍之該第一球 底金屬層； (請先閱讀背面之注意事項再填寫本頁) --------訂----------. 本紙張尺度適用中國國家標準（CNS)A4規格（2Ι〇χ297公釐） 經濟部智慧財產局員工消費合作社印製 521359 A8 R8 C8 8381twf.doc/006 別 六、申請專利範圍 進行一塡入金屬製程，將複數個焊塊塡入到該光阻 層之該些開口中，而覆蓋該第二球底金屬層及位在該第二 球底金屬層周圍之該第一球底金屬層； 將該光阻層去除；以及 進行一第二蝕刻製程，將暴露於外之該第一球底金 屬層去除，而殘留位在該第二球底金屬層下之該第一球底 金屬層及位在該些焊塊下之該第一球底金屬層。 19. 如申請專利範圍第18項所述之凸塊製程，其中 在進行該第二蝕刻製程之後，還包括進行一第一迴焊製 程，使該些焊塊形成球狀的樣式，而該些焊塊會內縮到該 第二球底金屬層的表面上，不會延伸到位在該第二球底金 屬層周圍的該第一球底金屬層上，因此位在該第二球底金 屬層周圍的該第一球底金屬層會暴露於外。 20. 如申請專利範圍第19項所述之凸塊製程，其中 在進行該第一迴焊製程之後，還包括進行一第三蝕刻製 程，將暴露於外的該第一球底金屬層去除，而僅殘留位在 該第二球底金屬層下之該第一球底金屬層。 21. 如申請專利範圍第20項所述之凸塊製程，其中 在進行該第三蝕刻製程之後，還包括進行一第二迴焊的製 程。 22. 如申請專利範圍第18項所述之凸塊製程，其中 形成該第二球底金屬層到該第一球底金屬層上的步驟包 括： 形成一阻障層到該第一球底金屬層上；以及 20 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公t ) ----------I I ---I----^ ---!l — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 521359 A8 R8 C8 _8381twf.doc/006 _Γ)8 六、申請專利範圍 形成一融合層到該阻障層上。 23. 如申請專利範圍第22項所述之凸塊製程，其中 該阻障層之材質係爲鎳釩合金。 24. 如申請專利範圍第23項所述之凸塊製程，其中 在進行該第一触刻製程時，該阻障層的触刻劑係含有硫 酸。 25·如申請專利範圍第24項所述之凸塊製程，其中 在室溫的條件下，利用1%〜98%的硫酸來鈾刻該阻障層， 當該組障層的厚度介於2,000埃到4,000埃時，其蝕刻時 間要超過2個小時。 26·如申請專利範圍第24項所述之凸塊製程，其中 在80°C以上的溫度條件，利用1%〜98%的硫酸來蝕刻 該阻P早層’當該阻障層的厚度係介於2000埃到4000埃之 間時，其蝕刻時間要超過2個小時。 27·如申請專利範圍第24項所述之凸塊製程，其中 在進行該第一蝕刻製程時，係利用電化學蝕刻的方式進行 蝕刻’其係通以〇·〇〇1〜〇.〇2A/cm2的電流密度，在室溫的 條件下’利用10%的硫酸來蝕刻該阻障層，當該阻障層的 厚度係介於2000埃到4000埃之間時，其蝕刻時間約爲20 秒到110秒之間。 28.如申請專利範圍第23項所述之凸塊製程，其中 在進行該第一蝕刻製程時，該阻障層的蝕刻劑係爲稀釋後 的磷酸。 29·如申請專利範圍第22項所述之凸塊製程，其中 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公坌） ----I-------*----I--訂----—丨丨—線丨― (請先閱讀背面之注意事項再填寫本頁) 521359
    六、申請專利範圍 該融合層之材質係選自於由銅、鈀及金所組成之族群中的 一種材質。 (請先閱讀背面之注意事項再填寫本頁) 30·如申請專利範圍第29項所述之凸塊製程，其中 當該融合層之材質係爲銅時，則在進行該第一蝕刻製程 時，該融合層的蝕刻劑係含有氫氧化銨及過氧化氫。 31. 如申請專利範圍第29項所述之凸塊製程，其中 當該融合層之材質係爲銅時，則在進行該第一蝕刻製程 時，該融合層的蝕刻劑係含有硫酸鉀及甘油。 32. 如申請專利範圍第18項所述之凸塊製程，其中 該第一球底金屬層係爲一黏著層，其材質係選自於由鈦、 鈦鎢合金、鋁及鉻所組成之族群中的一種材質。 33. 如申請專利範圍第32項所述之凸塊製程，其中 當該黏著層之材質係爲鈦鎢合金時，則在進行該第二蝕刻 製程時，該黏著層的蝕刻劑係含有雙氧水、乙二胺四乙酸 及硫酸鉀。 34. 如申請專利範圍第32項所述之凸塊製程，其中 當該黏著層之材質係爲鉻時，則在進行該第二鈾刻製程 時，該黏著層的蝕刻劑係含有氯化氫。 經濟部智慧財產局員工消費合作社印製 35. 如申請專利範圍第32項所述之凸塊製程，其中 當該黏著層之材質係爲鈦時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有氫氧化銨及雙氧水。 36. 如申請專利範圍第32項所述之凸塊製程，其中 當該黏著層之材質係爲鈦時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有氫氟酸。 22 本紙張尺度適用中國國家標準（CNS)A4規格（2Ι〇χ 297公坌) 521359 A8 R8 C8 D8 838ltwf.doc/006 六、申請專利範圍 37·如申請專利範圍第32項所述之凸塊製程，其中 當該黏著層之材質係爲鋁時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有磷酸及醋酸。 38·如申請專利範圍第18項所述之凸塊製程，其中 該些焊塊的材質必須要與該第一球底金屬層的材質不易互 溶。 39. —種凸塊製程，用以製作複數個凸塊於一晶圓之 一主動表面上，該凸塊製程包括： 形成一第一球底金屬層到該晶圓之該主動表面上； 形成一第二球底金屬層到該第一球底金屬層上； 將部份之該第二球底金屬層去除，而暴露出該第一 球底金屬層； 將至少一焊塊植入到該第二球底金屬層上及位在該 第二球底金屬層周圍之該第一球底金屬層上；以及 將暴露於外之該第一球底金屬層去除，而殘留位在 該第二球底金屬層下之該第一球底金屬層及位在該焊塊下 之該第一球底金屬層。 40. 如申請專利範圍第39項所述之凸塊製程，其中 在進行將暴露於外之該第一球底金屬層去除之後，還包括 進行一第一迴焊製程，使該焊塊形成球狀的樣式，而該焊 塊會內縮到該第二球底金屬層之表面上，不會延伸到位在 該第二球底金屬層周圍的該第一球底金屬層上，因此位在 該第二球底金屬層周圍的該第一球底金屬層會暴露於外。 41. 如申請專利範圍第4〇項所述之凸塊製程，其中 23 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇 X 297公餐） ----------丨丨·丨丨丨丨-丨丨訂丨丨丨-—！ - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 521359
    經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 在進行該第一迴焊製程之後，還要將暴露於外位在該第二 球底金屬層周圍的該第一球底金屬層去除，而僅殘留位在 該第二球底金屬層下之該第一球底金屬層。 42·如申請專利範圍第41項所述之凸塊製程，其中 在將位在該第二球底金屬層周圍的該第一球底金屬層去除 之後，還包括進行一第二迴焊的製程。 43·如申請專利範圍第39項所述之凸塊製程，其中 形成該弟一*球底金屬層到該第一'球底金屬層上的步驟包 括： 形成一阻障層到該 球底金屬層上；以及 形成一融合層到該上。 44_如申請專利範圍第\_屬所述之凸塊製程，其中 該阻障層之材質係爲鎳釩合金^ 45·如申請專利範圍第44 所述之凸塊製程，係以 蝕刻的方式將部份之該第二球底金屬層去除，其中該阻障 層的蝕刻劑係含有硫酸。 46·如申請專利範圍第45項所述之凸塊製程，其中 在室溫的條件下，利用1%〜98%的硫酸來蝕刻該阻障層’ 當該組障層的厚度介於2,000埃到4,000埃時，其蝕刻時 間要超過2個小時。 47·如申請專利範圍第45項所述之凸塊製程’其中 在8CTC以上的溫度條件，利用1%〜98%的硫酸來蝕刻 該阻障層，當該阻障層的厚度係介於2〇〇〇埃到4000埃之 間時，其蝕刻時間要超過2個小時。 24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐〉 -------------————訂——-線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印裝 521359 A8 R8 CS _8381twf.doc/006 D8 六、申請專利範圍 48·如申請專利範圍第45項所述之凸塊製程，其中 在進行Μ桌蝕刻製程時，係利用電化學触刻的方式進行 倉虫刻，其係通以0.001〜0.02A/Cm2的電流密度，在室溫的 條件下，利用10%的硫酸來蝕刻該阻障層，當該阻障層的 厚度係介於2000埃到4000埃之間時，其蝕刻時間約爲2〇 秒到110秒之間。 49·如申請專利範圍第44項所述之凸塊製程，係以 蝕刻的方式將部份之該第二球底金屬層去除，其中該阻障 層的蝕刻劑係爲稀釋後的磷酸。 50·如申請專利範圍第43項所述之凸塊製程，其中 該融合層之材質係選自於由銅、鈀及金所組成之族群中的 一種材質。 51. 如申請專利範圍第50項所述之凸塊製程，係以 蝕刻的方式將部份之該第二球底金屬層去除，其中當該融 合層之材質係爲銅時，則該融合層的蝕刻劑係含有氫氧化 銨及過氧化氫。 52. 如申請專利範圍第50項所述之凸塊製程，係以 蝕刻的方式將部份之該第二球底金屬層去除’其中當該融 合層之材質係爲銅時’則該融合層的蝕刻劑係含有硫酸鉀 及甘油。 53. 如申請專利範圍第39項所述之凸塊製程，其中 該第一球底金屬層係爲一黏著層，其材質係選自於由鈦、 鈦鎢合金、鋁及鉻所組成之族群中的一種材質。 54. 如申請專利範圍第53項所述之凸塊製程，係以 25 本紙張尺度適用中國國家標皁（CNS)A4規格（2]〇 X 297公^ ) ----I-------·丨丨丨丨丨丨丨訂·丨丨！丨——- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 521359 A8 B8 C8 D8 8381twf .doc/006____________ 六、申請專利範圍 鈾刻的方式將暴露於外之該第一球底金屬層去除’其中當 該黏著層之材質係爲鈦鎢合金時’則該黏著層的蝕刻劑係 含有雙氧水、乙二胺四乙酸及硫酸鉀。 55. 如申請專利範圍第53項所述之凸塊製程，係以 蝕刻的方式將暴露於外之該第一球底金屬層去除，其中當 該黏著層之材質係爲絡時’則該黏著層的触刻劑係含有氯 化氫。 56. 如申請專利範圍第53項所述之凸塊製程，係以 蝕刻的方式將暴露於外之該第一球底金屬層去除，其中當 該黏著層之材質係爲鈦時’則該黏著層的蝕刻劑係含有氫 氧化銨及雙氧水。 57·如申請專利範圍第53項所述之凸塊製程，係以 蝕刻的方式將暴露於外之該第一球底金屬層去除，其中當 該黏著層之材質係爲鈦時，則該黏著層的飩刻劑係含有氫 氟酸。 58·如申請專利範圍第53項所述之凸塊製程，係以 蝕刻的方式將暴露於外之該第一球底金屬層去除，其中當 該黏著層之材質係爲鋁時，則該黏著層的蝕刻劑係含有磷 酸及醋酸。 59·如申請專利範圍第39項所述之凸塊製程，其中 該焊塊的材質必須要與該第一球底金屬層的材質不易互 溶。 00· —種凸塊，適於配置在一晶片之一主動表面上， 該凸塊包括： 26 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ297公坌） --------------------訂----11---線 (請先閱讀背面之注意事項再填寫本頁) 521359 ARCD 8381twf.doc/006 六、申請專利範圍 一第一球底金屬層，位在該主動表面上； 一第二球底金屬層，位在該第一球底金屬層上，其 中該第二球底金屬層周圍暴露出該第一球底金屬層；以及 一焊塊，位在該第二球底金屬層上及位在該第二球 底金屬層周圍之該第一球底金屬層上。 61. 如申請專利範圍第60項所述之凸塊，其中該第 二球底金屬層包括： 一阻障層，位在該第一球底金屬層上；以及 一融合層，位在該阻障層上。 62. 如申請專利範圍第61項所述之凸塊，其中該阻 障層之材質係爲鎳釩合金。 63. 如申請專利範圍第61項所述之凸塊，其中該融 合層之材質係選自於由銅、鈀及金所組成之族群中的一種 材質。 64. 如申請專利範圍第60項所述之凸塊，其中該第 一球底金屬層係爲一黏著層，其材質係選自於由鈦、鈦鎢 合金、鋁及鉻所組成之族群中的一種材質。 65. 如申請專利範圍第60項所述之凸塊，其中該焊 塊的材質必須要與該第一球底金屬層的材質不易互溶。 66. —種凸塊，適於配置在一晶片之一主動表面上， 該凸塊包括： 一第一球底金屬層，位在該主動表面上； 一第二球底金屬層，位在該第一球底金屬層上，其 中該第二球底金屬層並未完全覆蓋該第一球底金屬層；以 27 ------------费--------1T---------$♦ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（2]〇χ 297公坌） 521359 A8 R8 C8 ΓΛΟ _8381twf . doc/006_ 六、申請專利範圍 及 一焊塊，位在該第二球底金屬層上。 67. 如申請專利範圍第66項所述之凸塊，其中該第 .二球底金屬層包括： 一阻障層，位在該第一球底金屬層上；以及 一融合層，位在該阻障層上。 68. 如申請專利範圍第67項所述之凸塊，其中該阻 障層之材質係爲鎳釩合金。 69. 如申請專利範圍第67項所述之凸塊，其中該融 合層之材質係選自於由銅、鈀及金所組成之族群中的一種 材質。 70. 如申請專利範圍第66項所述之凸塊，其中該第 一球底金屬層係爲一黏著層，其材質係選自於由鈦、鈦鎢 合金、鋁及鉻所組成之族群中的一種材質。 71. 如申請專利範圍第66項所述之凸塊，其中該焊 塊的材質必須要與該第一球底金屬層的材質不易互溶。 ------------0--------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（2]〇χ 297公釐）
TW091102870A 2002-02-20 2002-02-20 Bump fabrication process TW521359B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091102870A TW521359B (en) 2002-02-20 2002-02-20 Bump fabrication process
US10/248,464 US20030157438A1 (en) 2002-02-20 2003-01-22 Bump forming process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091102870A TW521359B (en) 2002-02-20 2002-02-20 Bump fabrication process

Publications (1)

Publication Number Publication Date
TW521359B true TW521359B (en) 2003-02-21

Family

ID=27731875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091102870A TW521359B (en) 2002-02-20 2002-02-20 Bump fabrication process

Country Status (2)

Country Link
US (1) US20030157438A1 (zh)
TW (1) TW521359B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI406000B (zh) * 2008-06-13 2013-08-21 Hon Hai Prec Ind Co Ltd 鍍膜鏡片及其製作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521406B (en) * 2002-01-07 2003-02-21 Advanced Semiconductor Eng Method for forming bump
US6782897B2 (en) 2002-05-23 2004-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of protecting a passivation layer during solder bump formation
DE102004047730B4 (de) * 2004-09-30 2017-06-22 Advanced Micro Devices, Inc. Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
US7727876B2 (en) * 2006-12-21 2010-06-01 Stats Chippac, Ltd. Semiconductor device and method of protecting passivation layer in a solder bump process
US20090047783A1 (en) * 2007-08-13 2009-02-19 Bchir Omar J Method of removing unwanted plated or conductive material from a substrate, and method of enabling metallization of a substrate using same
US8258055B2 (en) * 2010-07-08 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor die
US8389397B2 (en) 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing UBM undercut in metal bump structures

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162257A (en) * 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
US5508229A (en) * 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
US5462638A (en) * 1994-06-15 1995-10-31 International Business Machines Corporation Selective etching of TiW for C4 fabrication
US5486282A (en) * 1994-11-30 1996-01-23 Ibm Corporation Electroetching process for seed layer removal in electrochemical fabrication of wafers
ATE271718T1 (de) * 1995-03-20 2004-08-15 Unitive Int Ltd Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
TW521406B (en) * 2002-01-07 2003-02-21 Advanced Semiconductor Eng Method for forming bump
TW536766B (en) * 2002-02-19 2003-06-11 Advanced Semiconductor Eng Bump process
TWI239578B (en) * 2002-02-21 2005-09-11 Advanced Semiconductor Eng Manufacturing process of bump
US6782897B2 (en) * 2002-05-23 2004-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of protecting a passivation layer during solder bump formation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI406000B (zh) * 2008-06-13 2013-08-21 Hon Hai Prec Ind Co Ltd 鍍膜鏡片及其製作方法

Also Published As

Publication number Publication date
US20030157438A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
TWI239578B (en) Manufacturing process of bump
TW531873B (en) Barrier cap for under bump metal
TW530402B (en) Bump process
TW448524B (en) Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
TWI261329B (en) Conductive bump structure of circuit board and method for fabricating the same
JP2006278551A (ja) 半導体装置及びその製造方法
TWI244152B (en) Bumping process and structure thereof
US20060223313A1 (en) Copper interconnect post for connecting a semiconductor chip to a substrate and method of fabricating the same
TW200525669A (en) Semiconductor device and method of fabricating the same
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
TW521359B (en) Bump fabrication process
TW201227898A (en) Package substrate and fabrication method thereof
TWI223882B (en) Bumping process
JP2009231681A (ja) 半導体装置およびその製造方法
TW536766B (en) Bump process
TW578244B (en) Underball metallurgy layer and chip structure having bump
TW529112B (en) Flip-chip packaging having heat sink member and the manufacturing process thereof
TW513770B (en) Wafer bumping process
JP2000133667A (ja) 突起電極の形成方法
TW471146B (en) Bump fabrication method
JP2005057264A (ja) パッケージ化された電気構造およびその製造方法
JP5247998B2 (ja) 半導体装置の製造方法
JP3457926B2 (ja) 半導体装置およびその製造方法
CN101783302A (zh) 封装用基板形成预焊料的方法
TW556293B (en) Bump process

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees