TW518830B - Decoder for reducing test time for detecting defective switches in a digital-to-analog converter - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 518830 1、發明說明（ί ) 1· #明領域 本發明是有關於測試之最佳化，且特別是有關於一種 用以減少偵測數位類比轉換器中的缺陷開關的測試時間的 解碼器。 2.相關技藝之說明 數位類比轉換器(Digital-to-Analog Converter，簡稱 DA 轉換器）是用來將目前的電子系統中使用的離散的數位信 號轉換成人類可以理解的連續的類比信號的裝置。DA轉 換器主要包括複數個具有不同電位的直流電壓源，以及具 有複數個用以切換這些電壓源的開關。 第1圖繪示使用NMOS電晶體當作開關的習知解碼 器。請參照第1圖，此習知的解碼器包括八個具有不同電 位的直流電壓源(VL1至VL8)，複數個NMOS電晶體(MN1 至MN24)，其以串聯的三個爲一組連接至該八個直流電壓 源(VL1至VL8)，用來當作開關，三個數位信號(D0至D2)， 用來控制該些複數個NMOS電晶體(MN1至MN24)，以及 三個反相器11、12、13，用以分別將3個數位信號反相。 當三個數位信號（DO至D2)全部爲邏輯高位準時，三 個NMOS電晶體(MN1至MN3)會導通，而直流電壓源(VL1) 會被傳輸至輸出端(VLOUT)。當三個數位信號(D〇至D2)全 邰爲邏輯低位準時’二個NMOS電晶體(MN22至MN24)會 導通’而直流電壓源(VL8)會被傳輸至輸出端(VL〇UT)。 第2圖繪示使用PMOS電晶體當作開關的習知解碼 器。師爹照第2 Η，此習知的解碼器包括八個具有不同電 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公f ) ------U-------------訂-------丨·線 (請先閱讀背面之注音心事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 518830 五、發明說明（γ) 位的直流電壓源（VH1至VH8)，複數個PMOS電晶體（ΜΡ1 至ΜΡ24)’其以串聯的三個爲一組連接至該八個直流電壓 源（VH1至VH8)，用來當作開關，三個數位信號（D0至〇2)， 用來控制該些複數個PMOS電晶體（MP1至MP24)，以及三 個反相器（21至23)，用以將三個數位信號反相。 當三個數位信號（DO至D2)全部爲邏輯低位準時，三 個PMOS電晶體(MP1至MP3)會導通，而直流電壓源(VH1) 會被傳輸至輸出端(VHOUT)。當三個數位信號（DO至D2)全 部爲邏輯高位準時，三個PMOS電晶體(MP22至MP24)會 導通，而直流電壓源(VH8)會被傳輸至輸出端(VHOUT)。 請參照第1圖及第2圖，依據三個數位信號(DO至D2) 的邏輯狀態，八個直流電壓源中的一個會被傳輸至輸出端 (VLOUT)，以及需要三個數位信號（DO至D2)的加總及24 個開關（MN1至MN24或MP1至MP24)用來選擇及輸出八 個類比電位。假如在這些開關中有缺陷，則此解碼器爲故 障的。 NMOS電晶體或PMOS電晶體被用來當作開關，或是 丨使用結合NMOS電晶體及PMOS電晶體的傳輸閘。隨著使 用的開關數目的增加，發生故障的機率也跟著增加。爲了 偵測所有的故障開關，必須測試連接至直流電壓源的所有 的開關。用來測試這些開關的習知方法，其中一次只測試 串聯連接至一個直流電壓源的一個開關，在時間及經濟效 益方面有許多缺點。 發明總結 爲了解決上述的限制，本發明之一目的是提供一種角军 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---1------------------訂-------11 ^ «^w— (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 518830 i、發明說明（h) 碼器’包括一測試控制部分’其依據外部施加之測試指令 信號使所有的開關導通，以及藉由施加特定的模式來同時 偵測所有的有缺陷的開關。 因此，爲了達到上述目的，依照本發明之第一較佳實 施例，提出一種解碼器，包括一開關控制部分及一開關部 分。 該開關控制部分接受具有關於類比輸出信號的數位資 訊的複數個數位輸入信號以及具有用以指示正常模式或測 試模式的資料的至少一個測試指令信號，當該測試指令信 號指示該正常模式時輸出該些複數個數位輸入信號及該些 複數個數位輸入信號的反相信號當作控制信號，以及當該 測試指令信號指示該測試模式時輸出該些複數個數位輸入 信號及具有與該些複數個數位輸入信號相同相位的第二信 號當作控制信號。該開關部分包括複數個群組的開關，串 聯的連接至具有不同電位的相同數目的直流電壓源輸入， 以及該些複數個直流電壓源輸入，正如該開關控制部分之 該些複數個控制信號之功能。 該開關控制部分最好包括複數個模式選擇電路。該些 複數個模式選擇電路在該測試指令信號指不該正常模式時 輸出每一該些數位輸入信號之反相信號，以及在該測試指 令信號指示該測試模式時輸出具有與每一該些數位輸入信 號相同相位的信號。該些複數個模式選擇電路包括NAND 閘，其中一個輸入連接至該些複數個數位輸入信號中的一 個信號，以及另一個輸入連接至該至少一個測試指令信 號。該開關部分之每一該開關係以一 NMOS電晶體來實 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---r---: -------------^---------^ Aw (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 518830 五、發明說明（¥) 現。 爲了達到上述目的，依照本發明之第二較佳實施例， 提出一種解碼器，其中該開關部分之該些複數個開關係以 PMOS電晶體代替NMOS電晶體來實現，以及該些複數個 模式選擇電路以NOR閘來代替NAND閘，其中一端連接 至該些複數個數位輸入信號中^一個信號丨以及另一端連 接至該至少一個測試指令信號。 圖式之簡單說明 本發明之上述目的及優點將會變得更淸楚，藉由參照 附圖的較佳實施例的詳細說明，其中： 第1圖繪示使用NMOS電晶體當作開關的習知解碼 器； 第2圖繪示使用PMOS電晶體當作開關的習知解碼 器； 第3圖繪示依照本發明之第一較佳實施例之解碼器； 以及 第4圖繪示依照本發明之第二較佳實施例之解碼器。 圖式中標示之簡單說明 11、12、及13反相器 21、22、及23反相器 3〇〇開關部分 350開關控制部分 351、352、及353模式選擇電路 351-卜 352-1 及 353-1 NAND 閘 400開關部分 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇x 297公釐） 經濟部智慧財產局員工消費合作社印製 518830 五、發明說明（) 450開關控制部分 451、452、及453模式選擇電路 45H、452-1 及 453-1NOR 閘 MN1至MN24 NMOS電晶體 MP1至MP24 PMOS電晶體 較佳實施例之詳細說明 要瞭解本發明，本發明的優點及運作，以及本發明達 到的目的，請參照闡述本發明的較佳實施例的附圖及附圖 的說明。 現在將參照繪示本發明的較佳實施例的附圖更完整地 說明本發明。在不同圖式中的相同參考標號表示相同的構 件，並且因而將省略其說明。 請參照第3圖，依照本發明之第一較佳實施例之解碼 器包括開關部分300及開關控制部分350。開關控制部分 350包括三個模式選擇電路351至353。 三個模式選擇電路351至353分別包括NAND閘351-1、352-1及353-1。每一模式選擇電路351至353的一端連 接至外部施加的測試指令信號(TEST)，以及其另一端分別 連接至具有關於類比輸出信號的數位資訊的三個數位信號 (D0至D2)中的一個。 開關部分300包括用來當作開關的複數個NMOS電晶 體(MN1至MN24)。具有不同電位的直流電壓源（vli至VL8) 被提供至開關部分300，其中以三個NMOS電晶體爲一組 串聯連接起來並且最終的NMOS電晶體(MN3、MN6、MN9、 MN12、MN15、MN18、MN2：l、及 MN24)—起連接至輸出 ----------^^衣--------訂---------線 c請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公髮） 經濟部智慧財產局員工消費合作社印製 518830 五、發明說明（& ) 端(VLOUT)。 當外部施加的測g式指令信號（TEST)爲邏輯局位準時’ 則此解碼器在正常模式下運作。亦即，模式選擇電路351 至353的NAND閘351-1至353-1將連接至一個輸入的數 位信號（DO至D2)反相及輸出，因爲連接至另一輸入的測 試指令信號（TEST)已經是邏輯高位準。例如，當數位信號 (DO至D2)全部爲邏輯高位準時，則第一直流電壓源（VL1) 的電壓値會出現在輸出端(VLOUT)。當數位信號(DO至D2) 全部爲進fe低fiA準時’則弟八直流電壓源（VL8)的電壓値 會出現在輸出端(VLOUT)。 當外部施加的測試指令信號(TEST)爲邏輯低位準時， 則此解碼器在測試模式下運作。亦即，模式選擇電路351 至353的輸出全部變成邏輯高位準，不論數位信號(DO至 D2)的狀態爲何。因此，當數位信號(DO至D2)全部爲邏輯 高狀態時，全部的NMOS電晶體(MN1至MN24)會導通。 在此情況下，藉由施加規律的直流電壓至直流電壓源(VL1 至VL8)來分析輸出端(VLOUT)的信號，由此可以判斷該些 複數個NMOS電晶體(MN1至MN24)中是否有缺陷。 請參照第4圖，依照本發明之第二較佳實施例之解碼 窃包括開關部分400及開關控制部分450。開關控制部分 450包括三個模式選擇電路451至453。 / 三個模式選擇電路451至453分別包括NOR閘45Μ、 452-1及453-1。每一模式選擇電路451至453的一端連接 至外部施加的測試指令信號（TEST)，以及其另一端分別連 接至具有關於類比輸出信號的數位資訊的三個數位信號 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------------------------線 Λ * (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 518830 8227pif.d〇c/0〇8 A7 ______ B7 五、發明說明（1) (DO至D2)中的一個。 開關部分400包栝用來當作開關的複數個pm〇S電晶 體（MP1至MP24)。具有不同電位的直流電壓源（vhi至VH8) 被提供至開關部分400，其中以三個PM0S電晶體爲一組 串聯連接起來並且最終的PM0S電晶體(MP3、MP6、MP9、 MP12、MP15、MP18、MP21、及 MP24)—起連接至輸出端 (VH0UT)。 當外部施加的測試指令信號（TEST)爲邏輯高位準時， 則此解碼器在正常模式下運作。亦即，模式選擇電路451 至453將連接至一個輸入的數位信號(D0至D2)反相及輸 出’因爲連接至另一輸入的測試指令信號爲邏輯低位準。 例如，當數位信號（D0至D2)全部爲邏輯低位準時，則第 一直流電壓源(VH1)的電壓値會出現在輸出端(VH0UT)。當 數位信號（D0至D2)全部爲邏輯高位準時，則第八直流電 壓源(VH8)的電壓値會出現在輸出端(VHOUT)。 當外部施加的測試指令信號(TEST)爲邏輯高位準時， 則此解碼器在測試模式下運作。亦即，模式選擇電路451 至453的輸出全部變成邏輯低位準，不論數位信號(〇〇至 D2)的狀態爲何。因此，當數位信號（D0至D2)全部變爲邏 輯低狀態時，全部的PMOS電晶體(MP1至MP24)會導通。 在此處，藉由施加規律的直流電壓至直流電壓源（VH1至 VH8)來分析輸出端（VHOUT)的信號，由此可以判斷該些複 數個開關（MP1至MP24)中是否有缺陷。 如上所述，因爲本發明使用測試指令信號（TEST)使全 部的開關電晶體導通，以及分析該類比輸出信號，其優點 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） ---?-----------------訂---------^ ^_wl (請先閱讀背面之注意事項再填寫本頁) 518830 A7 B7 8227pif.doc/008 五、發明說明（$ ) 爲可以在一個測試中偵測該些開關電晶體的缺陷，而不需 要多個測試。 雖然本發明已以特定較佳實施例繪示及說明如上，但 習知此技藝者必須瞭解可以在不脫離本發明之精神及範圍 下對其形式及細節做不同的變化，以及本發明之範圍以很 附之宣告來定義。 --------------------訂--------_線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. A8 B8 C8 D8 518830 8227pif.doc/〇〇 六、申請專利範圍 1·一種解碼器，包括： 複數個直流電壓源輸入； 複數個數位輸入信號，包含關於類比輸出信號的數位 資訊； 至少一個測試指令信號，具有指示一正常模式或一測 試模式之資料； 一開關控制部分，用以接受該些複數個數位輸入信號 以及該至少一個測試指令信號，當該測試指令信號指示該 正常模式時輸出該些複數個數位輸入信號及該些複數個數 位輸入信號的反相信號當作控制信號，以及當該測試指令 is 5虎指不該測試模式時輸出該些複數個數位輸入信號及具 有與該些複數個數位輸入信號相同相位的第二信號當作控 制信號；以及 一開關部分，包括複數個群組的開關，每一群組的開 關串聯的連接至該些直流電壓源輸入中的一個，該開關部 分切換施加至該些複數個直流電壓源輸入之信號，當作該 開關控制部分之該些複數個控制信號之功能。 2·如申請專利範圍第1項所述之解碼器，其中該開關 控制部分包括複數個模式選擇電路，各自用來在該測試指 令信號指示該正常模式時輸出每一該些數位輸入信號之反 相信號’以及在該測試指令信號指示該測試模式時輸出具 有與每一該些數位輸入信號相同相位的信號，每一模式選 擇電路耦接至該些複數個數位輸入信號中的一個信號及該 至少一個測試指令信號。 3·如申請專利範圍第2項所述之解碼器，其中每一該 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ϋ ϋ n .^1 n »ϋ n n ·ϋ ϋ n · n n n n n n n I ϋ i i n I l Bn I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印剔农 518830 A8 B8 8227pif.doc/008 Do 六、申請專利範圍 模式選擇電路包括一 NAND閘，其中一個輸入連接至該些 複數個數位輸入信號中的一個信號，以及另一個輸入連接 至該至少一個測試指令信號。 4. 如申請專利範圍第2項所述之解碼器，其中每一該 模式選擇電路包括一 NOR閘，其中一個輸入連接至該些 複數個數位輸入信號中的一個信號，以及另一個輸入連接 至該至少一個測試指令信號。 5. 如申請專利範圍第3項所述之解碼器，其中每一該 開關係一 NM0S電晶體。 6. 如申請專利範圍第4項所述之解碼器，其中每一該 開關係一 PM0S電晶體。 —C—·--------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）