TW513768B - Method of manufacturing semiconductor silicon single crystal wafer - Google Patents
Method of manufacturing semiconductor silicon single crystal wafer Download PDFInfo
- Publication number
- TW513768B TW513768B TW088105780A TW88105780A TW513768B TW 513768 B TW513768 B TW 513768B TW 088105780 A TW088105780 A TW 088105780A TW 88105780 A TW88105780 A TW 88105780A TW 513768 B TW513768 B TW 513768B
- Authority
- TW
- Taiwan
- Prior art keywords
- single crystal
- silicon single
- manufacturing
- wafer
- oxygen concentration
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
513768 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(1 ) 發明所屬的技術領域 本發明係有關半導體矽單晶晶圓(以下稱作砂晶圓或 晶圓)之製造方法,尤其係有關爲使高積體之半導體元件 的製造上所用的矽晶圓之電氣特性提高所必需的高品質嘉 晶晶圓之製造方法。 關聯技術 向來,利用高積體微細化之半導體元件所用的砂單晶 所加工的矽單晶晶圓係利用有利於結晶之大直徑化的柴可 斯基(Czochralski ),以下稱作C Z法予以製造。 在利用C Z法之矽單晶之製造方法,因係利用石英坩 堝,由石英坩堝溶出於矽熔融物的氧原子在結晶成長時會 進入矽單晶中。 相關的氧原子在矽單晶中之晶格間位置會過飽和的存 在著,故在半導體元件製作中的熱處理步驟中析出,而形 成結晶缺陷(B M D : Bulk Micro Defect )。半導體元件 因係於矽單晶晶圓之表面附近形成電氣電路,故在相關的 領域形成有B M D之情形,即有氧化耐壓特性(T Z D B :Time Zero Dielectric Breakdown )等電氣特性顯者降低的 問題。 爲改良此等問題’於半導體元件製作步驟之前通常採 用固有吸氣(Intrinsic Gettenng ’以下稱作I G )熱處理 作爲施加特定的前熱處理之方法。 此爲於利用已含有晶格間氧之C Z法所製造的政晶圓 . 1 --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -4- 513768 A7 B7 五、發明說明(2 ) (請先閱讀背面之注意事項再填寫本頁) 施以高溫熱處理,藉由矽晶圓中的氧原子之外方擴散使晶 圓表面之晶格間氧氣濃度降低,於表面附近使形成無缺陷 層後施以低溫之氧析出核形成熱處理,使晶圓內部形成B M D的處理方法。 藉由此處理,成爲半導體元件製作領域之晶圓表面無 缺陷,且混入晶圓內部之B M D在熱處理步驟等的重金屬 雜質之吸氣源,可得高品質晶圓。 然而,在近年之更進一步高積體化的半導體元件,於 I G熱處理後於矽晶圓表面上在不充分降低晶格間氧濃度 下BMD會殘留著,又結晶成長中進入單晶中之內生長的 (grown-in )缺陷(Semicond Sci. Techno· 7,1992,135 )係 殘留於矽單晶晶圓上(Jpn. Appl. Phys. Vol. 36,1997 L5 9 1-L5 94 )會有使元件之電氣特性劣化的問題。 經濟部智慧財產局員工消費合作社印製 爲改善此等問題,有使於矽單晶晶圓上進行磊晶成長 而得高品質半導體矽單晶晶圓之方法。磊晶成長係與利用 C Z法之單晶成長在成長的機構方面本質上不同,例如於 使用S H 2 C 1 2作爲原料氣體之情形,在高溫分解的S 1 C 1 2分別進行化學性吸附至空心架橋位置(hollow bridge site )。 其次以與Η 2分子間之表面反應使C 1 2脫離而S 1進 行磊晶成長,於矽單晶晶圓上以有規則的平行狀態成長。 因此,若依此方法時,利用C Z法之矽單晶的成長可予觀 察的成長花紋則未被導入,乃可得無內生長的缺陷之微小 缺陷的高品質半導體元件製造之晶圓。 本紙張尺度適用中國國家標準(CNS)A-i規格(210 X 297公釐) -5- 經濟部智慧財產局員工消費合作社印製 513768 A7 B7 五、發明說明(3 ) 發明欲解決的課題 然而,爲使進行磊晶成長而用的矽單晶晶圓中之晶格 間氧濃度較高的情形,利用磊晶成長中的熱處理,矽單晶 中之晶格間氧原子在磊晶層中擴散而會形成缺陷(第4 2 次應用物理學關係聯合演講預稿集,1 9 9 5年春2 8 p z w - 8 ),發現半導體元件之電氣特性會惡化的情形。 亦有在磊晶成長之前進行高溫熱處理而降低矽單晶晶 圓之晶格間氧濃度的製造方法被提出作爲此對策,惟因追 加有熱處理步驟,在工業規模上生成成本會變高的新問題 點。 ’ 本發明係有鑑於上述的習知技術之問題點而完成者, 其目的係藉由採用由低氧濃度之矽單晶切出的矽晶圓於磊 晶晶圓上,可廉價的提供電氣特性良好的半導體矽單晶晶 圓。 解決問題而採的手段 爲解決上述課題,本發明之第一態樣之特徵在於利用 CZ法製造電阻係數〇.〇〇5〜0.02Ω· cm,氧 濃度 12xl〇 17a t oms/cm3 (ASTM>79 )以下的半導體矽單晶,加工該矽單晶而得矽單晶晶圓, 於該矽單晶晶圓上使矽單晶進行磊晶成長。 又,本發明方法之第二態樣之特徵在於利用C Z法製 造電阻係數1〜30Ω· cm,氧濃度12xl〇17at 本紙張尺度適用中國國家標李(CNS)A4規格(210 x 297公釐) - . --------訂--------- (請先閱讀背面之注意事項再填寫本頁) -6 - 513768 A7 B7 五、發明說明(4 ) (請先閱讀背面之注意事項再填寫本頁) 〇ms/cm3 (ASTM / 79)以下的半導體矽單晶, 加工該矽單晶而得矽單晶晶圓,於該矽單晶晶圓上使矽單 晶進行嘉晶成長。 上述矽單晶係以日本特開昭5 6 — 1 0 4 7 9 1號公 報等所揭示的單晶中之氧濃度的降低上有效之M C Z ( Magnetic field applied Czochralski,磁場應用柴可斯基法) 法予以製造爲較合適的。 於本發明即使採用由C Z法及M C Z法之任一種方法 製造的低氧濃度之矽單晶亦有相同的效果,惟爲得低氧濃 度之矽單晶,以利用M C Ζ法製造係較有效的。 於現在約半導體元件製造一般常用的晶圓之電阻係數 係在通常的晶圓爲1〜30Ω· cm,可期待作由於硼之 高濃度摻雜引起的吸氣或閉鎖對策之效果的晶圓以採用 0 · 0 0 5〜0 · 0 2Ω· cm爲較普通的,惟本發明係 對即使在一種電阻係數之晶圓亦可適用的。 經濟部智慧財產局員工消費合作社印製 採用由本發明方法製造的晶圓,製作Μ〇S二極體, 在評估其氧化膜耐壓特性之情形顯示出優越的電氣特性, 惟來自氧濃度超過12xl〇17a t oms/cm3 (a S Τ Μ > 7 9 )的半導體矽單晶之晶圓,在製作Μ〇S二 極體之情形的電氣特性會降低。 本發明之半導體矽單晶晶圓,係採用上述的本發明方 法予以製造且其氧化膜耐壓等之電氣特性優越者。 實施例 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 513768 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(5 ) 以下,舉製造例及實施例再進一步具體說明本發明。 p造例1 於i甘渦半徑2 2 中尺度之石央增禍內塡入原料多晶 石夕1 1 0 kg ’添加硼使成1 0Ω_ cm之電阻係數。爲 去除由砂熔融物蒸發的S i 0異物,調整a r氣及成長擔 內的壓力,利用電阻加熱之加熱器熔解原料多晶砂後於砂 熔融物內浸入晶種,晶種旋轉係以逆時鐘方向,i甘堝則以 順時鐘方向使以6 r p m旋轉,利用熱應力使在擰扭步驟 使進入晶種的轉位消失,利用C Z法成長直徑2 〇 〇 m m (8 〃 0 )之矽單晶。測定此矽單晶之氧濃度並示於表工 。且在此的氧濃度測定値,係利用A S T Μ / 7 9方法測 定之値。 製造例2 爲成長低電阻結晶,除在其他批次添加硼使成〇 . 〇 1 2 Ω · c m之電阻係數外’餘與製造例1同樣條件成長 直徑2 0 0 m m之矽單晶’測定此矽單晶之氧濃度示於表 1 ° 比較製造例1 供比較用,於2 4〃 0尺度之石英坩堝內塡入丄5 0 k g多晶砂,添加5 〇 k g多晶矽使成1 〇 Ω . c m之 電阻値外’餘與製造例1同樣條件成長矽單晶,測定此矽 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) * . --------tT---------線· (請先閱讀背面之注意事項再填寫本頁) -8- 513768 附件:第881〇578〇號專利申請案Α7 中文說明書修正頁 Β7 民國90年3月修正
五、發明說明(6 ) 單晶之氧濃度,示於表 比較製造例2 除添加硼使成0 · 0 1 2 Ω · c m之電阻係數外,餘 與比較製造例1相同的條件成長矽單晶,測定此矽單晶之 氧濃度,示於表1。 表 1_____ 提升法 坩堝口徑 (”0 ) 多晶矽塡 入量(kg) 電阻係數 (Ω .cm ) 氧濃度 (X 1 017 a t 〇 m s /cm3) 製造例1 CZ法 22 110 10.00 10.60 製造例2 CZ法 22 110 0.012 12.00 比較製 造例1 CZ法 24 150 10.45 14.56 比較製 造例2 CZ法 24 150 0.01 1 14.75 製浩例3 於坩堝直徑2 4 "尺度之石英坩堝內塡入原料多晶矽 150kg,添加硼使成1〇Ω· cm之電阻係數。於成 長爐之周圍採用配置有橫磁場發生裝置之MC Ζ法。爲去 除由矽熔融物蒸發的S i〇異物,調整A r氣及成長爐內 之壓力,利用電阻加熱之加熱器熔解原料多晶矽,以熔融 物之中心強度,對橫磁場施加4 ·0 0 0 G (高斯)後於矽 張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公釐) [Τ] ' 經濟部智慧財產局員工消費合作社印製 513768 A7 五、發明說明(7 ) 熔融物內浸入晶種使朝反時鐘方向旋轉,坩堝朝順時鐘方 向以1 · 3 r p m旋轉。利用熱應力使在擰扭步驟使進入 晶種的轉位消失,成長直徑2 0 〇 m m ( 8 〃 0 )之矽單 晶。測定此矽單晶之氧濃度並示於表2。且在此的氧濃度 測定値,係利用A S T Μ / 7 9方法測定之値。 製造例4 爲成長低電阻結晶,除在其他批次添加硼使成〇 ·〇 1 2 Ω · c m之電阻係數外,餘與製造例3同樣條件成長 直徑矽晶圓。 表2 提升法 坩堝口徑 (”0 ) 多晶矽塡 入量(kg) 電阻係數 (Ω .cm ) 氧濃度 (x 1 017atoms /cm3) 製造例3 MCZ 24 150 10.52 11.80 製造例4 MCZ 24 150 0.012 11.84 實施例1 對由製造例1而得的矽單晶施加圓筒硏削,切成薄片 ,硏磨及拋光之各種處理,而得晶圓。對此晶圓施以膜壓 6 β m之磊晶成長。磊晶層之電阻係數係予個別調整成 1 2 Ω · cm。 再者,爲模擬半導體製造之熱處理製程,對上述的磊 晶晶圓施以1 0 〇 〇 °C 4小時(D r y〇2 ) + = 4^裝--------tr--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -10- 經濟部智慧財產局員工消費合作社印製 513768 A7 B7____ 五、發明說明(8 ) 1 1 5 0 °C 1 3小時(N 2 ) + 1〇〇〇°C 6小時( D r y〇2 )之C Μ〇S熱處理。淸洗此等經處理的晶圓, 進行閘極氧化,製作1 0 n m之氧化膜,製作多晶矽閘之 Μ〇S二極體。 對此Μ〇S二極體,以閘電極之面積8 m m 判定電 流ImA/cm 二極體之測定數爲1 0 0個/晶圓,以 通過氧化膜使施加於電流密度爲1 m A / c m 2時之各該氧 化膜的電場爲表示1 Ο Μ V / c m以上的特性之元件爲良 品,並算出其數量。以此良品數除以所測定的二極體之全 部測定數的數値爲C形態率(良品率)予以評估電氣特性 〇 本實施例(高電阻係數c Z法低氧品)之c形態率爲 平均9 2 %,顯示出極良好的電氣特性。且電氣特性之評 估係各自使用2片晶圓。本實施例C形態率與下述實施例 2 (低電阻係數C Z法低氧品)之C形態率係記於第1圖 實施例2 採用製造例2所得的矽單晶,與實施例1同法製作多 晶矽閘之Μ〇S二極體,同樣的評估電氣特性。本實施例 (低電阻係數C Ζ法低氧品)之C形態率,係平均8 6 % ,顯示出良好的電氣特性。本實施例之C形態率與上述實 施例1 (高電阻係數C Ζ法低氧品)之C形態率倂記於第 1圖。 一 :---------------^--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -11 - 513768 A7 _____B7______ 五、發明說明(9 ) 實施J 3 採用製造例3所得的矽單晶’與實施例1同法製作多 晶矽閘之Μ〇S二極體,同樣的評估電氣特性。本實施例 (高電阻係數M C Ζ法低氧品)之C形態率,係平均8 3 %,顯示出良好的電氣特性。本實施例之c形態率與下述 實施例4 (低電阻係數M C Z法低氧品)之C形態率’係 平均8 3 %,顯示出良好的電氣特性。本實施例之C形態 率與下述實施例4 (低電阻係數M C Z法低氧品)之c形 態率倂記於第2圖。 實施例4 採用製造4所得的矽單晶,與實施例1同法製作多晶 矽閘之Μ〇S二極體,同樣的評估電氣特性。本實施例( 低電阻係數M C Ζ法低氧品)之C形態率’係平均8 7 % ,顯示出良好的電氣特性。本實施例之c形態率與上述胃 施例3 (高電阻係數M C Z法低氧品)之◦形態率併g己於 第2圖。 比較例1 採用與比較製造例1而得的矽單晶’以與實施例1胃 法製作多晶矽閘之Μ〇S二極體,同樣的評估電氣特性。 本比較例(高電阻係數C Ζ法高氧品)之c形態率’ {系平 均6 8 %,電氣特性降低。本比較例之C形態率與T述的 (請先閱讀背面之注意事項再填寫本頁) ---------訂---------_ 經濟部智慧財產局員工消费合作社印製
3張尺度適用中國國家標奉(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 513768 A7 B7 五、發明說明(1〇 ) 比較例2 (低電阻係數C Z法高氧品)之C形態率倂記於 第3圖。 [:卜,較例2 _ 採用與比較製造例2而得的矽單晶’以與貫施例1同 法製作多晶矽閘之Μ〇S二極體,同樣的§平估電氣特丨生。 本比較例(低電阻係數C Ζ法高氧品)之C形態率,係平 均5 8 %,電氣特性大幅降低。本比較例之^形態率與上 述的比較例1 (高電阻係數C Z法高氧品)之C形態率倂 記於第3圖。 由上述的實施例1〜4及比較例1〜2之電氣特性之 測定結果顯而可知,結晶中之氧濃度較低的砂單晶之晶圓 (實施例1〜4 ),顯示出氧化膜耐壓之^形皆、率大力女超 過8 0 %的良好特性,惟高氧品(比較例1〜2 )之C形 態率爲約5 5〜7 0 %。因此如實施例1〜4所示般’藉 由使於低氧濃度矽晶圓內進行磊晶成長可得優越的電氣特 性,惟另一方面如比較例1〜2所示般使於高氧濃度矽晶 圓內進行磊晶成長的情形,可得知電氣特性會降低。 發明之功效 如上述般,依本發明係具有可廉價的製造電氣特性優 越的半導體矽單晶晶圓。 圖式之簡單說明 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ——-----------------^--------- (請先閱讀背面之注意事項再填寫本頁) -13- 513768 A7 B7 五、發明說明(11 ) 第1圖爲表示於實施例1及2之M〇S二極體的電氣 特性之圖。 第2圖爲表示於實施例3及4之Μ〇S二極體的電氣 特性之圖。 第3圖爲表示於比較例1及2之MO S二極體的電氣 特性之圖。 、 *------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -14-
Claims (1)
- 513768 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1 · 一種半導體矽單晶晶圓之製造方法,其特徵在於 利用C Z ( Czochralski )法製造電阻係數0.005〜 〇·〇2Ω· cm,氧濃 Jtl2xl017at〇ms/ c m 3 ( A S Τ Μ / 7 9 )以下的半導體矽單晶,加工該矽 單晶而得矽單晶晶圓,於該矽單晶晶圓上使矽單晶進行磊 晶成長。 2 · —種半導體矽單晶晶圓之製造方法,其特徵在於 利用C Z ( Czochralski )法製造電阻係數1〜3 0 Ω · cm ,氧濃度 1 2xl〇17a t 〇ms/cm3 ( A S Τ Μ / 7 9 )以下的半導體矽單晶,加工該矽單晶而 得矽單晶晶圓,於該矽單晶晶圓上使矽單晶進行磊晶成長 〇 3 ·如申請專利範圍第1項或第2項之半導體矽單晶 晶圓之製造方法’其中利用M C Ζ (磁場應用柴可斯基法 ,Nlagnetic field applied Czochralski )法予以製造。 經濟部智慧財產局員工消費合作杜印製 徵製 特法 其方 , 之 圓 項 晶 I 晶任 單之 矽項 體 3 導第 半至 的項 越 1 優第 性 圍 特範 氣利 電專 種請 一 申 •用 4 利 於。 在造 本紙張尺度通用中國國家榡準(CNS ) A4規格(210X297公釐) -15-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10122142A JPH11314997A (ja) | 1998-05-01 | 1998-05-01 | 半導体シリコン単結晶ウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW513768B true TW513768B (en) | 2002-12-11 |
Family
ID=14828661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088105780A TW513768B (en) | 1998-05-01 | 1999-04-12 | Method of manufacturing semiconductor silicon single crystal wafer |
Country Status (6)
Country | Link |
---|---|
US (1) | US6117231A (zh) |
EP (1) | EP0953658A1 (zh) |
JP (1) | JPH11314997A (zh) |
KR (1) | KR19990087977A (zh) |
SG (1) | SG71206A1 (zh) |
TW (1) | TW513768B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6214704B1 (en) * | 1998-12-16 | 2001-04-10 | Memc Electronic Materials, Inc. | Method of processing semiconductor wafers to build in back surface damage |
WO2000055397A1 (fr) * | 1999-03-16 | 2000-09-21 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue |
JP3988307B2 (ja) | 1999-03-26 | 2007-10-10 | 株式会社Sumco | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ |
US20020142170A1 (en) | 1999-07-28 | 2002-10-03 | Sumitomo Metal Industries, Ltd. | Silicon single crystal, silicon wafer, and epitaxial wafer |
JP3787472B2 (ja) * | 1999-11-12 | 2006-06-21 | 信越半導体株式会社 | シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法 |
US6565652B1 (en) * | 2001-12-06 | 2003-05-20 | Seh America, Inc. | High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method |
US6576501B1 (en) | 2002-05-31 | 2003-06-10 | Seh America, Inc. | Double side polished wafers having external gettering sites, and method of producing same |
JP4092993B2 (ja) * | 2002-09-13 | 2008-05-28 | 信越半導体株式会社 | 単結晶育成方法 |
US7112509B2 (en) * | 2003-05-09 | 2006-09-26 | Ibis Technology Corporation | Method of producing a high resistivity SIMOX silicon substrate |
JP5188673B2 (ja) * | 2005-06-09 | 2013-04-24 | 株式会社Sumco | Igbt用のシリコンウェーハ及びその製造方法 |
JP4760729B2 (ja) | 2006-02-21 | 2011-08-31 | 株式会社Sumco | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 |
JP5560546B2 (ja) * | 2008-08-28 | 2014-07-30 | 株式会社Sumco | シリコンウェーハ及びその製造方法 |
JP2010056316A (ja) * | 2008-08-28 | 2010-03-11 | Sumco Corp | シリコンウェーハ及びその製造方法 |
AU2020328504A1 (en) | 2019-08-09 | 2022-02-17 | Leading Edge Equipment Technologies, Inc. | Producing a ribbon or wafer with regions of low oxygen concentration |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4659421A (en) * | 1981-10-02 | 1987-04-21 | Energy Materials Corporation | System for growth of single crystal materials with extreme uniformity in their structural and electrical properties |
JPH02263793A (ja) * | 1989-04-05 | 1990-10-26 | Nippon Steel Corp | 酸化誘起積層欠陥の発生し難いシリコン単結晶及びその製造方法 |
JP2686460B2 (ja) * | 1990-03-12 | 1997-12-08 | 住友シチックス株式会社 | 単結晶製造方法 |
JP2640315B2 (ja) * | 1993-03-22 | 1997-08-13 | 住友シチックス株式会社 | シリコン単結晶の製造方法 |
JP3274246B2 (ja) * | 1993-08-23 | 2002-04-15 | コマツ電子金属株式会社 | エピタキシャルウェーハの製造方法 |
-
1998
- 1998-05-01 JP JP10122142A patent/JPH11314997A/ja active Pending
-
1999
- 1999-04-12 TW TW088105780A patent/TW513768B/zh not_active IP Right Cessation
- 1999-04-13 EP EP99302829A patent/EP0953658A1/en not_active Withdrawn
- 1999-04-13 US US09/290,261 patent/US6117231A/en not_active Expired - Fee Related
- 1999-04-16 SG SG1999001850A patent/SG71206A1/en unknown
- 1999-04-28 KR KR1019990015216A patent/KR19990087977A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR19990087977A (ko) | 1999-12-27 |
JPH11314997A (ja) | 1999-11-16 |
SG71206A1 (en) | 2000-03-21 |
US6117231A (en) | 2000-09-12 |
EP0953658A1 (en) | 1999-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW513768B (en) | Method of manufacturing semiconductor silicon single crystal wafer | |
TW546422B (en) | Method of producing silicon wafer and silicon wafer | |
TWI252264B (en) | Silicon single crystal wafer and method for producing silicon single crystal | |
TW541625B (en) | Method for preparing nitrogen-doped annealed wafer | |
JP2007176732A (ja) | アニールウエハ及びアニールウエハの製造方法 | |
TWI265218B (en) | Silicon single crystal wafer having void denuded zone on the surface and diameter of 300 mm or more and its production method | |
JP2004175658A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
WO2001016408A1 (fr) | Plaquette de silicium epitaxiale | |
TW557496B (en) | Epitaxial wafer and its manufacturing method | |
KR101001981B1 (ko) | 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법 | |
JP4817078B2 (ja) | シリコンウェーハ | |
WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
KR100774070B1 (ko) | 실리콘 에피텍셜 웨이퍼의 제조방법 | |
CN111733455B (zh) | 共含锗和氮杂质的单晶硅片、其制备方法以及包含所述硅片的集成电路 | |
JP5810894B2 (ja) | 半導体基板 | |
JP6299827B2 (ja) | 半導体基板 | |
TW576876B (en) | Silicon wafer and method for producing the same | |
JP5967280B2 (ja) | 半導体基板 | |
JP5810893B2 (ja) | 半導体基板 | |
KR102429972B1 (ko) | 고저항 웨이퍼 제조 방법 | |
JP3944958B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
JP6132058B2 (ja) | 半導体基板 | |
JP6132059B2 (ja) | 半導体基板 | |
JP5967281B2 (ja) | 半導体基板 | |
JPS63116420A (ja) | 半導体基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |