TW502441B - Memory card, method for allotting logical address, and method for writing data - Google Patents

Description

502441 A7 B7 五、發明說明（1) (技術領域） 本發明係有關於記億卡之寫入之高速化技術。特別是 適用於快閃記憶體（不揮發性記憶器）之邏輯位址之分派 上有效的技術。 (背景技術） 做爲筆記型個人電腦或多機能終端機等之外部記憶媒 體而記憶卡乃正在急速的普及之中。隨著近年來之高性能 化之要求，載置於記憶卡之半導體記憶體乃使用’例如電 氣的可能一括消去或改寫，且無電池的可以保持大容量之 資料之快閃記憶體。 依本發明人所檢討，使用於記憶卡之快閃記憶體乃做 爲寫入資料之動作，在於寫入資料之前實施將被寫入之位 址之資料之消去（拭除）。此消去乃以段（Sector )單位 (例如1段=5 1 2 B y t e )，或以塊（Block )單位（ 8段=4kBy t e)來實施。 又從主系統所輸入出之資料即以分組（Cluster )單位 (例如4 k B y t e或2 k B y t e )，而以此分組來實 施資料之寫入或讀出。 再者在記憶卡中，在於製品之出貨前實施快閃記憶體 之邏輯位址之分派。邏輯位址乃在於收容：主引入記錄， 文卷位置表，及目錄等之各種控制管理資料之後，分派收 容自主系統所輸入出之資料之資料領域。 關於詳述了此種I C卡之例子有1 9 9 0年1 2月1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -—III — — — — — — — — — * I I (請夂閱讀背歃之注意事項再本頁) · -線· 經濟部智慧財產局員工消費合作社印製 -4- 502441 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2) 曰有株式會社工業調查會發行，大島雅志（編），「電子 材料」P22〜P26。 而在此文獻上記述有各種IC卡之技術動向。 惟本發明人等查此，在此記憶卡之資料消去技術有下 述之問題。 即在於邏輯位址之分派中，依快閃記憶卡之物理位址 之順序地做分派，因此分派於分組及快閃記憶體之邏輯位 址發生偏-位，於是上述之寫入資料前之資料消去乃須要照 段單位或段單位及塊單位之組合來實施，由而須消去之次 數增加拖長寫入時間。 又對於快閃記憶體之資料寫入中，一連串的處理，自 主系統之資料轉送、消去、寫入處理，而在各處理上必要 有時間，構成寫入速度之高速化之妨礙。 本發明之目的乃提供一種令塊與分組相一致，由而有 效率的可實施塊單位之消去，且有效率的實施資料之寫入 ’由而可以高速化的實施資料之寫入之邏輯位址之分派方 法及記憶卡之資料寫入方法。 本發明之上述及其他目的之新穎的特徵乃由本說明書 之記述及附圖而可以明瞭。 (發明之揭示） 本發明之記憶卡乃具備有，收容有偏置値之偏置收容 部’用於運算上述偏置收容部之偏置値及被輸入之邏輯位 址之偏置運算部，藉由上述偏置運算部之運算而使邏輯位 (請先閱讀背面之注意事項再 I - I I 本頁) . -線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5- 502441 A7 B7 五、發明說明（3) 址予以偏置，而分派於不揮發性記憶器上所具備之物理位 址，必資使塊單位與分組單位相一致爲者。 又，本發明記憶卡乃上述偏置收容部係具備於上述不 揮發性記憶卡之某一領域者。 又，本發明記憶卡乃偏置値乃收容於上述不揮發性記 憶卡上之I D領域者。 本發明邏輯位址之分派方法乃以某一各段的湊集該具 備於不揮-發性記憶器之物理位址以資形成段塊，而將各個 段塊之中，在於任意之段塊之前頭之物理位址分派於開始 資料領域之前頭之邏輯位址，並將邏輯位址之資料領域一 直分派至物理位址之最後之段爲止爲者。 又，本發明邏輯位址之分派方法乃以某一各段的湊集 該具備於不揮發性記憶器之物理位址以資形成段塊，而將 各個段塊之中，在於任意之段塊之前頭之物理位址分派於 開始資料領域之前頭之邏輯位址，而當邏輯位址之資料領 域之分派到最後之段之後，將剩餘之資料領域自物理位址 之最初開始予以分派者。 又本發明邏輯位址之分派方法，主要乃關於二個不揮 發性記憶器之邏輯位址之分派方法中，乃以某一各段的湊 集該具備於該二個不揮發性記憶器之各個物理位址，形成 段塊，而將上述二個不揮發性記憶器中之一方之不揮發性 記憶器之任意之段塊之前頭之物理位址分派於開始資料領 域之前頭之邏輯位址之後，將剩下之邏輯位址交互的分派 於上述二個不揮發性記憶器之各段塊，而當邏輯位址之資 本紙張尺度適用中國國家標準（CNS)A4規格（210 x297公釐） (請先閱讀背面之注意事項再 * 11 本頁) -線- 經濟部智慧財產局員工消費合作社印製 -6 ** 502441 A7 B7 五、發明說明（4 ) 料領域之分派到上述二個不揮發性記憶器之物理位址之最 後之段時，即將剩下之資料領域，從上述一方之不揮發性 記憶器之物理位址之最初開始予以分派爲者。 又本發明邏輯位址之分派方法，主要係於2 N個之不 揮發性記憶器之邏輯位址之分派方法中，乃以某一各段的 湊集該具備於上述2 N個之不揮發性記憶器之各個物理位 址而形成段塊，而令上述2 N個之不揮發性記憶器中之某 一不揮發性記憶器之任意之段塊之前頭之物理位址分派於 開始資料領域之前頭之邏輯位址之後，將剩下之邏輯位址 依序分派於上述2 N個之不揮發性記憶器之各段塊，而邏 輯位址之資料領域分派到於上述2 N個之不揮發性記憶器 之物理位址之最後之段之後，將剩下之資料領域，從上述 之某一不揮發性記憶器之物理位址之最初地予以分派者。 又本發明邏輯位址之分派方法，乃該被分派邏輯位址 之上述段塊之物理位址乃最靠近於開始資料領域之前頭之 邏輯位址之位址者。 又本發明記憶卡之資料寫入方法，主要乃關於具備有 一個不揮發性記憶器之記憶卡之資料寫入方法中， 乃將從主系統所轉送而來之寫入資料，暫時的收容於 上述記憶卡，讀取上述不揮發性記憶器之一塊份之管理資 料，而實施該塊之消去，而將暫時的收容於上述記億卡之 寫入資料一面收容於上述不揮發性記憶卡之被消去塊份之 段中，一面在於上述記億卡中暫時的收容從上述主系統所 接著轉送而來之下序之寫入資料者。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ------I-----丨-裝--- (請L閱讀背奸之注意事項再本頁) · -*線· 經濟部智慧財產局員工消費合作社印製 44 02 5 A7 _______ 五、發明說明（5 ) 又本發明記憶卡之資料寫入方法，主要乃關於具備有 2 N個之不揮發性記憶器之記億卡之資料寫入方法中，％ 具有： 讀取第1序的被寫入資料之不揮發性記憶卡所具備之 段塊之管理資料而將該段塊予以塊消去之第1過程，及 一面將暫時的收容於上述記憶卡之寫入資料收容於上 述不揮發性記憶器，一面讀取第2序的被寫入資料之不揮 發性記憶-器之任意段之管理資料，而將下一序之寫入資料 暫時的收容於上述記憶卡之第2過程，及 當完成第2次序的寫入資料之不揮發性記憶器之段塊 之所有之管理資料之讀取之後，一面實施該段塊之消去， 一面將暫時的收容於上述記憶卡之寫入資料收容於上述第 1序號之不揮發性記憶器之段中，而讀取該第2序的被寫 入資料之不揮發性記憶器之任意段之管理資料之第3過程 而一直到第2 Ν序號之被寫入資料之不揮發性記憶器 爲止地反復的實施上述第2，第3過程的處理者。 由上述並列的可實施複數個之不揮發性記憶器上之消 去寫入以及從主系統之對於記憶卡之資料之轉送，所以大 幅度的可以縮短資料之寫入時間， 由上述可以大幅度的提高記憶卡之性能也。 實施發明之最佳形態。 爲了詳細的說明本發明依附圖做說明。又爲了說明實 施例之全圖中，具有同一機能者標上同一標號以省略其反 (請先閱讀背面之注意事項再本頁) -裝 --線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8- 502441 Α7 Β7 五、發明說明（ό ) 複之說明。 ---------------裝--- (請先"閱讀背和之注意事項再m本頁) 本實施形態1中，記憶卡1乃快閃記憶卡，係使用爲 筆記型個人電腦或多機能終端機等之外部記憶媒體。 記憶卡1乃由接口電路2，微電腦3，及快閃記憶體 (不揮發性記憶器）4所構成，這些電子零件係實裝於印 刷配線基板上，並且由接口電路2，微電腦3來構成控制 器。、 此記-憶卡1乃例如裝卸自如地實裝於個人電腦等之主 系統之PC卡槽內。 •又，接口電路2係由，指令寄存器5，資料寄存器6 ，寄存器7，指令譯碼器8，緩衝記憶器9，1 0以及接 口控制器1 1所構成。 微電腦3係由***控制電路1 2，微處理器（包含偏 置運算部）1 3，R 〇 Μ (唯讀記憶器）1 4' R A Μ ( 隨機存取記憶器）1 5，計時器1 6，以及輸出入端口 1 7所構成。 經濟部智慧財產局員工消費合作社印製 接口電路2係介著P C卡槽而連接於上述主系統，指 令寄存器5上，即由主系統賜予文卷操作指令，指令係由 指令譯碼器8來譯碼。 指令譯碼器8乃輸出隨應於譯碼結果之***訊號 IRQ1〜IRQn。***訊號IRQ1〜IRQn乃由 ***控制電路1 2賦予微處理器1 3。在R0M1 4收容 有微處理器1 3之動作程序。微處理器1 3即將 R Α Μ 1 5利用於工作領域來實施程序。 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -9- 44 02 5 經濟部智慧財產局員工消費合作社印製 A7 ___B7 _五、發明說明（7) 微處理器1 3乃依動作程序介著輸出入端口 1 7實施 對於接口電路2及快閃記憶體4之控制。 微電腦3乃對於接口控制器1 1輸出，位址訊號 ADRS，位址選通訊號ASb，讀取訊號RDb，及寫 入訊號W R b。而與接口控制1器1 1之間實施資料資訊 D A T A之接·交。 於是微電腦3乃介著接口控制器11對資料寄存器6 ，靜態寄-存器7，以及緩衝記憶器9，1 0之存取。 快閃記憶體4乃共有了連接於接口控制器1 1之控制 訊號線，以及資料訊號線。又微電腦3乃從輸出入端口 1 7輸出分別對應於快閃記憶體4之晶片啓動訊號C E。 由而電腦3乃選擇快閃記憶體4中之晶片，對於接口 控制器11輸出位址訊號ADR s ，位址選通訊號ASb ，讀取訊號W R b ，介著接口控制器1 1實施對於被晶片 選擇之快閃記憶體4實施存取也。 以第2圖說明快閃記憶體4。 快閃記憶體4係由：記憶體陣列1 8，X位址譯碼器 1 9，X位址緩衝器2 0，多路轉換器2 1，輸入緩衝器 2 2，資料控制電路2 3，Y閘陣列2 4，Y位址譯碼器 25，輸出緩衝器26，Y位址計數器27，控制訊號緩 衝電路2 8，模式控制電路2 9，內部電源電路3 0所構 成。 記憶體陣列1 8係具有，記錄體墊，讀取閂存電路。 該記憶體墊係多數的具有可能電氣的消去及寫入之不 請 閱讀 背 注 意 事 項

再 I 頁 I 訂 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- 502441 A7 B7 五、發明說明（8 ) 揮發性之記憶體組電晶體。 此記憶體陣列1 8所具有之記憶體組電晶體T r乃如 第1 1圖所示由形成於半導體基板或記憶體阱S U B之源 極S，漏極D，介著隧道氧化膜而形成於通道領域之浮動 閘F D，及介著層間絕緣膜而疊合於該浮動閘F G之控制 閘C G所構成。 控制閥C G係連接於字線（第2圖），漏極D係連接 於位線G第2圖）。 外部輸入端子I / 0 0〜I / 0 7乃兼用爲位址輸入 端子，資料輸入端子，指令輸入端子。 從外部輸入端子I / 0 0〜I / 0 7所輸入於X位址 訊號係介著多路轉換器2 1供給於X位址緩衝器2 0。由 X位址緩衝器2 0所輸出之內部相補位址乃由X位址譯碼 器所譯碼以資驅動字線。 依據Y位址譯碼器2 5所輸出之選擇訊號而由Y閘陣 列2 4實施位線之選擇。 由輸出入端子I / 〇 0〜I /0 7所輸入之Y位址訊 號係預設定於Y位址計數器2 7，而以預設定點爲起地將 依序經增量之位址訊號賦予Y位址譯碼器2 5。 在於Y閘陣列2 4所選擇之位線係，當資料輸出動作 時即導通於輸出緩衝器2 6之輸入部，當資料輸入動作時 即介著資料控制電路2 3而導通於輸入緩衝器2 2之輸出 端子。 輸出緩衝器2 6，輸入緩衝器2 2與輸出入端子I / 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----II —------裝—— (請也閱讀背歃之注意事項再本頁) 訂-· 線· 經濟部智慧財產局員工消費合作社印製 44 02 5 經濟部智慧財產局員工消費合作社印製 A7 ___ _B7五、發明說明（9 ) 〇〇〜1/07之連接係由多口轉換器2 1所控制。由輸 出入端子I / 0 0〜I / 0 7所供給之指令乃介著多口轉 換器2 1及輸入緩衝器2 2而賦予模式控制電路2 9 ° 資料控制電路2 3係除了由輸出入端子I/O 〇〜1 / 〇 7所供給之資料之外，也將依照模式控制電路2 9之 控制之邏輯値之資料也供給於記憶體陣列1 8。 控制訊號緩衝電路2 8係做爲存取訊號地將被供給： 晶片啓動··訊號CEb，輸出啓動訊號OEb，寫入啓動訊 號W E b ，串聯鐘訊號S C，復置訊號R E S b，以及指 令啓動訊號CDEb。 模式控制電路2 9乃隨應於這些訊號之狀態而控制與 外部之訊號接口機能，依指令碼來控制內部動作。又模式 控制電路將依指令掌管快閃記憶體4之控制。 內部電源電路3 0乃產生使用於寫入，消去檢驗讀取 之用之各種電源供給於X位址譯碼器1 9，記憶體陣列 1 8之記憶體組陣列等。 下面使用第3圖，第4圖說明分派於設於記憶卡1之 快閃記憶體4之邏輯位址。 於第3圖之左側之邏輯位址上將分派爲收容起先做實 施快閃記憶體4之管理之控制資訊資料之領域，即分派該 系統領域。 在此系統領域之控制資訊資料乃由：主引入記錄 MBR，引入段BS，文卷位置表FAT1 ，FAT2， 以及目錄D R所構成。在於系統領域之邏輯位址乃被分派 (請先閱讀背面之注意事項再 裝· ！ 本頁) 一'^J» . --線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12- 502441 A7 B7 五、發明說明（Ί〇)

Oh址號〜4Ch址號（本例中h表示16進數）。 又系統領域之後，邏輯位址之4 D h址號之後到 3 D 7 F h址號乃被分派爲收容從主系統所輸出入之資料 之資料領域。 此資料領域之各址號係由實施消去/讀取/寫入之單 位之段所成，1段（sector )係由資料長爲 5 1 t e之使用者資料領域及1 6By t e之管理 資訊領域所構成。 這些系統領域及資料領域之邏輯位址分派乃被做成爲 記憶卡1之製品出貨則所實施之格式，例如M S — D 0 S (Microsoft Disk Operating System.美國 Microsoft (微軟 )公司之商標）。. 又說明第3圖之右側所示之M S — D 0 S格式前之快 閃記憶體4上所固定之位址之物理位址。 在此快·閃記憶體4時，例如將物理位址〇 h址號〜 3 D 7 F址號分派於邏輯位址。而在3 D 8 0 h址號之以 後將設置分派，收容用於管理不良段之不良登錄表之不良 登錄表收容領域，及參照該不良登錄表段而對於替代段實 施存取之替代段領域，收容記憶卡之驅動資訊I D ( Identift Drive Infomation )之I D領域，收容記億卡之稱呼 (姓名）、種類、機能等之資訊C I S ( Card Information Structure )之C I S領域。該不良登錄表之收容領域I D 領域，C I S領域係屬於由使用者之不可能存取之領域者 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再 -裝·-- 本頁) -•線· 經濟部智慧財產局員工消費合作社印製 -13- 502441 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（”） 下面對於快閃記憶體4之物理位址之邏輯位址之分派 做說明。 物理位址係自0 h址號而依序劃分爲塊單位（8段= 4 k B y t e )。邏輯位址之資料領域所開始之位址係、 4 D h址號。 靠近此位址之塊上有從物理位址之5 0 h址號開始之 塊，所以令此塊之前頭位址之5 0 h址號與邏輯位址之資 料領域之··前頭位址之4 D h址號予以一致（對齊）之後依 序做爲資料領域地做分派。 所以成爲在物理位置之3 h址號地將邏輯位址之0 h 址號予以偏置而完成分派之結果。由而可以使塊與從主系 統所輸出之資料之單位之分組（cluster )( 4 k B y t e 或2kByte)相一致也。 偏置乃預先地收容於快閃記憶體4之某一領域，例如 收容於I D領域，在於投入電源時，微處理器1 3讀出該 偏置値，而收容於R Α Μ 1 5。 由主系統所指定之邏輯位址係使用收容於R Α Μ 1 5 之偏置値而由微處理器1 3所運算而被變換爲物理位址。 本例中，物理位址與邏輯位址係被偏置地予以分派， 所以將成爲邏輯位址3 D 7 D h址號〜3 D 7 F h址號之 分派址，惟這些三個位址乃回至物理位址之前頭，而分派 至由偏置而沒有分派之物理位址之0 h址號〜2 h址號。 再者第4圖係表示對於快閃記憶體4之物理位址上將 邏輯位址予以偏置分派時之情形。 (請先閱讀背面之注意事項再本頁) 丨裝 - 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14- 44 02 5 經濟部智慧財產局員工消費合作社印製 A7 _____B7__五、發明說明（12) 邏輯位址之4 D h址號起之資料領域乃由物理位址之 塊之前頭位址5 0 h址號所分派，由於偏置地被分派而剩 下之邏輯位址之3 D 7 D h址號〜3 D 7 F h址號係回至 物理位址之前頭，分別分派於0 h址號〜2 h址號。 下面說明被分派了邏輯位址之快閃記憶體4之資料消 去。 例如實施從邏輯位址之4 D h址號開始之1 6段（ sector )-( 2分組）之資料寫入時，由於只消去邏輯位址之 4 D h址號至1 6片段之間，即只消去物理位址之5 0 h 址號〜6 0 h址號之二塊就足，所以消去次數以二次就可 以。 在此將本發明人所檢討之邏輯位址直接分派於物理位 址時之邏輯位址分派方法表示於第5圖。 此時於邏輯位址之資料領域係從4 D h址號開始，同 樣的物理位址之資料領域也從4 D h址號開始。與本實施 之形態1 一樣，物理位址乃從0 h址號而依序以塊（8段 =4 k B y t e )單位地被劃分。惟物理位址之4 D h址 號並非塊之前頭而是中途之位址，所以分組與塊之前頭位 址乃也有偏差。 此時實施從邏輯位址之4 D h址號開始之1 6段之資 料之寫入時，即在物理位址亦須要實施4 D h址號〜 5 D h址號之1 6段之資料消去才行。 此時實施塊消去係在於物理位址之5 0 h址號〜 5 7 h址號而已，在於其他址號之8段乃須要分別個別的 (請先閱讀背面之注意事項再 _裝--- 本頁) _ - --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15- 502441 A7 __ _^ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（13) 實施段消去才可以。於是消去次數將成爲9段。所以資料 消去時間會大幅度地被拖長也。 下面使用第6圖之定時表說明快閃記憶體4之資料寫 入動作。 首先從主系統對於記憶.卡1之緩衝記憶器轉送1段份 之資料之轉送資料T 1。記憶卡1之控制器乃讀取將被寫 入之快閃記憶體4之各段S 1〜段S 8之管理資訊，如果 沒有不合-宜時，將這些段S 1〜s 8之資料一次的予以消 去，換言之實施塊消去。 該轉送資料T 1係轉送於快閃記憶體4之輸入緩衝器 ，實施資料之寫入（寫入1)。此時從主系統接著轉送下 一個資料之轉送資料T 2。 轉送資料T 1之被寫入之後，接著轉送資料τ 2係輸 入於快閃記憶體4之輸入緩衝器，實施資料寫入（寫入2 )。此時同樣的從主系統轉送下一個實施例之轉送資料 T 3。 如上所述，將同時的實施對於快閃記憶體4之資料寫 入及對於記憶卡之資料之轉送’且實施資料之塊消去，由 而有效率的可以實施對於快閃記憶體4之資料寫入。 所以依本實施形態1時’由於使快閃記憶體4之物理 位址予以偏置後實施邏輯位址之分派，因此可以令塊領域 與分組領域相一致，且以塊單位的消去快閃記憶體4之資 料，由而大幅度的可以減少資料寫入時之消去次數。 再者藉由同時的實施對於快閃記憶體4之資料寫入及 (請先閱讀背面之注意事項再^^本頁) 女 --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -16 - 502441 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（Μ) 從主系統之對於記憶卡之資料轉送，由而可以大幅度的縮 短資料之寫入時間也。 接著說明實施形態2之記憶卡1 a之構成。 記憶卡1 a乃如第7圖所示，由接口電路2，微電腦 3，以及快閃記憶體4，4 a所構成。接口電路2，微電 腦3，快閃記憶體4係與上述實施形態1同樣之構成，惟 快閃記憶體4 a即新設者。 又接-口電路2也與上述實施形態1同樣，由指令寄存 器5，資料寄存器6，靜態寄存器7，指令譯碼器8，緩 衝記憶器9，1 0，以及接口控制器1 1所構成。微電腦 3也與上述實施形態1同樣由***控制電路1 2，微處理 器 13，RCM 14，RAM 14，RAM 5，計 時器1 6以及輸出入端口 1 7所構成。 快閃記憶體（不揮發性記憶器）4 a乃共有該連接於 快閃記憶體4及接口控制器1 1之控制訊號線，及資料訊 號線。又微電腦3乃從輸出入端口輸出分別對應於快閃記 憶體4，4 a之晶片啓動訊號C E。 於是微電腦3乃選擇快閃記憶體4，4 a上之晶片， 對於接口控制器1 1輸出位址訊號A D R s，位址選通訊 號ASb，讀取訊號RDb，寫入訊號WRb，而介著接 口控制器1 1對於經晶片選擇之快閃記憶體4，4 a實施 存取。 再者，快閃記憶體4 a上之構成亦與快閃記憶體4 ( 第2圖）同樣，由記憶體陣列1 8，X位址譯碼器1 9， (請先閱讀背面之注意事項再Ϊ本頁) · --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -17- 44 02 5 A7 __^B?_ 五、發明說明（]5) X位址緩衝器20，多口轉換器21 ，輸入緩衝器22， 資料控制電路2 3，Υ閘陣列2 4，Υ位址譯碼器2 5， 輸出緩衝器2 6，Υ位址計數器2 7，控制訊號緩衝電路 28，模式控制電路29，內部電源電路30所構成。 接著使用第8圖說明分派在設於記憶卡1 a之快閃記 憶體4，4 a之邏輯位址。 第8圖之左側表示在快閃記憶體4分派邏輯位址之資 料構成，-右側表示對於快閃記憶體4 a分派邏輯位址之資 料構成。

於邏輯位址上最初被分派收容用於實施快閃記憶體4 之管理之控制資訊資料之系統領域。於此系統領域之控制 資訊資料乃與上述實施形態1同樣，由主引入記錄Μ B R ，引入段B S，文卷位置表FAT，以及目錄DR所構成 〇 在於此系統領域之邏輯位址乃被分派0 h址號〜 5 8 h址號。於系統領域之後，從邏輯位址之5 9 h址號 以後到7 A F h址號之領域係被分派爲用於收容從主系統 所輸出入之資料之資料。這些系統領域及資料領域之邏輯 位址之分派乃與上述實施形態1同樣，在於記憶卡1之製 品出貨前所實施之M S - D 0 S格式來製作。 接著說明固定於快閃記憶體4，4 a之物理位址。 快閃記憶體4，4 a之物理位址乃將0 h址號〜 . 3D 7 F址號分派用於邏輯位址，而在3D8 0 h址號之 以後將設置分派收容用於管理不良段之不良登錄表之不良 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再 丨裝· —— 本頁) •線· 經濟部智慧財產局員工消費合作社印製 -18- 502441 經濟部智慧財產局員工消費合作社印製 A7 ____B7五、發明說明（〗6) 登錄表收容領域，及參照該不·良登錄表段而對於替代段實 施存取之替代段領域，及收容記憶卡之驅動資訊I D之 I D領域，收容記憶卡之稱呼（姓名）、種類、機能等之 資訊C I S之C I S領域。 該不良登錄表之收容領域，I D領域，C I S領域係 屬於使用者之不可能存取之領域者。 下面對於快閃記憶體4，4 a之物理位址之邏輯位址 之分派加以說明。 快閃記憶體4，4 a之物理位址7¾從0 h址號而依序 以塊單位（8段=4 k B y t e )地予以劃分。如前面所 述邏輯位址之資料領域之開始之位址爲5 9 h址號。 靠近於此5 9 h址號之快閃記憶體4上之塊之物理位 址將是從3 0 h址號開始之塊，所以令此塊之前頭位址之 3 0 h址號與邏輯位址之資料領域之前頭位址之5 9 h址 號予以一致·（對齊之後），從3 0 h址號開始之塊分派做 爲資料領域。 當快閃記憶體4之自3 0 h址號開始之塊之被分派做 爲資料領域後，快閃記憶體4 a之自3 0 h址號開始之塊 也分派做爲資料領域。並且將這些快閃記憶體4，4 a之 資料領域以塊單位交互的予以分派。換言之如第9圖所示 邏輯位址之5 9 h址號〜6 0 h址號分派於快閃記憶體4 時，接著之邏輯位址之6 1址號〜6 8 h址號即被分派至 快閃記憶體4 a者。 本例中，由於物理位址及邏輯位址乃被偏置地被分派 (請先閱讀背面之注意事項再本頁) 丨裝 · -線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -19- 502441 A7 B7____ 五、發明說明（17) ，所以將發生不足邏輯位址7AF 0 h址號〜7AF F h 址之情形，而這些7個位址即回至快閃記憶體4之物理位 址之前頭，將分派於由於偏置而未被分派之物理位址之 Oh址號〜6h址號也。 、 於是，邏輯位址7AF 〇 h址號〜7AF F h址號將 偏置地被分派至快閃記憶體4之物理位址之0 h址號〜 6 h址號。 接著-，說明系統領域之邏輯位址之分派。此系統領域 之邏輯位址也同樣，以物理位址所形成之塊單位地予以分 派。 如上述，快閃記憶體4之物理位址係被偏置有7段份 ，所以快閃記憶體4之由0 h址號〜7 h址號所形成之塊 中，該0 h址號〜6 h址號係成爲資料領域，而在此塊上 被分派1段之系統領域。 所以在物理位址之7 h址號被分派至引入記憶Μ B R ，而在此後之資料領域內所被分派之引入段B S，文卷位 置表F A Τ，及目錄D R乃交互的被分派於快閃記憶體4 ，4a之各一塊（8段）也。 下面說明快閃記憶體4，4 a之資料消去。 例如自邏輯位址之5 9 h址號實施1 6段（2分組） 之資料寫入時，於邏輯位址之5 9 h址號之1 6段之間， 換言之，在物理位址中，只消去快閃記憶體4之3 0 h址 號〜3 7 h址號，以及快閃記憶體4 a之3 0 h址號〜 3 7 h址號之二個塊就可以。所以消去次數即二次就足夠 (請先閱讀背面之注意事項再 |裳--- 本頁) -線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20- 502441 A7 ____ B7 _ 五、發明說明（18) 〇 再者以第1 0圖之定時表來說明快閃記憶體4，4 a 之資料寫入之動作。 請 先， 閱 讀 背 面· 之 注 意 事 項 再 首先從主系統對於記憶卡1之緩衝記憶器轉送1段份 之資料之轉送資料T 1。記憶卡1之控制器乃讀取將被寫 入之快閃記憶體4 a之段S 1〜段S 8之管理資訊，該結 果如沒有不合宜之情形時，將這些8段之資料一次的予以 消去，換··言之實施塊消去。 訂 轉送資料T 1係轉送於快閃記憶體4 a之輸入緩衝器 ，.以資實施資料寫入（寫入1 )。此時由主系統轉送來下 一個資料之轉送資料T 2，在此轉送資料T 2之被轉送之 間，記憶卡1之控制器將讀取第2序次之快閃記憶體4之 段S 9之管理資訊。 線 當轉送資料T 1之被寫入之後，接著轉送資料τ 2乃 被轉送至快閃記憶體4之輸入緩衝器以資實施資料寫入（ 寫入2 )。此時同樣地從主系統轉送出下~個資料之轉送 資料T 3。 經濟部智慧財產局員工消費合作社印製 又此轉送資料T 3之被轉送之間，記憶卡1之控制器 將讀取第2序次之快閃記憶體4之段S 1 0之管理資訊。 反複上述之動作，而轉送資料T 5被轉送至快閃記憶 體4之輸入緩衝器，實施資料寫入（寫入5 )時，由主系 統又轉送下一個資料之轉送資料T 6 ’在此轉送資料T 6 之被轉送之間記憶卡1之控制器即讀取快閃記憶體4之段 S 1 3，S 1 4之管理資訊。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 502441 A7 Β7 五、發明說明（19) 同樣，轉送資料T 6之被轉送至快閃,記憶體4之輸入 緩衝器，實施資料寫入（寫入6)。又從主系統轉送下一 個資料之轉送資料T 7，即轉送資料T 7之被轉送之間， 記憶卡1之控制器乃讀取快閃記億體4之段1 5，1 6之 管理資訊。 _ 於是完成快閃記憶體4之一塊份之段S 9〜S 1 6之 管理資訊完成被讀取。 並且··轉送資料T 7之被轉送至快閃記憶體4之輸入緩 衝器，被實施資料寫入（寫入7 )，而從主系統轉送下一 個資料之轉送資料T 8之後，在於轉送資料T 8之被轉送 之間，實施快閃記憶體4之8段之資料之塊消去。 反複上述之動作，由而並列的可實施二個快閃記憶體 4，4 a上之消去，寫入，以及對於記憶卡1之資料之轉 送也。 由上所述，在於本實施形態2，乃在於從主系統實施 資料轉送之間，可以實施記憶卡1之快閃記憶體4，4 a 上之資料之寫入，資料之塊消去，所以大幅度地可以縮短 資料之寫入時間也。 又本實施之形態2乃記述了快閃記憶體有二個之情形 爲例。惟此快閃記憶體爲四個以上之2 η個時，也藉由實 施本實施之形態2之寫入動作而可以大幅度的縮短資料之 寫入時間者。 上面乃依實施例來具體的說明由本發明人等所創作之 發明，惟本發明乃不侷限於上述實施例，在不逸脫其要旨 (請先閱讀背面之注意事項再本頁) 丨裝 一^太 _線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22- 502441 A7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（20) 之範圍內仍可實施種種變更。 (產業上之利用可能性） 如上所述，有關於本發明之記億卡，邏輯位址之分派 方法及資料寫入方法乃適合於記憶卡之資料消去及寫Λ技 術之高速化技術者。 圖式之簡單說明 第1圖係依本發明之實施形態1之記億卡之方塊圖。 第2圖係設於本發明之實施形態1之記憶卡之快閃記 憶體之電路方塊圖。 第3圖係使用於本發明之實施形態1之記憶卡之邏輯 位址與固定於快閃記憶卡之物理位址之資料構成之說明圖 0 第4圖係依本發明之實施形態1之快閃記憶體之被分 派邏輯位址之資料構成之說明圖。 第5圖係本發明人所檢討之被分派邏輯位址之快閃記 憶體之資料構成之說明圖。 第6圖係依本發明之實施形態1之在於記憶卡之寫入 資料之流程圖。 第7圖係依本發明之實施形態2之記憶卡之方塊圖。 第8圖係依本發明之實施形態2之快閃記憶體之被分 派邏輯位址之資料構成之說明圖。 (請先閱讀背面之注意事項再 -裝--- 本頁) --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23 502441 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（21) 第9圖係依本發明之實 之邏輯位址之說明圖。 第10圖係依本發明之 料之流程圖。 第1 1圖係設於本發明 記憶體組電晶體之斷面圖。 符號說明_ 施形態2之被分派於物理位址 實施形態2之記憶卡之寫入資 實施形態1之快閃記憶體之 1 記 憶 卡 2 接 □ 電 路 3 微 電 腦 4 快 閃 記 憶 體 5 指 令 寄 存 器 6 資 料 寄 存 器 7 靜 態 寄 存 器 8 指 令 譯 碼 器 9 緩 衝 記 憶 器 10 緩衝記憶器 11 接口控制器 12 ***控制電路 13 微處理器（偏置 14 R〇Μ (只讀記 15 R A Μ (隨機存 16 計時器 算器） 器） 記億器） 本纸張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） -24- (請先閱讀背面之注意事項再本頁)

I · 502441 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（22) 17 輸出入端口 18 記憶器陣列 19 位址譯碼器 2 0 X位址緩衝器 2 1 多路轉換器 22 輸入緩衝器 23 資料控制電路 2 4- Y閘陣列 2 5 Y位址譯碼器 26 輸出緩衝器 2 7 Y位址計數器 2 8 控制訊號緩衝電路 29 模式控制電路 3 0 內部電源電路 Μ B R 主自舉記錄器 B S 自舉選擇器 FAT1 文卷位置表 FAT2 文卷位置表 D R 引導 請 先 ΒΤ 讀 背 面· 之 注 意 事 項 再 Ifk 頁i 訂 ▲ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ _

Claims (1)

1. " I)502441 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 第89 1 00273 1號專利申請案 中文申請專利範圍修正本 民國90年11月修正 1 · 一種記億卡，具備有，收容有偏置値之偏置收容 部，用於運算上述偏置收容部之偏置値及被輸入之邏輯位 址之偏置運算部，藉由上述偏置運算部之運算而使邏輯位 址予以偏置，而分派於不揮發性記憶器上所具備之物理位 址，必資使塊單位與分組單位相一致爲特徵者。 2 ·如申請專利範圍第1項所述記億卡，其中上述偏 置收容部係具備於上述不揮發性記憶卡之某一領域者。 3 ·如申請專利範圍第2項所述之記憶卡，其中，上 述偏置値乃收容於上述不揮發性記憶卡上之使用者所不可 能存取之領域者。 4 · 一種邏輯位址之分派方法，以某一各段的湊集該 具備於不揮發性記億器之物理位址以資形成段塊，而將各 個段塊之中，在於任意之段塊之前頭之物理位址分派於開 始資料領域之開頭之邏輯位址地，將於物理位址之開頭附 上所定偏置之位址，分派於邏輯位址之開頭，並將邏輯位 址之資料領域一直分派至物理位址之第1之部分之最後之 段爲止爲其特徵者。 5 · —種邏輯位址之分派方法，具有構成不揮發記憶 體之物理位址的第1之部分，和有連續於第1之部分之物 理位址的第2之部分，以某一各段的湊集該具備.於不揮發 性記憶器之物理位址以資形成段塊，而將各個段塊之中， (請先閲讀背面之注意事項再填寫本頁) # 4 / I II ....................... ........1 ί—· -*_I .....................-9— --............... ill I— -I— · *" 一裝. 訂 本紙伕尺度逍用中國國家榣準（CNS ) A4規格（210X297公釐） 502441 8888 ABCD ί正充修補 月 經濟部智慧財產局員工消費合作社印製 七、申請專利範圍 在於任意之段塊之前頭之物理位址分派於開始資料領域之 前頭之邏輯位址地，將於物理位址之開頭附上所定偏置之 位址，分派於邏輯位址之開頭，而當邏輯位址之資料領域 之分派到物理位址之第1之部分之最後之段之後，將剩餘 之資料領域自物理位址之最初開始予以分派爲其特徵者。 6 · —種邏輯位址之分派方法，具有構成不揮發記憶 體之物理位址的第1之部分，和有連續於第1之部分之物 理位址的第2之部分，主要乃關於二個不揮發性記憶器之 邏輯位址之分派方法中，乃以'某一各段的湊集該具備於該 二個不揮發性記憶器之各個物理位址，形成段塊，而將上 述二個不揮發性記憶器中之一方之不揮發性記憶器之任意 之段塊之前頭之物理位址分派於開始資料領域之前頭之邏 輯位址地，於該一方之不揮發性記憶體之物理位址之最初 ，將附上所定之偏置之位址分派於邏輯位址之開頭之後， 將剩下之邏輯位址交互的分派於上述二個不揮發性記憶器 之各段塊，而當邏輯位址之資料領域之分派到上述二個不 揮發性記憶器之物理位址之第1之部分之最後之段時，即 將剩下之資料領域，從上述一方之不揮發性記憶器之物理 位址之最初開始予以分派爲其特徵者。 7 · —種邏輯位址之分派方法，具有構成不揮發記億 體之物理位址的第1之部分，和有連續於第1之部分之物 理位址的第2之部分，主要係於2 N個之不揮發性記憶器 之邏輯位址之分派方法中，乃以某一各段的湊集該具備於 上述2 N個之不揮發性記憶器之各個物理位址而形成段塊 本尺度適用中國國家揉準（CNS ) A4規格(210 X 297公釐）—了2 - ： ' — (請先閲讀背面之注意事項再填寫本頁) c_ 卜訂 .P 502441 A8 B8 C8 D8 q〇^((n 補充 六、申請專利範圍 ，而令上述2 N個之不 億器之任意之段塊之前 之前頭之邏輯位址地， 位址之最初，將附上所 開頭，將剩下之邏輯位 性記憶器之各段塊，而 述2 N個之不揮發性記 將剩下之資料領域，從 位址之最初地予以分派 8 .如申請專利範 址之分派方法，其中該 位址乃最靠近於開始資 揮發性 頭之物 於前述 定之偏 址依序 邏輯位 憶器之 上述之 ί輕丨7 ,賴:之 某一不 於開始 發記憶 派於邏 2 N個 域分派 最後之 性記憶 記憶器中之 理位址分派 1個之不揮 置之位址分 分派於上述 址之資料領 物理位址之 某一不揮發 爲其特徵者 圍第5項或 被分派邏輯位 料領域之前頭之邏 揮發性記 資料領域 體之物理 輯位址之 之不揮發 到在於上 段之後， 器之物理 項所述之邏輯位 上述段塊之物理 輯位址之位址者 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 9 . 一種記憶卡之資料寫入方法，主要乃關於具備有 一個不揮發性記憶器之記億卡之資料寫入方法中， 將從主系統所轉送而來之寫入資料，暫時的收容於上 述記憶卡，讀取上述不揮發性記憶器之一塊份之管理資料 ，而實施該塊之消去，而將暫時的收容於上述記憶卡之寫 入資料一面收容於上述不揮發性記憶卡之被消去塊份之段 中，一面在於上述記憶卡中暫時的收容從上述主系統所接 著轉送而來之下序之寫入資料爲其特徵者。 1 0 · —種記憶卡之資料寫入方法，主要乃關於具備 有2 Ν個之不揮發性記憶器之記憶卡之資料寫入方法中， 前述不揮發性記憶體係具有構成物理位址之第1之部分， 本紙張尺度適用中國國家橾率（CNS ) Α4規格（210 X 297公釐） -3 - 502441 A8 B8 C8 D8 q〇^ i!n Ip 經濟部智慧財產局員工消费合作社印製 t、申請專利範圍 和有連續於第1之部分之物理位址之第2之 位址之開頭，將附有所定之偏置之位址派於 頭，具有： 讀取第1序的被寫入資料之不揮發性記 段塊之管理資料而將該段塊予以塊消去之第] —面將暫時的收容於上述記憶卡之寫入 述不揮發性記憶器’一面讀取第2序的被寫 發性記憶器之任意段之管理資料’而將下一 暫時的收容於上述記憶卡之第2過程’及 當完成第2次序的寫入資料之不揮發性 之所有之管理資料之讀取之後’一面實施該 一面將暫時的收容於上述記億卡之殘留寫入 行對於上述第1序號之不揮發彳生目己憶益之段 取該第2序的被寫入資料之不揮發性記憶器 理資料之第3過程’ 而一直到第2 N序號之被寫入資料之不 爲止地反復的實施上述第2 ’第3過程之處 者。 I 1 .如申請專利範圍第1項或2 卡，其中 具有：結合於接口電路，結合於上述接 腦，及結合於上述接口電路及上述微電腦之 記憶器者。 部分， 邏輯位 憶卡所 過程， 資料收 入資料 序之寫 記憶器 段塊之 資料， 之收容 之任意 揮發性 理，爲 於物理 址之開 具備之 及 容於上 之不揮 入資料 之段塊 消去， 持續進 ，而讀 段之管 記憶器 其特徵 S3項所述之記憶 口電路 上述不 之微電 揮發性 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家梂準（CNS ) A4规格（210X297公釐） -4 -