KR20140023609A - 비휘발성 메모리 장치 및 그 동작 방법 - Google Patents

비휘발성 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20140023609A
KR20140023609A KR1020120089669A KR20120089669A KR20140023609A KR 20140023609 A KR20140023609 A KR 20140023609A KR 1020120089669 A KR1020120089669 A KR 1020120089669A KR 20120089669 A KR20120089669 A KR 20120089669A KR 20140023609 A KR20140023609 A KR 20140023609A
Authority
KR
South Korea
Prior art keywords
nonvolatile memory
cell array
memory cell
data
address
Prior art date
Application number
KR1020120089669A
Other languages
English (en)
Inventor
최현식
김호정
정우인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120089669A priority Critical patent/KR20140023609A/ko
Priority to US13/747,777 priority patent/US20140050005A1/en
Publication of KR20140023609A publication Critical patent/KR20140023609A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/26—Floating gate memory which is adapted to be one-time programmable [OTP], e.g. containing multiple OTP blocks permitting limited update ability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Memories (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명에 일 실시예에 따른 비휘발성 메모리 장치는 적어도 하나의 연산들 중에서 어느 하나의 연산을 표시하는 연산 데이터 및 상기 연산을 위한 입력 데이터를 입력 받고, 상기 연산 및 입력 데이터들에 대응하는 상기 비휘발성 메모리 셀 어레이의 어드레스를 출력하는 어드레스 디코더; 상기 연산들의 결과 데이터를 미리 저장하여, 상기 어드레스에 저장된 결과 데이터를 출력하는 비휘발성 메모리 셀 어레이; 및 상기 비휘발성 메모리 셀 어레이로부터 상기 결과 데이터를 판독하는 판독부를 포함한다.

Description

비휘발성 메모리 장치 및 그 동작 방법{Nonvolatile memory apparatus and operating method thereof}
본 발명은 비휘발성 메모리 장치 및 그 동작 방법에 관한 것이다.
지금까지의 휘발성 메모리는 DRAM, 그 중에서도 DDR-II 메모리가 대세를 형성하고 있다. 보전 가능한 비휘발성 메모리는 플래시(flash)가 대세를 형성하고 있다. 이들 두 제품은 각기 특징적인 장단점이 있기 때문에 각자의 영역에서 각자의 방식으로 발전을 해오고 있다. 즉, DDR-II로 대표되는 DRAM은 빠른 속도와 저비용 대용량 구현에 매우 유리하지만, 휘발성 메모리이기 때문에 전원이 차단되면 데이터가 사라질 뿐만 아니라 전원이 공급되는 중에도 끊임없이 기록해주어야 하기 때문에 전력소모가 매우 많다. 반면 기존의 EEPROM (electrically erasable PROM), 플래쉬 메모리 등의 비휘발성 소자는 느린 동작 속도와 데이터 읽기, 쓰기 반복 횟수 10만회 정도의 짧은 수명, 그리고 12V의 높은 작동 전압 등의 단점을 가져 컴퓨터 메인 메모리나 휴대용 정보 통신 기기 등에 사용하기가 어렵다.
정보를 저장하기 위한 장치로서, 반도체 메모리 장치는 휘발성 메모리 장치와 비휘발성 메모리 장치로 분류될 수 있다. 기존 컴퓨터 시스템은 일반적으로 데이터 처리 속도가 빠른 DRAM을 메인 메모리로 사용하고, 하드 디스크 드라이브 및 플래시 메모리 등과 비휘발성 메모리를 보조 기억 장치로 사용하였다. 그러나 새로운 메모리 장치 분야가 발전함에 따라 메인 메모리에 DRAM을 대신하여 비휘발성 메모리로 대체하려는 시도가 있다.
비휘발성 메모리 셀 어레이를 이용하여 복잡한 연산을 신속하게 수행하는 비휘발성 메모리 장치를 제공할 수 있다. 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제로 한정되지 않으며, 이하의 실시예들로부터 또 다른 기술적 과제들이 유추될 수 있다.
본 발명의 일 측면에 따른 비휘발성 메모리 장치는 적어도 하나의 연산들 중에서 어느 하나의 연산을 표시하는 연산 데이터 및 상기 연산을 위한 입력 데이터를 입력 받고, 상기 연산 및 입력 데이터들에 대응하는 상기 비휘발성 메모리의 어드레스를 출력하는 어드레스 디코더; 상기 연산들의 결과 데이터를 미리 저장하여, 상기 어드레스에 저장된 결과 데이터를 출력하는 비휘발성 메모리; 및 상기 비휘발성 메모리로부터 상기 결과 데이터를 판독하는 판독부를 포함한다.
판독부는 비휘발성 메모리 셀 어레이의 비트 라인의 수와 동일한 수의 센스 앰프를 포함할 수 있다.
어드레스 디코더는 상기 비휘발성 메모리 셀 어레이의 로우 디코더일 수 있다.
비휘발성 메모리 셀 어레이는 상기 로우 디코더에 의해 선택된 행의 결과 데이터를 동시에 출력할 수 있다.
비휘발성 메모리 셀들은 RRAM, MRAM 또는 PRAM 중 어느 하나 일 수 있다.
비휘발성 메모리 장치는 비휘발성 메모리 셀 어레이의 비트 라인들로 입력되는 쓰기 데이터의 암호화를 수행하는 암호화부를 더 포함할 수 있다.
암호화부는 쓰기 주소 및 암호화 데이터를 이용하여 상기 쓰기 데이터의 암호화를 수행할 수 있다.
비휘발성 메모리의 일부 셀들은 OTP 영역이고, 상기 연산들의 결과 데이터는 상기 OTP 영역에 저장될 수 있다.
본 발명의 또 다른 측면에 따른 비휘발성 메모리 장치의 동작 방법은 적어도 하나의 연산들 중에서 어느 하나의 연산을 표시하는 연산 데이터 및 상기 연산을 위한 입력 데이터를 입력 받고, 상기 연산 및 입력 데이터들에 대응하는 상기 비휘발성 메모리의 어드레스를 출력하는 단계; 상기 연산들의 결과 데이터를 미리 저장하여, 상기 어드레스에 저장된 결과 데이터를 출력하는 단계; 및 상기 비휘발성 메모리로부터 상기 결과 데이터를 판독하는 단계를 포함한다.
본 발명의 일 측면에 따른 비휘발성 메모리 장치는 비휘발성 메모리 셀 어레이에 미리 저장된 연산의 결과 데이터를 이용하여, 연산의 속도를 높일 수 있다.
또한, 비휘발성 메모리 장치는 비휘발성 메모리 셀 어레이에 데이터를 저장시 암호화된 데이터를 저장하거나, OTP 영역에 데이터를 저장함으로써, 데이터의 암호화가 가능하다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 또 다른 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 도면이다.
도 3은 본 발명의 또 다른 일 실시예에 따른 센스 앰프를 포함하는 비휘발성 메모리 장치를 설명하기 위한 도면이다.
도 4는 본 발명의 또 다른 일 실시예에 따른 OTP 영역을 포함하는 비휘발성 메모리 장치를 설명하기 위한 도면이다.
도 5는 본 발명의 또 다른 일 실시예에 따른 암호화를 수행하는 비휘발성 메모리 장치를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 “포함한다(comprise)” 및/또는 “포함하는(comprising)”은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 “및/또는”은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 도 1을 참조하면, 비휘발성 메모리 장치(100)는 어드레스 디코더(10), 비휘발성 메모리 셀 어레이(20) 및 판독부(30)를 포함한다.
어드레스 디코더(10)는 적어도 하나의 연산(computation)들 중에서 어느 하나의 연산을 표시하는 연산 데이터(computation data) 및 연산을 위한 입력 데이터(input data)를 입력 받고, 연산 및 입력 데이터들에 대응하는 비휘발성 메모리 셀 어레이의 어드레스를 출력한다. 연산 데이터는 복수의 연산들 중에서 어느 연산인지를 구별하는 데이터이다. 다시 말해서, 연산 데이터는 입력 데이터에 대하여 어느 연산을 수행할 것인지를 결정하는 데이터이다. 어드레스 디코더(10)는 입력된 연산 데이터 및 입력 데이터에 대응하는 어드레스를 출력한다. 이때, 출력되는 어드레스는 연산 데이터 및 입력 데이터에 대응하는 결과 데이터(result data)를 저장하고 있는 비휘발성 메모리 셀 어레이(20)의 일부 영역을 나타낸다. 예를 들어, 출력되는 어드레스는 비휘발성 메모리 셀 어레이(20)의 특정 행 어드레스일 수 있다.
어드레스 디코더(10)는 입력된 비트 데이터에 응답하여 비휘발성 메모리 셀 어레이(20)의 셀을 선택한다. 어드레스 디코더(10)는 로우 디코더(미도시)만을 포함할 수 있으며, 이 경우, 어드레스 디코더(10)는 입력된 비트 데이터에 응답하여 특정 워드 라인만을 선택한다.
또한, 어드레스 디코더(10)는 로우 디코더 및 컬럼 디코더를 포함할 수 있다. 로우 디코더는 로우 어드레스에 응답하여 워드 라인을 선택하며, 컬럼 디코더는 컬럼 어드레스에 응답하여 비트 라인을 선택한다.
로우 디코더 및 컬럼 디코더는 각각 다수의 스위치들을 포함한다. 로우 디코더는 로우 어드레스에 응답하여 스위칭되어 워드 라인을 선택하며, 컬럼 디코더는 컬럼 어드레스에 응답하여 스위칭되어 비트 라인을 선택한다.
비휘발성 메모리 셀 어레이(20)는 연산들의 결과 데이터를 미리 저장하여, 어드레스 디코더(10)로부터 선택된 어드레스에 저장된 결과 데이터를 출력한다. 비휘발성 메모리 셀 어레이(20)는 비휘발성 메모리 셀들로 구성되기 때문에, 전원이 차단되어도 저장된 결과 데이터들은 사라지지 않는다. 따라서, 비휘발성 메모리 장치(100)에 전원이 공급되면, 비휘발성 메모리 셀 어레이(20)에 저장된 데이터들은 반복하여 사용될 수 있다.
비휘발성 메모리 셀 어레이(20)는 로우 디코더에 의해 선택된 행의 결과 데이터를 동시에 출력할 수 있다. 어드레스 디코더(10)가 로우 디코더만을 포함하는 경우, 어드레스 디코더(10)는 비휘발성 메모리 셀 어레이(20)의 특정 행을 선택하고, 비휘발성 메모리 셀 어레이(20)는 선택된 행에 포함된 결과 데이터를 동시에 판독부(30)로 출력한다.
비휘발성 메모리 셀 어레이(20)는 연산들의 결과 데이터를 미리 저장한다. 따라서, 연산이 필요한 경우, 입력 데이터에 따른 연산은 수행되지 않고, 비휘발성 메모리 셀 어레이(20)에 저장된 연산의 결과 데이터를 출력함으로써, 연산을 수행한 것과 동일한 결과가 획득된다. 따라서, 입력 데이터에 따른 연산을 수행하여 결과를 출력하는 경우에 비하여, 더 빠르게 연산의 결과 데이터가 출력된다.
예를 들어, Discrete cosine transform(DCT) 또는 Direct digital frequency synthesizer(DDFS)는 ROM(Read Only Memory)을 사용하여 구현된다. 즉, ROM을 사용하여 필요한 연산을 수행하도록 구현하여, 입력 데이터에 대한 연산을 수행하고 연산의 결과를 나타내는 결과 데이터를 출력한다. 하지만, DCT 또는 DDFS 등을 구현할 때, 필요한 연산의 결과를 룩-업 테이블(look-up table)과 같은 형식으로 비휘발성 메모리 셀 어레이(20)에 저장함으로써, 입력 데이터에 대한 연산을 수행하지 않고, 저장된 결과 데이터를 출력하여 연산을 수행한 것과 동일한 효과를 획득할 수 있다.
DCT 또는 DDFS 등 이외에도 3차원-홀로그램의 구현과 같이 복잡하거나 많은 시간이 소요되는 연산이 요구되는 경우, 연산에 대한 결과 데이터를 미리 비휘발성 메모리 셀 어레이(20)에 저장하여, 연산을 수행하는데 요구되는 시간을 줄일 수 있다. 비휘발성 메모리 셀 어레이(20)에 저장된 결과 데이터들은 전원이 차단되어도 사라지지 않기 때문에, 비휘발성 메모리 장치(100)의 전원이 차단되고 다시 동작하더라도 연산에 대한 결과 데이터들을 이용할 수 있다.
비휘발성 메모리 셀 어레이(20)는 워드 라인 및 비트 라인의 교차점 영역에 위치하는 메모리 셀을 포함하며, 일 예로서 메모리 셀은 비휘발성 메모리 셀인 RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 PRAM(Phase change Random Access Memory) 중 어느 하나일 수 있다. RRAM, MRAM 또는 PRAM은 비휘발성 메모리 셀의 일 예이며, 이외의 다른 비휘발성 메모리 셀도 비휘발성 메모리 셀 어레이(20)의 메모리 셀이 될 수 있다.
판독부(30)는 비휘발성 메모리 셀 어레이(20)부터 출력된 결과 데이터를 판독한다. 비휘발성 메모리 셀 어레이(20)는 어드레스 디코더(10)에 의해 선택된 메모리 셀에 저장된 데이터를 판독부(30)로 출력한다. 판독부(30)는 출력된 데이터가 '0' 또는 '1'인지를 판독한다. 어드레스 디코더(10)가 로우 어드레스만을 선택하는 경우, 비휘발성 메모리 셀 어레이(20)에서 선택된 로우 어드레스에 저장된 결과 데이터들이 동시에 판독부(30)로 출력된다. 비휘발성 메모리 셀 어레이(20)로부터 복수의 데이터가 동시에 출력되면, 판독부(30)는 출력된 복수의 데이터를 동시에 판독하고, 판독 결과를 출력한다. 비휘발성 메모리 셀 어레이(20)로부터 출력되는 데이터는 특정 연산에 대한 결과 데이터이다.
도 2는 본 발명의 또 다른 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 도면이다. 비휘발성 메모리 장치(100)는 전원이 차단되어도 저장된 데이터를 잃지 않는 메모리 셀을 포함한다. 예를 들어, 비휘발성 메모리 장치(100)는 상변화 물질을 이용하는 PRAM, 전이금속산화물(Complex Metal Oxides) 등의 가변 저항 물질을 이용한 RRAM, 강자성체 물질을 이용한 MRAM 및 강 유전체 커패시터를 이용한 FRAM(Ferroelectric Random Access Memory) 등의 메모리 셀을 포함한다. 이러한 메모리 장치 분야는 집적도 증가, 동작 속도의 증가 및 데이터 신뢰성 확보 등의 성능(performance) 향상을 보이고 있다.
비휘발성 메모리 셀 어레이(20)는 복수 개의 워드 라인들, 복수 개의 비트 라인들 및 워드 라인들과 비트 라인들이 교차하는 영역에 배치되는 다수의 메모리 셀을 포함한다.
다수의 메모리 셀들은 동일한 소스 라인(미도시)에 공통하게 연결될 수 있다. 또는, 비휘발성 메모리 셀 어레이(20)는 적어도 두 개의 셀 영역으로 구분되고, 각각의 셀 영역마다 서로 다른 소스 라인에 연결될 수 있다.
도 3은 본 발명의 또 다른 일 실시예에 따른 센스 앰프를 포함하는 비휘발성 메모리 장치를 설명하기 위한 도면이다. 판독부(30)는 비휘발성 메모리 셀 어레이(20)의 비트 라인의 수와 동일한 수의 센스 앰프(sense amplifier)를 포함한다. 판독부(30)는 비트 라인으로 출력되는 복수의 데이터를 각각의 센스 앰프에서 판독한다. 비휘발성 메모리 셀 어레이(20)의 특정 행이 선택되어, 선택된 행의 데이터가 동시에 판독부(30)로 출력되더라도, 판독부(30)는 데이터가 출력되는 비트 라인들 각각에 연결된 센스 앰프를 포함하여, 출력된 데이터를 동시에 판독할 수 있다. 데이터 판독시에는 메모리 셀의 데이터 전압이 비트 라인을 통해 센스 앰프로 전달된다. 센스 앰프에서는 레퍼런스 전압(VREF)을 기준으로 하여 데이터 전압과의 차를 센싱, 증폭하여 디지털 신호를 출력한다. 예를 들어, 어드레스 디코더(10)로 입력되는 신호가 N-bit 인 경우, 비휘발성 메모리 셀 어레이(20)의 워드 라인은 2N 개이고, 비트 라인은 M 이다. 즉, 비휘발성 메모리 셀 어레이(20)는 M-bit의 데이터를 판독부(30)로 출력한다. 이 경우, 판독부(30)는 M 개의 센스 앰프를 이용하여 M-bit의 데이터를 동시에 판독한다.
도 4는 본 발명의 또 다른 일 실시예에 따른 OTP 영역을 포함하는 비휘발성 메모리 장치를 설명하기 위한 도면이다. 비휘발성 메모리의 일부 셀들은 OTP 영역(One Time Programmable Area, 21)이고, 연산들의 결과 데이터는 상기 OTP 영역(21)에 저장된다. OTP 영역(21)은 1회만 쓰기(write) 가능한 메모리 셀의 영역을 나타낸다. OTP 영역(21)은 1회만 쓰기 가능한 영역이기 때문에, OTP 영역(21)에 기록된 데이터는 업데이트 되지 않는다. 도 4와 같이, OTP 영역(21)은 비휘발성 메모리 셀 어레이(20)의 일부 영역에 형성될 수 있다.
도 5는 본 발명의 또 다른 일 실시예에 따른 암호화를 수행하는 비휘발성 메모리 장치를 설명하기 위한 도면이다. 비휘발성 메모리 장치(100)는 암호화부(40)를 이용하여, 비휘발성 메모리 셀 어레이(20)에 저장되는 데이터의 암호화를 수행한다. 암호화부(40)는 암호 데이터(42)를 이용하여 쓰기 어드레스(41)의 암호화를 수행한다. 암호화된 어드레스는 쓰기 데이터(43)와 함께 비휘발성 메모리 셀 어레이(20)의 비트 라인으로 입력된다. 다시 말해서, 암호화부(40)는 쓰기 데이터(43)를 보호하기 위하여, 쓰기 데이터(43)를 비휘발성 메모리 셀 어레이(20)에 저장할 때, 쓰기 어드레스(41)에 해당하는 주소에 저장하지 않고, 암호 데이터(42)를 이용하여 암호화된 어드레스에 쓰기 데이터(43)를 저장한다. 따라서, 암호 데이터(42)를 알지 못하면, 쓰기 데이터(43)가 어느 어드레스에 저장되었는지 알 수 없다.
쓰기 데이터(43)는 암호화되어 비휘발성 메모리 셀 어레이(20)에 저장되기 때문에, 비휘발성 메모리 장치(100)에 전원 공급이 차단되어도 쓰기 데이터(43)는 사라지지 않는다. 또한, 쓰기 데이터(43)는 새로운 데이터로 업데이트가 가능하며, 도 4의 OTP 영역(21)에 쓰기 데이터(43)가 저장된 경우에는 암호화된 쓰기 데이터(43)의 수정을 차단할 수 있다.
도 6은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 순서도이다. 비휘발성 메모리 장치(100)는 적어도 하나의 연산들 중에서 어느 하나의 연산을 표시하는 연산 데이터 및 연산을 위한 입력 데이터를 입력 받고, 연산 및 입력 데이터들에 대응하는 비휘발성 메모리 셀 어레이의 어드레스를 출력한다. 비휘발성 메모리 장치(100)는 연산들의 결과 데이터를 미리 저장하여, 상기 어드레스에 저장된 결과 데이터를 출력한다. 비휘발성 메모리 장치(100)는 상기 비휘발성 메모리 셀 어레이로부터 출력된 상기 결과 데이터를 판독한다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 어드레스 디코더
20: 비휘발성 메모리 셀 어레이
30: 판독부
100: 비휘발성 메모리 장치

Claims (15)

  1. 비휘발성 메모리 장치에 있어서,
    적어도 하나의 연산들 중에서 어느 하나의 연산을 표시하는 연산 데이터 및 상기 연산을 위한 입력 데이터를 입력 받고, 상기 연산 및 입력 데이터들에 대응하는 상기 비휘발성 메모리 셀 어레이의 어드레스를 출력하는 어드레스 디코더;
    상기 연산들의 결과 데이터를 미리 저장하여, 상기 어드레스에 저장된 결과 데이터를 출력하는 비휘발성 메모리 셀 어레이; 및
    상기 비휘발성 메모리 셀 어레이로부터 상기 결과 데이터를 판독하는 판독부를 포함하는 비휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 판독부는 상기 비휘발성 메모리 셀 어레이의 비트 라인의 수와 동일한 수의 센스 앰프를 포함하는 비휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 어드레스 디코더는 상기 비휘발성 메모리 셀 어레이의 로우 디코더인 비휘발성 메모리 장치.
  4. 제 3 항에 있어서,
    상기 비휘발성 메모리 셀 어레이는 상기 로우 디코더에 의해 선택된 행의 결과 데이터를 동시에 출력하는 비휘발성 메모리 장치.
  5. 제 1 항에 있어서,
    상기 비휘발성 메모리 셀들은 RRAM, MRAM 또는 PRAM 중 어느 하나인 비휘발성 메모리 장치.
  6. 제 1 항에 있어서,
    상기 비휘발성 메모리 셀 어레이의 비트 라인들로 입력되는 쓰기 데이터의 암호화를 수행하는 암호화부를 더 포함하는 비휘발성 메모리 장치.
  7. 제 6 항에 있어서,
    상기 암호화부는 쓰기 주소 및 암호화 데이터를 이용하여 상기 쓰기 데이터의 암호화를 수행하는 비휘발성 메모리 장치.
  8. 제 1 항에 있어서,
    상기 비휘발성 메모리 셀 어레이의 일부 셀들은 OTP 영역이고, 상기 연산들의 결과 데이터는 상기 OTP 영역에 저장된 것을 특징으로 하는 비휘발성 메모리 장치.
  9. 비휘발성 메모리 장치의 동작 방법에 있어서,
    적어도 하나의 연산들 중에서 어느 하나의 연산을 표시하는 연산 데이터 및 상기 연산을 위한 입력 데이터를 입력 받고, 상기 연산 및 입력 데이터들에 대응하는 상기 비휘발성 메모리 셀 어레이의 어드레스를 출력하는 단계;
    상기 연산들의 결과 데이터를 미리 저장하여, 상기 어드레스에 저장된 결과 데이터를 출력하는 단계; 및
    상기 비휘발성 메모리 셀 어레이로부터 출력된 상기 결과 데이터를 판독하는 단계를 포함하는 비휘발성 메모리 장치의 동작 방법.
  10. 제 9 항에 있어서,
    상기 판독하는 단계는 상기 비휘발성 메모리 셀 어레이의 비트 라인의 수와 동일한 수의 센스 앰프를 이용하여 판독하는 비휘발성 메모리 장치의 동작 방법.
  11. 제 9 항에 있어서,
    상기 어드레스를 출력하는 단계는 상기 비휘발성 메모리 셀 어레이의 행을 나타내는 어드레스를 출력하는 비휘발성 메모리 장치의 동작 방법.
  12. 제 11 항에 있어서,
    상기 결과 데이터를 출력하는 단계는 상기 행을 나타내는 어드레스에 저장된 결과 데이터를 동시에 출력하는 비휘발성 메모리 장치의 동작 방법.
  13. 제 9 항에 있어서,
    상기 비휘발성 메모리 셀 어레이의 비트 라인들로 입력되는 쓰기 데이터의 암호화를 수행하는 단계를 더 포함하는 비휘발성 메모리 장치의 동작 방법.
  14. 제 13 항에 있어서,
    상기 암호화를 수행하는 단계는 쓰기 주소 및 암호화 데이터를 이용하여 상기 쓰기 데이터의 암호화를 수행하는 비휘발성 메모리 장치의 동작 방법.
  15. 제 9 항에 있어서,
    상기 비휘발성 메모리 셀 어레이의 일부 셀들은 OTP 영역이고, 상기 연산들의 결과 데이터를 상기 OTP 영역에 미리 저장하는 단계를 더 포함하는 비휘발성 메모리 장치의 동작 방법.
KR1020120089669A 2012-08-16 2012-08-16 비휘발성 메모리 장치 및 그 동작 방법 KR20140023609A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120089669A KR20140023609A (ko) 2012-08-16 2012-08-16 비휘발성 메모리 장치 및 그 동작 방법
US13/747,777 US20140050005A1 (en) 2012-08-16 2013-01-23 Nonvolatile memory apparatus and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120089669A KR20140023609A (ko) 2012-08-16 2012-08-16 비휘발성 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20140023609A true KR20140023609A (ko) 2014-02-27

Family

ID=50099930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120089669A KR20140023609A (ko) 2012-08-16 2012-08-16 비휘발성 메모리 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US20140050005A1 (ko)
KR (1) KR20140023609A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160115649A (ko) * 2015-03-26 2016-10-06 윈본드 일렉트로닉스 코포레이션 반도체 메모리 장치 및 데이터 처리 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6181218B2 (ja) * 2016-02-09 2017-08-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2534600B2 (ja) * 1992-06-19 1996-09-18 松下電器産業株式会社 文字列照合装置
US6339819B1 (en) * 1997-12-17 2002-01-15 Src Computers, Inc. Multiprocessor with each processor element accessing operands in loaded input buffer and forwarding results to FIFO output buffer
EP1209568A1 (en) * 1999-02-22 2002-05-29 Hitachi, Ltd. Memory card, method for allotting logical address, and method for writing data
WO2008070581A2 (en) * 2006-12-01 2008-06-12 F. Poszat Hu, Llc Computer generated hologram
WO2009105055A1 (en) * 2007-05-10 2009-08-27 Micron Technology, Inc. Memory area protection system and methods
US8188763B2 (en) * 2008-08-14 2012-05-29 Nantero, Inc. Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same
JP5474327B2 (ja) * 2008-10-02 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備えるデータ処理システム
KR20110102734A (ko) * 2010-03-11 2011-09-19 삼성전자주식회사 오티피 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치
EP2375398A1 (en) * 2010-04-12 2011-10-12 Dialog Semiconductor GmbH User programmable graphics in non-volatile memory for EPD driver IC
KR20130006942A (ko) * 2011-06-27 2013-01-18 삼성전자주식회사 재구성 가능한 논리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160115649A (ko) * 2015-03-26 2016-10-06 윈본드 일렉트로닉스 코포레이션 반도체 메모리 장치 및 데이터 처리 방법
US9612753B2 (en) 2015-03-26 2017-04-04 Winbond Electronics Corp. Semiconductor memory apparatus and data processing method

Also Published As

Publication number Publication date
US20140050005A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
JP6587188B2 (ja) 乱数処理装置、集積回路カード、および乱数処理方法
KR102353058B1 (ko) 시스템 온 칩 및 그것의 동작 방법
CN104919434B (zh) 用于在固态驱动器中进行较低页数据恢复的***和方法
US20170053716A1 (en) Otp memory including test cell array and method of testing the same
CN103403805B (zh) 半导体存储装置及其控制方法
CN105632543A (zh) 具有防篡改性的非易失性存储装置及集成电路卡
US11416417B2 (en) Method and apparatus to generate zero content over garbage data when encryption parameters are changed
JP2017011678A (ja) 耐タンパ性を有する不揮発性メモリ装置および集積回路カード、不揮発性メモリ装置の認証方法、個体識別情報生成方法
US10416909B2 (en) Methods for phase-change memory array
CN114631093B (zh) 具有安全存取密钥的半导体装置及相关联方法及***
US10372948B2 (en) Scrambling apparatus and method thereof
EP3667668A1 (en) Mram memory with otp cells
US20150341171A1 (en) Virtual bands concentration for self encrypting drives
KR102116879B1 (ko) 전자 장치
CN104798055A (zh) 存储器控制器、数据存储装置和存储器控制方法
KR20140107948A (ko) 반도체 장치 및 이를 포함하는 프로세서와 시스템
KR20150120557A (ko) 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법
CN108073523A (zh) 算术电路及半导体器件
KR20150021376A (ko) 전자 장치
KR20140023609A (ko) 비휘발성 메모리 장치 및 그 동작 방법
US10372627B2 (en) Method to generate pattern data over garbage data when encryption parameters are changed
US7949698B2 (en) Circuit arrangement and method for initializing a random number generator
KR20180015896A (ko) 저항 변화 메모리의 수명 연장 방법 및 그 방법을 이용하는 데이터 저장 시스템
JP6937288B2 (ja) 不揮発性メモリ装置およびチャレンジ・レスポンス方法
JP2007079762A (ja) フラッシュメモリの管理方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid