TW484136B - Integrated memory with memory-cells and reference-cells - Google Patents
Integrated memory with memory-cells and reference-cells Download PDFInfo
- Publication number
- TW484136B TW484136B TW089124632A TW89124632A TW484136B TW 484136 B TW484136 B TW 484136B TW 089124632 A TW089124632 A TW 089124632A TW 89124632 A TW89124632 A TW 89124632A TW 484136 B TW484136 B TW 484136B
- Authority
- TW
- Taiwan
- Prior art keywords
- wlref
- word line
- memory
- line
- spare
- Prior art date
Links
- 101000868045 Homo sapiens Uncharacterized protein C1orf87 Proteins 0.000 claims description 12
- 102100032994 Uncharacterized protein C1orf87 Human genes 0.000 claims description 12
- 230000002079 cooperative effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 description 7
- 230000002950 deficient Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 3
- 241000402754 Erythranthe moschata Species 0.000 description 1
- 108010001267 Protein Subunits Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
484136 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(1 ) 本發明涉及一種具有記憶胞及參考記憶胞之積體記憶 體。 此種 FRAMs(Ferroelectric Random Access Memory) 形式之積體記憶體在US 5 844 832中已有描述。在對記 憶胞中之一進行存取之前,該參考記憶胞用來在此記憶 體之位元線上產生一種參考電位。各記憶胞之選取是由 與其相連接之字元線來達成,參考記億胞之選取是由與 其相連接之參考字元線來達成。 一般已爲人所知者是:在積體記憶體中設置一些備用 (redundant )之記憶胞(其與備用之字元線相連接)來修 復各缺陷。藉由相對應之邏輯電路之程式化,則可在記 憶體操作時使備用之字元線及與其相連接之備用之記憶 胞依據位址來取代正常之字元線及與其相連接之記憶 胞。 本發明之目的是提供一種積體記憶體,有一般之 記憶胞及參考記憶胞且可藉由備用之記彳修復各缺 陷,這些備用之元件使用儘可能少之 上述目的以申請專利範圍第1項之餐^記憶體來達成 。本發明有利之其它形式敘述在申胃#^^利範圍附屬項 中。 在本發明之積體記憶體中設有備用之記憶胞,其配置 在此記憶體之位元線及備用字元線之相交點。此外,此 記憶體具有可程式化之驅動單元,由其程式化狀態可知 :備用之字元線及與其相連接之備用之記憶胞在記憶體 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------------- (請先閱讀背面之注意事項再填寫本頁) 484136 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明( 操作時是否已取代一條字元線及與其相連接之記憶胞之 一或已取代一條參考字元線及與其相連接之參考記憶 胞。 在傳統之字元線備用過程中備用之字元線被程式化時 只用來依據位址來取代正常位元線之一,但在本發明之 積體記憶體中則存在一些選擇性:備用之字元線是否用 於此目的或用來取代各參考字元線中之一。因此,在本 發明中利用備用之字元線及與其相連之備用之記憶胞不 但可修復正常記憶胞之缺陷,亦可修復各參考記憶胞之 缺陷,或亦修復與其相連之正常字元線或參考字元線。 這在字元線備用時是表示一種很大之彈性。反之,若設 置各別之備用字元線,其中一些用來修復正常字元線之 缺陷而另一些是用來修復各參考字元線之一之缺陷,則 此種記憶體所具有之備用字元線之數目必較本發明之記 憶體者還多。本發明因此認知:一種記憶體即使有較多 數目之正常字元線,但每一記憶方塊只有數目很少之參 考字元線(例如,一條或二條)。"一條參考字元線具有 缺陷”此種機率因此較一條正常字元線發生缺陷時之機 率小很多。因此,設置各別之備用字元線一方面來修復 正常之字元線且另一方面來修復各參考字元線是無效率 的。藉由設置共同之備用字元線以便選擇性地修復正常 字元線之一或修復各參考字元線之一,則在本發明中備 用字元線之數目即可保持較小,空間需求因此亦較小。 依據本發明之其它形式,此積體記憶體之驅動單元具 -4- ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ! --------t--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 484136 A7 _____B7___ 五、發明說明(3 ) 有第一子單元,其用來區別:在記憶體操作期間此備用 之字元線是否取代字元線之一或取代該參考字元線。此 外,此驅動單元具有第二子單元,其決定此備用字元線 被驅動單元所驅動之時間。爲了此一目的,則在字元線 之一被驅動之前,在存取記憶胞之一時若參考字元線由 備用字元線所取代,第二子單元即驅動該驅動單元以便 產生該參考電位。在字元線之一由備用之字元線所取代 時,只有在參考字元線被驅動而產生該參考電位之後第 二子單元才驅動該驅動單元。 本發明以下將依據圖式中之實施例來詳述。 圖式之簡單說明: 第1圖 本發明積體記憶體之記憶胞陣列。 第2圖是第1圖之積體之驅動單元。 第3圖 是第1圖之記憶體之電位曲線。 第1圖顯示積體記憶體之記憶胞MC,其配置於位元線 .BL i,/ BL i與字元線WL i之相交點。此記憶體具有許多字元 線WL i,但第1圖中只顯示3條。此記憶體另外具有許多位 元線,第1圖中只顯示二對(P a i r)位元線。每一對位元線 都與一個讀出放大器SA相連接,此讀出放大器SA用來放 大此位元線對中所產生之差動信號。每對位兀線之一條 位元線BL1,/BLl ; BL2,/BL2都經由短路電晶體SH而互相 連接。此短路電晶體SH之閘極是與短路信號EQ相連接。 第1圖之記憶體另外具有一些參考記憶胞CREF,其配 置在位元線BLi,/BLi與參考字元線WLREF,/WLREF之相 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------^---------^9— (請先閱讀背面之注意事項再填寫本頁) 484136 A7 B7 五、發明說明( 交點。參考記憶胞CREF用來產生位元線上之參考電位, 以下將詳述。此記憶體另又具有一些備用記憶胞RC,其 配置在位元線BLi,/ BLi與備用字元線RWL1,RWL2之相交 點。 記憶胞MC,參考記憶胞CREF和備用記憶胞rc之構造相 同。第1圖中只明顯地顯示之二個參考記憶胞CREF,其 餘之參考記憶胞CREF,記憶胞MC和備用記憶胞rc只藉由 記憶胞陣列中各別相交點處之正方形來表示。每一記憶 胞都具有一個選擇電晶體T及一個記憶電容器C。此記憶 電容器C具有鐵電介電質。此記憶體是FRAM型式之鐵電記 憶體。此§5憶電谷窃C之一*個電極經由選擇電晶體T之可 控制之區段而與所屬之位元線BLi,/BLi相連接。C之另 一個電極是與板電位VP相連接。選擇電晶體T之閘極是 與所屬之字元線WLi或參考字元線WLREF,/WLREF或備用 字元線RWL,,RWL2相連接。
字元線WLi是與列解碼器RDEC之輸出相連接。參考字元 線WLREF,/WLREF是與控制電路CTR之輸出端相連接。備 用字元線RWL1,RWL2是與驅動單元AKT之輸出相連接。 列位址RADR在輸入側傳送至驅動單元AKT和列解碼器 RDEO 以下將依據第3圖來說明第1圖所示電路之作用旌,此 時係假定記憶胞MC或參考記憶胞CREF未發生缺陷,備用 力 字元線RWL1,RWL2因此不會被驅動單元AKT所驅動。 以下將詳述此種位於字元線WL1和位元線BL1相交處之記 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---- 麝_ 經濟部智慧財產局員工消費合作社印製 484136
經濟部智慧財產局員工消費合作社印製
憶胞MC之存取方式。首先,此二條位元線BL1,/BL1放 電至接地電位。先前已在此種與位元線BL1相連之參考 記憶胞CREF中儲存邏輯"0"。只要此二條參考字元線 WLREF,/WLREF具有高位準,則由此二個參考記憶胞CREF (其是與第一對位元線BL1,/BL1相連接)之內容即讀出 至此二條位元線上。在此二條參考字元線又具有低位準 時,藉由短路電晶體SH之閘極中之短路信號EQ之高位準 使此二條位元線BL1,/BL1短路。所期望之參考電位 VREF(其等於先前在此二條位元線BL1,/BL1上之電位之 平均値)因此可在此二條位元線上調整。 在短路電晶體SH又截止(off )(此時短路信號EQ具有低 位準)之後,第一字元線WL1依據此種施加至列解碼器 RDEC之列位址RADR而處於高位準,這樣可使相交點處之 即將讀出之記憶胞MC之選擇電晶體T導電性地與第一位元 線BL1相連接。在第3圖中假設:記憶胞MC中儲存邏輯 。第一位元線BL1上之電位因此可較參考電位VREF還高, 此參考電位VREF仍保持在第二位元線/BL1上。然後在時 間點tSA時此讀出放大器(其至目前仍然是去(de-)驅動 的)被驅動,使其可在位元線對BL1,/BL1處於整個供電 位準VDD,接地時使差動信號放大。 由第3圖可知,在每次對記憶胞MC中之一進行讀出時 ,在此種與記憶胞MC相連接之字元線WLi被驅動之前,首 先驅動此二條參考字元線WLREF,/ WLREF,以便產生此參 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------^------ (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 484136 五、發明說明( 考電位VREF。 第1圖所示之備用字元線RWL1,RWL2及與其連接之備 用記億胞RC在備用情況時分別用來選擇性地取代字元線 WLi中之一及與其相連接之記憶胞MC或取代該參考字元 線WLREF,/WLREF中之一及與其相連接之參考記億胞 CREF。第一備用字元線RWL1因此只可取代這些字元線 WLI,WL3或參考字元線WLREF,這些字元線之記憶胞配 置在其與位元線BL1,BL2之相交處。第二備用字元線 RWL2則用來取代有缺陷之字元線WL2或有缺陷之參考字 元線/ WLREF,其記憶胞配置在其與位元線/BL1,/BL2之 相交處。 若字元線WLi之一由備用字元線RWL1,RWL2之一所”修 復”,則後者即依據位址來取代WLi。即,在施加相對應 之列位址RADR時,取代用之備用字元線被驅動以取代此 種即將被取代之字元線WLi。 若參考字元線WLREF,/WLREF之一由備用字元線RWL1, RWL2之一"修復〃,則後者在字元線WLi之一每次驅動之 前即被驅動以便在位元線上產生該參考電位VREF以取代 此種即將被取代之參考字元線。 若藉由驅動單元AKT來驅動該備用字元線RWL1,RWL2 之一(此處亦依據第2圖來說明),則此驅動單元AKT須藉 由控制信號DAKT來控制此控制單元CTR或列解碼器RDEC ,使即將被取代之字元線WL i或參考字元線WLREF, /WLREF不被驅動。 --------訂--------- (請先閱讀背面之注意事項再填寫本頁) 484136 A7
五、發明說明(7 ) 依據:正常之字元線WLi之一或參考字元線WLREF, /WLREF之一是否由備用之字元線所取代,則以第3圖中 可推知之時間特性由驅動單元AKT來驅動該備用字元線 。這樣可確保:在字元線WLi之一被取代時只有在參考字 元線WLREF,/ WLREF被驅動及相關之參考電位VREF產生之 後備用字元線才被驅動,且在取代該參考字元線WLREF, /WLREF之一時在驅動字元線WLi之一之前使備用字元線被 驅動,以便藉助此備用字元線而在位元線上產生該參考 電位VREF。 第2圖是第1圖中驅動單元AKT之構造。此驅動單元AKT 對每一備用字元線RWL1,RWL2都具有第2圖所示之組件。 圖中只顯示這些對應於第一備用字元線RWL1之組件。此 驅動單元AKT具有第一多工器MUX1,第二多工器MUX2, 第一子單元U1及第二子單元U2。第一子單元U1是可程式 化的,因此可決定:備用之字元線RWL1是否用來取代字 元線WLi之一或取代該參考字元線WLREF,/WLREF之一。 第一子單元U1控制此多工器MUX1,MUX2之連接狀態。若 備用之字元線RWL1取代正常之字元線WLi之一,則此二 個多工器MUX1,MUX2之第一輸入端IN1處之信號對其輸 出信號是有決定性作用的。反之,若備用字元線RWL1取 代該參考字元線WLREF,/ WLREF中之一,則此二個多工 器MUX1,MUX2之第二輸入端IN2處之信號對此多工器之 輸出信號是有決定性作用的。 第一多工器MUX1之第一輸入端IN1是與比較器CMP之輸 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注咅5事項再填寫本頁) --------訂---------線· 經濟部智慧財產局員工消費合作社印製 484136 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(8) 出端相連接。比較器CMP之一個輸入端是與可程式化之 電性熔絲形式之元件F相連接,元件F用來調整此種即將 被取代之字元線WLi之位址。列位址RADR傳送至比較器 CMP之第二輸入端。若比較器CMP已確定其二個輸入信號 相同,則其輸出具有一種高位準。第一多工器MUX1進行 此備用字元線RWL1之驅動,只要其經由電晶體T而與電 源電位VDD相連接時,電晶體T之導通時間點是由第二多 工器MUX2之輸出信號所決定。在以備用字元線RWL1來取 代字元線WLi之一時,第一時間單元T1之輸出信號(其與 第二多工器MUX2之第一輸入端IN1相連接)是有決定性作 用的。只有在第3圖中之參考電位藉由參考字元線WLREF ,/WLREF產生之後,第一時間單元T1才使電晶體T導通 •且因此使第一多工器MUX1與電源電位VDD相連接而使第 一多工器MUX1被驅動。 第一多工器MUX1之第二輸入端IN2是與電源電位VDD相 連接。第二多工器MUX2之第二輸入端IN2是與第二時間單 元T2相連接,第二時間單元T2經由電晶體T以第3圖所 示之參考字元線WLREF,/WLREF之時間特性來驅動第一多 工器MUX1。若備用字元線RWL1取代該參考字元線WLREF ,/WLREF中之一,則只要電晶體T依據第二時間單元T2 而導通時,由於第一多工器MUX1之第二輸入端IN2上之 電源電位VDD而使備用字元線RWL1被驅動。 第2圖中之第一子單元U1另外可用來產生此控制信號 DAKT,藉此來控制第1圖中之列解碼器RDEC或控制單元 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 484136 A7 B7 五、發明說明(9) CTR,使即將由備用字元線RWL1所取代之字元線WLi或參 考字元線WLREF不會被驅動。 符號之說明 MC.....記憶胞 ML i ....字元線 BLi,/BLi ....位元線 SA.....讀出放大器 WLREF,/ WLREF.....參考字元線 CREF...參考記憶胞 RWL1,RWL2 ....備用字元線 RC.....備用記憶胞 T......選擇電晶體 C......記憶電容器 FRAM...鐵電記憶體 CTR ....控制電路 AKT ....驅動單元 SH.....短路電晶體 RDEC ...列解碼器 U1.....第一子單元 U2.....第二子單元 MUX1 ,MUX2.....多工器 CMP....比較器 F......可程式化元件 T……電晶體 -11· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
Claims (1)
- 484136 A8 B8 C8 D8 六、申請專利範圍 1 . 一種積體記憶體,其特徵爲具有: -記憶胞(MC ),其配置在字元線(WL i )和位元線 (BLi,/ BLi )之相交處, -參考記憶胞(CREF),其配置在位元線(BLi,/BLi ) 與至少一條參考字元線(WLREF,/WLREF)之相交 處且在存取各記憶胞(MC )之一之前用來產生位元 線上之參考電位(VREF ), -備用記憶胞(RC ),其配置駐備用字元線(RWL 1, .RWL2)和位元線(BLi,/BLi)之相交處, -可程式化之驅動單元(AKT ),其程式化狀態是與 下述情況有關:備用字元線(RWL1,RWL2)及其所 連接之備用記憶胞(RC )在此記憶體操作時是否取 代字元線(WL i )之一及與其相連接之記憶胞(MC ) 或取代該參考字元線(WLREF,/WLREF)及與其相 連接之參考記憶胞(CREF)。 2 ·如申請專利範圍第1項之積體記憶體,其中 -其驅動單元(AKT)具有第一子單元(U1)及第二子 • 單元(U 2 ), -其第一子單元(U1)用來區別:備用字元線(RWL1, RWL2 )在此記憶體操作時是否用來取代字元線 (WLi )之一或取代該參考字元線(WLREF,/WLREF ), ‘ -其第二子單元(U2)用來決定此參考字元線(RWL 1, RWL2 )被驅動單元所驅動之時間,其過程是在存 取記憶胞(MC)之一時, -12 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐1 ' ---------------- (請先閱讀背面之注音?事項再填寫本頁) 訂·六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 若參考字元線(WLREF,/WLREF)由備用字元線 (RWL1,RWL2)所取代,則在字元線(WLi)之一被 驅動之前第二子單元(U2 )驅動此參考字元線以 便產生該參考電位(VREF), 若字元線(WLi )之一由備用字元線(RWL1,RWL2) 所取代,則只有在參考字元線(WLREF,/ WLREF ) 被驅動以產生該參考電位(VREF)之後此第二子 單元(U2)才驅動此備用字元線(RWLl,RWL2)。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19956069A DE19956069A1 (de) | 1999-11-22 | 1999-11-22 | Integrierter Speicher mit Speicherzellen und Referenzzellen |
Publications (1)
Publication Number | Publication Date |
---|---|
TW484136B true TW484136B (en) | 2002-04-21 |
Family
ID=7929869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089124632A TW484136B (en) | 1999-11-22 | 2000-12-02 | Integrated memory with memory-cells and reference-cells |
Country Status (7)
Country | Link |
---|---|
US (1) | US6438053B1 (zh) |
EP (1) | EP1102168B1 (zh) |
JP (1) | JP4541530B2 (zh) |
KR (1) | KR100697441B1 (zh) |
CN (1) | CN1175425C (zh) |
DE (2) | DE19956069A1 (zh) |
TW (1) | TW484136B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6510093B1 (en) * | 2001-10-18 | 2003-01-21 | International Business Machines Corporation | Method and apparatus for cycle time reduction in a memory system using alternating reference cells and isolated sense lines |
JP2004013961A (ja) * | 2002-06-04 | 2004-01-15 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
JP3851856B2 (ja) | 2002-09-06 | 2006-11-29 | 株式会社東芝 | 半導体記憶装置 |
JP2005285281A (ja) | 2004-03-30 | 2005-10-13 | Nec Electronics Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
US8724414B2 (en) * | 2010-02-09 | 2014-05-13 | Qualcomm Incorporated | System and method to select a reference cell |
US8605520B2 (en) * | 2010-09-22 | 2013-12-10 | Magic Technologies, Inc. | Replaceable, precise-tracking reference lines for memory products |
US9147457B2 (en) * | 2012-09-13 | 2015-09-29 | Qualcomm Incorporated | Reference cell repair scheme |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5031151A (en) * | 1988-04-01 | 1991-07-09 | International Business Machines Corporation | Wordline drive inhibit circuit implementing worldline redundancy without an access time penalty |
US5022006A (en) * | 1988-04-01 | 1991-06-04 | International Business Machines Corporation | Semiconductor memory having bit lines with isolation circuits connected between redundant and normal memory cells |
JP3202042B2 (ja) * | 1991-07-29 | 2001-08-27 | 株式会社日立製作所 | 半導体記憶装置 |
US5343429A (en) * | 1991-12-06 | 1994-08-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having redundant circuit and method of testing to see whether or not redundant circuit is used therein |
FR2716566B1 (fr) * | 1994-02-23 | 1996-04-19 | Sgs Thomson Microelectronics | Circuit de sélection d'éléments de mémoire redondants et mémoire "Flash Eeprom" comportant ledit circuit. |
US5844832A (en) * | 1996-08-22 | 1998-12-01 | Samsung Electronics Co., Ltd. | Cell array structure for a ferroelectric semiconductor memory and a method for sensing data from the same |
KR100268444B1 (ko) * | 1997-08-30 | 2000-10-16 | 윤종용 | 강유전체 랜덤 액세스 메모리 장치 |
JP3194368B2 (ja) * | 1997-12-12 | 2001-07-30 | 日本電気株式会社 | 半導体記憶装置及びその駆動方法 |
US5963489A (en) * | 1998-03-24 | 1999-10-05 | International Business Machines Corporation | Method and apparatus for redundancy word line replacement in a repairable semiconductor memory device |
-
1999
- 1999-11-22 DE DE19956069A patent/DE19956069A1/de not_active Withdrawn
-
2000
- 2000-11-15 EP EP00124934A patent/EP1102168B1/de not_active Expired - Lifetime
- 2000-11-15 DE DE50010660T patent/DE50010660D1/de not_active Expired - Fee Related
- 2000-11-21 JP JP2000354309A patent/JP4541530B2/ja not_active Expired - Fee Related
- 2000-11-22 KR KR1020000069550A patent/KR100697441B1/ko not_active IP Right Cessation
- 2000-11-22 CN CNB001373722A patent/CN1175425C/zh not_active Expired - Fee Related
- 2000-11-22 US US09/718,937 patent/US6438053B1/en not_active Expired - Lifetime
- 2000-12-02 TW TW089124632A patent/TW484136B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100697441B1 (ko) | 2007-03-20 |
EP1102168B1 (de) | 2005-07-06 |
DE19956069A1 (de) | 2001-05-31 |
CN1175425C (zh) | 2004-11-10 |
JP4541530B2 (ja) | 2010-09-08 |
EP1102168A2 (de) | 2001-05-23 |
EP1102168A3 (de) | 2004-02-11 |
DE50010660D1 (de) | 2005-08-11 |
KR20010051873A (ko) | 2001-06-25 |
JP2001184858A (ja) | 2001-07-06 |
CN1319847A (zh) | 2001-10-31 |
US6438053B1 (en) | 2002-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3916837B2 (ja) | 強誘電体メモリ | |
US5555212A (en) | Method and apparatus for redundancy word line replacement in a semiconductor memory device | |
US5574679A (en) | Memory data protection for a ferroelectric memory | |
KR100656215B1 (ko) | 용장 셀을 갖는 메모리 디바이스 | |
US6751137B2 (en) | Column repair circuit in ferroelectric memory | |
US6654274B2 (en) | Ferroelectric memory and method for driving the same | |
TW484136B (en) | Integrated memory with memory-cells and reference-cells | |
TW558721B (en) | Memory device having redundant cells | |
JP3487753B2 (ja) | 半導体記憶装置 | |
US6906943B2 (en) | Ferroelectric memory device comprising extended memory unit | |
JP3717097B2 (ja) | 強誘電体メモリ | |
US6421285B2 (en) | Semiconductor storage device using redundancy method | |
CA2223222C (en) | Data-bit redundancy for semiconductor memories | |
TW475179B (en) | Integrated memory with memory-cells and reference-cells | |
US6487128B2 (en) | Integrated memory having memory cells and reference cells, and operating method for such a memory | |
US6430080B1 (en) | Integrated ferroelectric memory having plate lines selected by a column decoder | |
JP4431331B2 (ja) | リダンダンシー回路を備えた強誘電体メモリ装置 | |
JP2002042481A (ja) | スペアセルを含むダイナミックメモリー回路 | |
TW561492B (en) | Integrated memory with read-amplifiers that are arranged on the opposite sides of a cell-array | |
TW536701B (en) | Integrated memory having a reference potential and operating method for such a memory | |
KR100527529B1 (ko) | 입출력 대역폭을 조절할 수 있는 메모리 장치 | |
JP2003162894A (ja) | 強誘電体メモリ及びその駆動方法 | |
US20030156446A1 (en) | Integrated memory circuit having storage capacitors which can be written to via word lines and bit lines | |
US20050122761A1 (en) | FeRAM having wide page buffering function | |
JP2000268597A (ja) | 半導体記憶装置及びそのアドレス割り付け方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |