TW472299B - III-V compound semiconductor - Google Patents

III-V compound semiconductor Download PDF

Info

Publication number
TW472299B
TW472299B TW089103826A TW89103826A TW472299B TW 472299 B TW472299 B TW 472299B TW 089103826 A TW089103826 A TW 089103826A TW 89103826 A TW89103826 A TW 89103826A TW 472299 B TW472299 B TW 472299B
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
pattern
scope
layer
melon
Prior art date
Application number
TW089103826A
Other languages
English (en)
Inventor
Kazumasa Hiramatsu
Hideto Miyake
Takayoshi Maeda
Yasushi Iyechika
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Application granted granted Critical
Publication of TW472299B publication Critical patent/TW472299B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03543—Mice or pucks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
    • F04D—NON-POSITIVE-DISPLACEMENT PUMPS
    • F04D25/00—Pumping installations or systems
    • F04D25/02—Units comprising pumps and their driving means
    • F04D25/08—Units comprising pumps and their driving means the working fluid being air, e.g. for ventilation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Description

472299 A7 B7 五、發明說明（1 ) 發明背景 發明範圍 (請先閱讀背面之注意事項再填寫本頁) 本發明係關於以通式I n tl G a b A 1。N (其中a + b + c = l ’ OSa 各 1 ’ ， OSc 各 1)表 示的ΠΙ — V化合物半導體。 相關技藝的說明 以通式 I HaGabAlcN (其中 a + b + c = l， OSaSl，OSbSl，表示的皿一v 化 合物半導體可以作爲範圍由電磁光譜之紫外光區至可見光 區之高效率發光裝置的材料，因爲其相當於紫外光至紅光 的直接帶隙可藉改變第m族元素的組成而得到調整。除此 之外’因爲和S i及GaAs等常用的半導體相較，該等 化合物半導體具有大的帶隙，所以利用其在高溫下（此時 習知的半導體已無法運作）可以保持如半導體之性質的特 性，理論上應能製得具有極佳環境抗性的電子裝置。 經濟部智慧財產局員工消費合作社印製 然而，就該等化合物半導體而言，因爲其在接近熔點 時具有極高的蒸汽壓而極難成長出大的晶體，所以實用尺 寸的晶體（其可作爲供半導體裝置製造用的基材）即無法 製得。因此，在化合物半導體的製造中，藍寶石、S i C 、或者與化合物半導體具有類似晶體結構且能製得大的晶 體的其他材料常作爲化合物半導體外延成長於其上的基材 。使用此方法，具有相當良好品質之化合物半導體的晶體 得以製得。即使如此，因基材與化合物半導體間晶格常數 本紙張尺度適用_國國家標準（CNS)A4規格（210 X 297公釐） -4 - 472299 Α7 Β7 五、發明說明（2 ) 或熱擴散係數之差異而產生的晶體缺陷亦難以降低，並且 通常會有約1 0 8厘米-2或以上之缺陷密度的產生。 (請先閱讀背面之注意事項再填寫本頁) 另一方面，用以製得具有降低之缺陷密度的化合物半 導體之技術亦經披露，其使用具有如上所述之高晶體缺陷 密度的化合物半導體作爲基底（】pn . J . Appl . Phys .，Vol • 36,L899頁，1 997 )。即，高缺陷密度化合物半導體（在下 文中常稱爲基底晶體）係爲S i 〇2圖樣所覆蓋，而在其中 留下顯微開口，第二晶體成長（在下文中，第二晶體成長 可以稱爲再成長）並在彼之上實施。此方法的槪要將參考 _ 1作說明。 首先，於再成長的最初階段中，圖樣上未有晶體的成 長，晶體成長僅在開口中產生，即，產生選擇性成長。當 晶體成長自此階段持續進行時，各開口中的晶體成長會擴 展至整個圖樣，而得到將圖樣覆蓋於彼之下的結構。雖然 圖樣覆蓋之後步驟仍停留在再成長之晶體表面上，但是再 成長表面上的步驟會隨著晶體成長的進展而逐漸地平滑， 最後，即可得到平坦的晶體表面。 經濟部智慧財產局員工消費合作社印製 迄今，以下兩種方法據悉爲可行的方法其係藉上述內 埋結構的製造來降低化合物半導體中的晶體缺陷。此兩種 方法爲氫化物蒸汽相外延法（在下文中通常稱爲H V P E 法）及有機金屬蒸汽相外延法（在下文中通常稱爲 MOVPE法）。然而，該等方法涉及以下的問題。 首先，當其爲Η V Ρ Ε法時，習知成長於圖樣之上的 化合物半導體係以略微不同於基底晶體的角度定向而成長 -5- 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472299 A7 B7 五、發明說明（3 ) 於開口之上的晶體則具有與基底晶體一致的晶體定向（
Appl. Phys. Leu.，Vol. 73,48 1 頁，1 998 )。因此，成長 於圖樣之上的晶體與成長於開口之上的晶體在晶體定向上 並不一致’其界面形成所謂的低角度晶界其中內含許多邊 緣位錯。當再成長之晶體的厚度增加時，晶體定向逐漸趨 於一致’但是未發生邊緣位錯的膜厚必須爲約6 〇微米或 以上。此種厚膜的成長不僅耗費許多時間，並且亦會發生 因爲再成長晶體與基底晶體間熱擴散係數的差異而使得變 形增加的問題。基材的內部變形會引發基材的形變，此又 使得晶體成長產生問題，並因此引發習見半導體製程中的 製造問題。 本發明之目的係提供瓜一 V化合物半導體其中低角度 晶界的發生受到抑制。 發明槪述 本發明係關於（1 ) ΙΠ — V化合物半導體其具有以通 式 I nuGavAlwN (其中 OSuSl ，OSvSl ， OSw各1 ，u + v+ w= l)表示之第一個ΙΠ — V化合 物半導體形成的層，由不同於第一個m — V化合物半導體 且不同於下文中提及之第二個ΙΠ — V化合物半導體之材料 形成於層上的圖樣，及以通式I nxGayA 1ZN (其中 O^x^l - O^y^l - O^z^l > x + y + z = l )表示之第二個in— V化合物半導體在第一個m — V化合 物半導體及圖樣上形成的層，其中第二個m — V化合物半 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 I II - II ^ ---I I---I I I I I ! I - I — — — — — — —— — I — — — — — — 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6- 472299 A7 B7 五、發明說明（4 ) 導體之（0 0 0 4 )反射X -光擺動曲線最大値一半處的 全寬爲7 0 0秒或以下（不論X —光入射的方向爲何）。 本發明亦係關於（2 ) m — v化合物半導體其具有以 通式 I nuGa'. AlwN (其中 OSuSl ，0SVS1 ，OSwSl ，u + v+ w=l)表示之第一個瓜一V化 合物半導體形成的層，由不同於第一個瓜一V化合物半導 體且不同於下文中提及之第二個皿一V化合物半導體之材 料形成於層上的圖樣，及以通式I η X G a y A 1 z N (其 中 0 盔 xSl ，，OSzSl ，x + y + z = 1 )表示之第二個ΠΙ — V化合物半導體在第一個ΠΙ — V化 合物半導體及圖樣上形成的層，其中圖樣的上表面不與第 二個]Π — V化合物半導體接觸。 除此之外，本發明亦係關於如（1 )或（2 )中所述 的I[[一 V化合物半導體，其中圖樣係由W (鎢）形成。本 發明所涵蓋之半導體裝置及電子裝置的實例有發光二極體 (LED)、雷射二極體（L D )等，但不限於彼。 附圖槪述 圖1係顯示再成長如何依據先前技藝在圖樣上進行的 圖形。 圖2 A及2 B提供以不同方向入射至實例1與比較例 1中之圖樣條紋之X —光擺動曲線的圖形（平行一圖2 A ;垂直一圖2 B )。 使用於圖1中的符號如下。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ------II 訂------------------------------ 472299 A7
五、發明說明（5 ) 經濟部智慧財產局員工消費合作社印製 1 :由第一個m — v化合物半導體形成的層（基底層 ) 2:由不同於第一個及第二個瓜一v化合物半導體之 材料形成的圖樣 3 :由第二個瓜一v化合物半導體形成的層（再成長 層） 發明詳述 使用於本發明之半導體中的m—v化合物半導體其特 徵在於第二個m — v化合物半導體之（〇 〇 〇 4 )反射χ -光擺動曲線最太値一半處的全寬爲7 0 0秒或以下（不 論X —光入射的方向爲何）。 除此之外，本發明的特徵在於由不同於第一個]π_v 化合物半導體及第二個m—ν化合物半導體之材料形成之 圖樣的上表面幾乎不和成長於圖樣之上的晶體接觸。雖然 目即原因不明，但是咸信當圖樣不和再成長於其上的晶體 接觸時低角度晶界的發生會受到抑制。 在某些先前的實例中，孔隙會在圖樣上形成，医I 圖 樣與再成長層間會生成間隙，然而即使在該等情況中，孔 隙亦會在所謂的過度成長之後（即，再成長層係或多或少· 過度成長至與圖樣接觸之後）形成。相較而言，本發日月之 特徵在於再成長層的過度成長幾乎不會出現在圖樣上。 本發明之更詳細的說明將示於以下。 化合物半導體再成長期間具有某些耐久度的材料_ ^ n n n ϋ J— 1· ϋ n I ,β, - n I i I ϋ )aJ I ^ n I I n n I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8- 472299 A7 B7 五、發明說明（6 ) (請先閱讀背面之注意事項再填寫本頁) 合作爲使用於本發明中之圖樣的材料。即，在有圖樣生成 於其上之樣品上的再成長開始之前，如果材料會因蒸發作 用而消散或者會在再成長氣壓中或再成長溫度下因熔化而 變形，則所欲的再成長難以在良好的生產量下實施。然而 ，因爲再成長層不會在本發明之圖樣上過度地成長，所以 圖樣表面的粗糙化，與基底層的分離等至少在再成長的最 初階段中不會發生，並且本發明之效果不會顯著地受到損 害。 更特定言之’樣品在再成長期間係曝於諸如氨的氣壓 下，並且可在該等條件下使用的材料包括諸如W (鎢）、 Re (銶）、Mo (鉬）、Cr (鉻）、Co (銘）、
Si ( W )、金、Z r (錯）、T a (鉬）、T i (駄） 、N b (鈮）、鎳、鉑、V (釩）、H f (給）、及 P d (鈀）等元素，以及諸如B N (氮化硼）與包括諸如 S i 3 N 4的S i N x (氮化矽）等化合物，及諸如氮化鎢 、氮化鈦、氮化銷、氮化給、氮化釩、氮化鈮、氮化鉬、 氮化鉻、氮化鉬、氮化銶、氮化鐵等氮化物。 經濟部智慧財產局員工消費合作社印製 至少兩層之壓層的圖樣（其中壓層中的接觸層係由彼 此相異的材料製成）可於本發明中使用。特定言之，圖樣 的壓層可以包括由W製成的層與除了 W之外的材料製成的 層。此外，使用彼不易製得本發明之結構的材料（例如 S i 〇2)或者在再成長條件下呈現不安定的材料均可作爲 壓層中不同於W之層的材料。 先前習知的圖樣幾何形狀可用於本發明之圖樣。特定 -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472299 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（7 ) 實例包括槪稱爲線/空間圖樣的圖樣其中預定寬度的條紋 彼此平行排列’一者與另一者間以預定寬度的開口分隔’ 以及經由圓形或多邊形開口使基底層部份曝光的圖樣。該 等圖樣幾何形狀可依再成長條件，圖樣材料等選用。 當其爲線/空間圖樣時，圖樣寬度最好不小於 0 . 0 5微米且不大於2 0微米。如果圖樣寬度小於 0 · 0 5微米，則本發明降低缺陷密度之效果將會不足。 另一方面’如果其大於2 0微米，則埋設圖樣所需的時間 又變得太長而不實際。基於相同的理由，當其爲具有圓形 或多邊形開口的圖樣時，開口間的距離最好不小於 0 · 05微米且不大於2 0微米。 當其爲線/空間圖樣時，空間（基底層經由彼被施以 曝光的開口）的寬度最好不小於〇 . 〇 1微米且不大於 2 0微米。如果空間寬度小於〇 . 〇 1微米，則對目前的 半導體製程而言，實用上精確的形狀將難以得到，因此並 不適宜。另一方面，如果其大於2 0微米，則本發明降低 缺陷密度之效果將會不足。基於相同的理由，當其爲具有 圓形或多邊形開口的圖樣時，開口尺寸最好不小於 0.01微米且不大於20微米。 當其爲線/空間圖樣幾何形狀時，條紋方向未有特別 的限制’但是因再成長而使得缺陷降低的效果有時會依條 紋方向而改變。在該等情況中，適宜的方向可依圖樣幾何 形狀、圖樣材料、再成長條件等而選用。 蒸發 '濺射、化學蒸鍍（CVD)，或者電鍍等習知 (請先閱讀背面之注意事項再填寫本頁) (M- 線_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- 經濟部智慧財產局員工消費合作社印製 472299 A7 B7 五、發明說明（8 ) 的技術可用於圖樣的形成。化合物材料的圖樣亦可在化學 反應之前藉形成之膜的化學反應而形成。此技術的實例係 藉包括热之氣壓中之錫Μ吳的退火而形成氮化鑛膜。圖樣的 膜厚可由實際的耐久性及生產量決定。當其爲W時，厚度 不小於2 n m且不大於5微米。 HV P E法或MO V P E法可以作爲本發明中用於再 成長之晶體成長的方法。Η V P E法可以具優勢的方式使 用於本發明中因爲其可以提供高成長率並且可以在短時間 內製得良好的晶體。Μ Ο V Ρ Ε法亦可以具優勢的方式使 用於本發明中因爲均勻的晶體成長可在多種基材上實施。 再成長的條件包括溫度、壓力、載氣、及原料。習知 的條件可用於再成長。更特定言之，如果I η不爲構成元 素’則再成長溫度最好不低於6 0 0 °C且不高於1 2 0 0 °C，雖然其視欲成長之化合物半導體的性質而定。如果再 成長溫度低於6 0 0 °C或高於1 2 0 0 °C，則良好的晶體 難以藉再成長而製得。此外，如果化合物半導體含有I η 作爲構成元素，因其熱安定性會崩解，所以再成長溫度最 好不低於6 0 0 °C且不高於9 0 0 °C。 可用於本發明中之再成長的成長壓力不低於1 〇 〇 P a。如果供再成長用的壓力低於1 〇 〇 P a ，則良好 的晶體難以製得。壓力最好爲500 Pa或以上，並以 1 0 0 0 P a或以上爲更佳。結晶度有隨成長壓力增加 而改善的傾向，但是一般而言，供晶體成長用的 MOVPE設備或者HVPE設備在工業上不以極高的成 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11 - (請先閱讀背面之注意事項再填寫本頁) -1 I 1 —塞 — — —— —— — — — — — — — — 472299 Α7 Β7 —----- 五、發明說明（9 ) 長壓力使用；因此’供再成長用的成長壓力最好爲10大 氣壓或以下。 可用於本發明中之再成長的載氣包括氫氣、氮氣、氦 氣、氬氣等’其習用於MOV P E或HV P E中。 以下的原料可藉MOV P E法用於本發明之瓜一V化 合物半導體的製造。 可用的第ΙΠ族材料包括：以通式RiRzRsG a袠示 的三烷基鎵（其中R i、R 2、及R 3表示低碳烷基），例 如三甲基鎵〔（CH3)3Ga ，在下文中常以TMG表示 〕及三乙基鎵〔（C2H5)3Ga，在下文中常以TEg 表示〕；以通式RiRzRaAl表示的三烷基鋁（其中 、R2、及R3表示低碳烷基），例如三甲基鋁〔（ CH3) 3A i〕及三乙基鋁〔（C2Hs) 3A 1 ，在下文 中常以T E A表示〕；三甲基aminealane〔 （ C Η 3 ) 3 n :A 1 Η 3 ):及以通式RiRsRaln表示的三烷基絪（ 其中Ri、R2、及R3表示低碳烷基），例如三甲基 (CH3)3In，在下文中常以TMI表示〕。該等材料 係單獨使用或者以其組合使用。 第V族材料包括諸如銨、肼、甲基肼、1 ，1 —二甲 基肼、1，2 —二甲基肼、第三丁胺、及乙二胺。該等材 料係單獨使用或者以其組合使用。在該等材料中，銨及肼 較具優勢因爲該等元素不含碳原子所以可使半導體的碳污 染最小化，並且銨爲更佳者因爲其易於處理。 s i 、Ge '或0係作爲供IE — V化合物半導體用的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） C請先閱讀背面之、注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 -------訂---------線！ ----------------------- -12- 經濟部智慧財產局員工消費合作社印製 472299 A7 五、發明說明（10 ) η -型摻雜劑。在該等摻雜劑中，s i爲較佳者，因爲其 容易製得低電阻η ~型材料此外亦因爲高純度的原料可以 取得。可用於S i摻雜的原料包括矽烷（s 1 Η 4 )、乙矽 ^ ( S i 2 Η 6 )、及一甲基矽烷（Si (CH3)H3)等 〇 以下原料可藉HVP E法而用於本發明之瓜一V化合 物半導體的製造。 氯化氫氣體分別和金屬G a及I η反應可製得作爲第 瓜族材料的GaCl及InCl °GaCl及InCi亦 可以利用氯化氫氣體在高溫下和以下化合物反應而製得， 即’以通式R1R2R3G a表市的二院基嫁（其中R_i、 R2、及R3表示低碳烷基），例如TMG或TE G，及以 通式RiRsRs I η表示的三烷基銦（其中Ri、R2、及 R 3表示低碳烷基），例如Τ Μ I或三乙銦。除此之外，氯 化二甲基鎵（Ga (CH3)2C1)、氯化二乙基鎵（
Ga (C2H5)2C1)'氯化二甲基銦（ I n ( C Η 3 ) 2 C 1 )、氯化二乙基銦（ I n ( C 2 Η 5 ) 2 C 1 )，或類似物可在高溫下分解而製 得GaCl及InCl。將載氣氣泡供應至諸如GaCi2 、I nC丨2 (其在常溫下呈現安定）中亦爲可行。其可以 單獨使用或者組合使用。 第V族材料包括諸如銨、肼、甲基腓、1，1 一二甲 基肼、1 ，2 -二甲基肼、第三丁胺、及乙二胺。該等材 料係單獨使用或者以其組合使用。在該等材料中，銨及肼 t紙張尺巾酬家標準(CNS)A4規格（210 X 297公釐〉 -13- ------!--------- i ---1--1 1 訂·！- (請先閱讀背面之注音？事項再填寫本頁) 472299 Γ Α7 ___— Β7 五、發明說明扣) 較具優勢因爲該等元素不含碳原子所以可使半導體的碳污 染最小化’並且銨爲更佳者因爲其易於處理。 (請先閱讀背面之注意事項再填寫本頁) S i 、G e、或0係作爲供瓜一 V化合物半導體用的 η -型摻雜劑。在該等摻雜劑中，s i爲較佳者，因爲其 容易製得低電阻η -型材料此外亦因爲高純度的原料可以 取得。可用於S i摻雜的原料包括諸如一氯砂院（ SiHsCl)及二氯矽烷（SiH2Cl2)。 經濟部智慧財產局員工消費合作社印製 在本發明中，有時會發生再成長之後凹陷在第一個皿 一 V化合物半導體之層的表面中形成的現象，其視圖樣製 造條件及再成長條件而定。使用以通式 I nuGavAlwN (〇^u<l > Ο ^ v < 1 ，〇<w SI，u + v+ w=l)表示的ΠΙ — V化合物半導體作爲 第一個m — v化合物半導體有時可以抑制此凹陷的形成。 在特定條件中，A 1 N組成比（以上通式中w的値）爲1 %或以上，並以5 %或以上爲較佳。在特定條件中，第一 個皿一V化合物半導體層的厚度爲〇 . 3nm或以上，並 以1 n m或以上爲較佳。一般而言，再成長期間抑制凹陷 形成的效果會隨A 1 N組成比或第一個ID -V化合物半導 體層之厚度的增加而增加，但是同其時，第一個瓜一 V化 合物半導體的結晶度會有降低的傾向；因此第一個m — V 化合物半導體層的厚度必須依據A 1 N組成比施以調整。 實例 實例1，比較例1 -14 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472299 A7 B7 五、發明說明（12 ) (請先閱讀背面之注意事項再填寫本頁) 首先，以如下的方式製得基底晶體。使用M 0 v P E 法，G a N的緩衝層在5 5 0 °C下以5 0 n m _的厚度成長 於藍寶石基材上，並且G a N在約1 1 〇 〇°C下進一·步成 長至4微米之厚度。然後，利用濺射將W以3 0 n m的厚 度澱積在基底晶體上，並利用習知的攝影刻印術形成具有 5 -微米開口及5 _微米條紋的條紋圖樣。條紋方向爲< 1 — 1 0 0 >方向。然後，使用此晶體，以Η V P E法實 施再成長至3 3微米的厚度。此外，以S i 0 2替代W形成 圖樣並作爲第一比較例，並且再成長係以相同的方式實施 。在任一個例子中，藉再成長製得的晶體具有如鏡般的表 面。 爲檢視由是製得的晶體在定向上的變異，X —光擺動 曲線係以平行及垂直於條紋方向的方向量測。圖2 A及 經濟部智慧財產局員工消費合作社印製 2 B顯示其結果。當再成長係於W圖樣上實施時，擺動曲 線最大値一半處的全寬恆定在2 0 0秒或以下，不論X -光入射的方向爲何，並且在晶體定向中未觀察到變異。另 一方面，當其爲S i 0 2圖樣時（比較例），平行於圖樣條 紋之方向的擺動曲線其最大値一半處的全寬爲狹窄，但是 在垂直於條紋的方向，最大値一半處的全寬增加至7 5 0 秒或以上（見圖2 B )。此意味相對於基底晶體而言圖樣 上的晶體再成長具有晶體定向上的變異並且與W圖樣的情 況相較其結晶度不足。 將第一實例中製得的樣品沿垂直於圖樣的方向施以劈 裂，並在透射電子顯微鏡下觀察其截面積以確認再成長膜 >紙張尺度適用中國國家標準（CNS)A4規格⑵〇 X 297公髮) Γ-Ι5 - 472299 A7 I____-__B7 五、發明說明（13 ) 未過度成長於W圖樣上。 實例2 (請先閱讀背面之注意事項再填寫本頁) 依據本發明之具有降低之缺陷的G a a〖N膜係以等 同於第一實例的方式藉再成長在具有條紋圖樣的圖樣上形 成。適宜的層係於G a A 1 N膜之上形成，並且半導體製 程（例如餓刻及電積）被重覆地施行以製得電子裝置例如 HEMTs (高電子遷移晶體管）或者feTs (電場效 應晶體管）。該等電子裝置具有極佳的電性及信賴性因爲 內含於晶體中作爲裝置之機能的晶體缺陷之數目得以降低 〇 實例3 經濟部智慧財產局員工消費合作社印製 依據本發明之具有降低之缺陷的G a A 1 N膜係以等 同於第一實例的方式藉再成長在具有條紋圖樣的圖樣上形 成。在此G a A 1 N膜之上形成η —型層，具有之帶隙較 η -型層者爲小的層（發光層），及Ρ —型層，各層係由 上述順序的化合物半導體形成，並且半導體製程（例如蝕 刻及電積）被重覆地施行以製得發光裝置例如發光二極體 (LED)或者半導體雷射（LD)。該等發光裝置具有 極佳的發光特性及信賴性’特佳的壽命，因爲內含於晶體 中作爲裝置之機能的晶體缺陷之數目得以降低。 實例4 G a N係以等同於第一實例的方式成長至4微米之厚 本紙張尺度適用士國國家標準（CNS)A4規格（2i0x 297公釐） 472299 A7 _______ B7 五、發明說明（14 ) 度’並有GaA1N成長於其上。此層的a1N組成比爲 約1 5 % ’且厚度爲3 0 n m。利用電子束蒸鍍法在此 層之上形成W之2 0 - n m厚膜，並以習知的攝影刻印術 形成條紋圖樣。條紋方向爲< 1 1 〇 〇 >方向，並且條 紋寬度及條紋間隔均爲5微米。然後，以Μ Ο V P E法實 施再成長。成長壓力爲40 k Pa ，並且再成長層的厚 度爲3微米。藉再成長製得的結晶具有如鏡般的表面。將 第一及第四實例中製得的樣品沿垂直於條紋圖樣的方向施 以劈裂’並在透射電子顯微鏡下觀察其截面積；結果顯示 雖然在第一實例中製得之樣品的基底晶體上偶有損壞的現 象’但是在第四實例中製得之樣品的基底晶體上則無損壞 的現象。 實例5 G a N係以等同於第一實例的方式成長至4微米之厚 度。利用濺射將S i 0 2膜以5 0至7 0 n m的厚度澱積 在此基底晶體上，再利用濺射將鎢（W )膜以5 0 n m 的厚度澱積在其上。然後，利用習知的攝影刻印術，在彼 上形成條紋圖樣。條紋方向爲< 1 一 1 〇 0 >及< 1 1 — 2 0>方向。然後，以低壓MOVPE法實施再成長。再 成長膜的厚度爲約8微米。將由是製得的樣品及第一實例 中製得的樣品沿垂直於條紋圖樣的方向施以劈裂，並在透 射電子顯微鏡下觀察其截面積；結果顯示雖然在第一實例 之樣品上觀察到凹陷在掩模下形成，但是在第五實例中製 (請先閱讀背面之注意事項再填寫本頁) •-------訂--- ----— 線― 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS>A4規格（210 x 297公釐） -17 - 472299 ---------- B7_______ 五、發明說明（15 ) 得的樣品上則發現凹陷的形成被大量地降低。 實例6 G a N係以等同於第一實例的方式成長至4微米之厚 度。利用電子束蒸鍍法將鎢（W)膜以2 0 nm之厚度 澱積於此基底晶體上。此樣品在氫.氣壓中及4 0 0 °C下保 持1 0分鐘，然後在氫氣及氨氣之混合氣壓中及6 0 0°C 下保持5分鐘，再將氫氣及氨氣之混合氣壓中的溫度升高 至9 5 0 °C。然後將樣品立即冷卻。X -射線光電子光譜 分析顯示氮化鎢係均勻地形成於鶴層中。由是製得的遮蔽 材料係具有圖樣並且再成長係以等同於第一實例的方式實 施。良好的內埋結構係如第一實例中者形成。對用於熱處 理之包括氨的氣壓而言，除了使用於實例中之氨氣與氫氣 的混合氣之外，其亦可以是氨氣與惰性氣體的混合氣。 (請先間讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18-

Claims (1)

  1. 472299 A8 B8 C8 D8 --"It 六、申請專利範圍 附件A 第89 1 03 826號專利申請案 中文申請專利範圍修正本 民國90年7月修正 1 . 一種瓜一 V化合物半導體，其具有以通式 I n u G a v A 1 w N (其中 OSuSl ，〇 ^ v ^ 1 ，0 SwSl，u + v+ w=l)表示之第一個m — V化合物 半導體形成的層，由不同於該第一個瓜一V化合物半導體 且不同於下文中提及之第二個I[一V化合物半導體之材料 形成於該層上的圖樣，及以通式I η x G a y A 1 z N (其 中 OSxSl，OSySl，〇SzSl，x + y + z = 1 )表示之該第二個瓜一 V化合物半導體在該第一個ΙΠ V化合物半導體及該圖樣上形成的層，且其特徵爲不論X -光入射的方向爲何該第二個IE-V化合物半導體之（ 0 0 0 4 )反射X —光擺動曲線最大値一半處的全寬爲 7 0 0秒或以下。 (請先閱讀背面之注意事項再填寫本頁) 種]H — V化合物半導體，其具有以通式 (其中〇S u S 1 經濟部智慧財產局員工消費合作社印制衣 I riuGsvA lw ]M 1 u + v + 半導體形成的層，由不同於該第一個 且不同於下文中提及之第二個m—v 形成於該層上的圖樣，及以通式I η 中 OSxSl，OSySl，〇Sz 1 )表τκ之該第二個 V化合物半導體及該圖樣上形成的層，且其特徵爲該圖樣 0 W 1 )表示之第一個π — V化合物 皿一V化合物半導體 化合物半導體之材料 xGayAlzN (其 ^ 1 ，X + y + z = v化合物半導體在該第一個m— 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
    472299 A8 B8 C8 D8 六、申請專利範圍 的上表面不與該第二個m—v化合物半導體接觸。 3 .如申請專利範圍第1或2項之瓜一 v化合物半導 體，其中，該圖樣係由w形成。 4 .如申請專利範圍第1或2項之瓜一 v化合物半導 體，其中，第一個m — v化合物半導體係以通式 InuGavAlwN (其中 1，Ο . OlSwSl，u + v+ w==l)表不。 5 .如申請專利範圍第1或2項之Π[ — V化合物半導 體，其中，該圖樣係包含至少兩個彼此接觸且由不同材料 製成之層的層合物。 6 .如申請專利範圍第5項之瓜一 V化合物半導體， 其中，該圖樣係包含至少一個由W製成之層及一個由W之 外的材料製成之層的層合物。 7 .如申請專利範圍第5項之ΙΠ — V化合物半導體， 其中，該圖樣係包含至少一個由W製成之層及一個由 S i 〇2製成之層的層合物。 8 . —種電子裝置，其特徵在於其含有申請專利範圍 第1或2項之瓜一V化合物半導體。 經濟部智慧財產局員工消費合作社印製 9 . 一種發光裝置，其特徵在於其含有申請專利範圍 第1或2項之瓜一V化合物半導體。 -2 - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉
TW089103826A 1999-03-12 2000-03-03 III-V compound semiconductor TW472299B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6674399 1999-03-12
JP23697999 1999-08-24
JP2000033293A JP2001135575A (ja) 1999-03-12 2000-02-10 ３−５族化合物半導体

Publications (1)

Publication Number Publication Date
TW472299B true TW472299B (en) 2002-01-11

Family

ID=27299227

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089103826A TW472299B (en) 1999-03-12 2000-03-03 III-V compound semiconductor

Country Status (4)

Country Link
JP (1) JP2001135575A (zh)
KR (1) KR100699739B1 (zh)
DE (1) DE10011876A1 (zh)
TW (1) TW472299B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202014103180U1 (de) 2014-07-10 2014-07-28 Zonkas Electronic Co., Ltd. Passivkomponente

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
DE102005041643A1 (de) 2005-08-29 2007-03-01 Forschungsverbund Berlin E.V. Halbleitersubstrat sowie Verfahren und Maskenschicht zur Herstellung eines freistehenden Halbleitersubstrats mittels der Hydrid-Gasphasenepitaxie
JP4783686B2 (ja) * 2006-07-07 2011-09-28 独立行政法人科学技術振興機構 Ｉｉｉ−ｖ族窒化物半導体、光触媒半導体素子、光触媒酸化還元反応装置および光電気化学反応実行方法
JP4783869B2 (ja) * 2011-03-03 2011-09-28 独立行政法人科学技術振興機構 Ｉｉｉ−ｖ族窒化物半導体、光触媒半導体素子、光触媒酸化還元反応装置および光電気化学反応実行方法
JP6015053B2 (ja) 2012-03-26 2016-10-26 富士通株式会社 半導体装置の製造方法及び窒化物半導体結晶の製造方法
JP2014076928A (ja) * 2012-10-12 2014-05-01 Waseda Univ テンプレート基板
FR3018629B1 (fr) * 2014-03-14 2022-10-28 Ommic Structure semiconductrice formant transistor hemt

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3299056B2 (ja) * 1994-11-08 2002-07-08 三菱電線工業株式会社 表面放射型のＩｎＧａＡｌＮ系半導体レーザ
JPH0927640A (ja) * 1995-07-13 1997-01-28 Sumitomo Chem Co Ltd ３−５族化合物半導体および発光素子
JP3025760B2 (ja) * 1998-05-15 2000-03-27 シャープ株式会社 窒化ガリウム系半導体レーザ素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202014103180U1 (de) 2014-07-10 2014-07-28 Zonkas Electronic Co., Ltd. Passivkomponente

Also Published As

Publication number Publication date
JP2001135575A (ja) 2001-05-18
DE10011876A1 (de) 2000-09-14
KR100699739B1 (ko) 2007-03-27
KR20000076838A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
US8882910B2 (en) AlGaN substrate and production method thereof
EP1885918B1 (en) Methods of preparing controlled polarity group iii-nitride films
US9142723B2 (en) Semiconductor wafer comprising gallium nitride layer having one or more silicon nitride interlayer therein
US8053811B2 (en) Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing subtrate, and semiconductor element
US6350666B2 (en) Method and apparatus for producing group-III nitrides
US6440823B1 (en) Low defect density (Ga, Al, In)N and HVPE process for making same
TW504754B (en) Group III-V compound semiconductor and method of producing the same
JP5638198B2 (ja) ミスカット基板上のレーザダイオード配向
JP4622447B2 (ja) Ｉｉｉ族窒化物結晶基板の製造方法
US9276070B2 (en) Semiconductor structures including stacks of indium gallium nitride layers
US20070215901A1 (en) Group III-V nitride-based semiconductor substrate and method of fabricating the same
JP2006290697A (ja) 窒化物半導体基板及びその製造方法
TW472299B (en) III-V compound semiconductor
CN100547734C (zh) 半导体多层衬底、半导体自立衬底及其制备方法以及半导体器件
KR100742986B1 (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
TW426887B (en) Method for growing nitride compound semiconductor
US7518216B2 (en) Gallium nitride baseplate, epitaxial substrate, and method of forming gallium nitride
JP2011037704A (ja) Ｉｉｉ族窒化物結晶基板の製造方法
US6649288B2 (en) Nitride film
US6844574B1 (en) III-V compound semiconductor
JP2008528414A (ja) ｃ面配向ＧａＮ又はＡｌｘＧａ１−ｘＮ基板製造方法及びｃ面配向ＧａＮ又はＡｌｘＧａ１−ｘＮ基板使用方法
JP2006191142A (ja) Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees