TW468108B - Method and apparatus for arbitration in a unified memory architecture - Google Patents

Description

4 6 81 OB 五、發明說明（ο 發明範圍 本發明和記憶體系統有關，尤其是和於一統合記憶體架 構（UMA)内之仲裁政策有關。 發明背景 典型的電腦系統運作時使用至少兩個記憶體子系統，藉 由請求機構以協助對記憶系統之控制存取。該二子系統一 般而言，包含一主要記憶體子系統和一圖形顯示本地記憶 體子系統。主記憶體子系統包含一系統記憶體控制器，而 圖形顯示本地記憶體子系統則包含一圖形顯示記憶體控制 器° 一般而言，兩個記憶體子系統是必要的，以於可接受 之等待時間内，對存取系統記憶體之所有請求之交易需求 進行支援。因此，此種雙記憶體架構對典型之電腦系統而 言，提供了功能表現上之優點。然而，包含第二記憶體子 系統之附加成本，將使典型的電腦系統之生產成本增加。 包含一統合記憶體架構（UMA)之電腦系統，整合了主記 憶體子系統和圖形顯示本地子系統之功能。具有統合記憶 體架構（UMA)之電腦系統因為少了第二記憶體控制器（即為 圖形顯示記憶體控制器），在製造上顯然要較為便宜。然 而對存取系統記憶體之附加圖形顯示請求，將使一般系統 記憶體控制器負荷超載。因此，典型的統合記憶體架構 (ϋΜΑ)電腦系統在其功能表現上會顯著的下降，因為系統 記憶體控制器之交易需求超載。據此，一種用以平衡系統 記憶體需求之仲裁政策是必要的，並且使得在用以平衡系 統記憶體之需求（IIΜ A )電腦系統内可用之頻寬能達最大

第6頁 46 81 08 五、發明說明（2) 化。 發明摘要 依據一具體實施例，提出一種包括記憶體及連接至該記 憶體之記憶體控制器之電腦系統。該記憶體控制器包含一 可依據第一仲裁模式或第二仲裁模式來程式化操作之仲裁 να 单兀0 圖式之概要描述 由以下詳細之描述，以及本發明之各種具體實施例之所 附圖式，將可完全地了解本發明。然而，所附圖式是闬以 作為解釋及了解之目的，不應被視為本發明僅限制於某些（ 特別之具體實施例。 圖1為一電腦系統之具體實施例之方塊圖； 圖2為一晶元組之具體實施例之方塊圖； 圖3為一仲裁單元之具體實施例之方塊圖： 圖4a為一仲裁器之具體實施例之狀態圖； -圖4b為一仲裁器之具體實施例之狀態圖； 圖5為一仲裁器之作業之具體實施例之流程圖； 圖6為一仲裁器之作業之具體實施例之流程圖； 圖7為一仲裁器之作業之具體實施例之流程圖；以及 圖8說明了一系統匯流排介面之具體實施例之方塊圖。 本發明之詳細敘述 圖1為一電腦系統1 0 0之具體實施例之方塊圖。電腦系統 . - —............................-...··.— .···.· 、··.. 100包含了一中央處理單元（處理器）105，其連接至處理 器匯流棑11 0。於一具體實施例中，處理器1 0 5為奔騰

46 81 08 五 '發明說明（3) (Penti處理器家族之處理器，該家族包含奔騰π (Pentium® II)處理器家族以及行動式奔騰’奔騰π處理 窃可向美國加州（California)聖塔克拉拉（$anta CUra) 之英代爾（ϊ η ΐ e 1 )公司購買。其他處理器亦可被替換使 用。處理器105可包含一第一階（L1)之快取記憶體。 於一具體實施例中’處理器1 〇 5亦連接至快取記憶體 1 07，該纪憶體為第二階（L2)之快取記憶體，經由專屬快 取記憶體匯流排1 0 2連接。第一階（L丨）與第二階（L 2 )快取 記憶體亦可整合而成為一單一元件。另—種選擇則是，快 取記憶體10 了可藉由一共享匯流排和處理器1〇5相連接。 晶元組1 2 0亦連接著處理器匯流排丨丨〇 β於一具體實施例 中’晶元組1 2 0依據統合記憶體架構（ϋΜΑ)進行作業。主記 憶體11 3透過晶元組I 20和處理器匯流排π 〇連接》主記憶 體113和快取記憶體1 〇 7儲存處理器1 〇 5所欲執行之序列指 令。於一具體實施例中，主記憶體丨丨3包含動態怏取記憶 體（DRAM):然而，主記憶體11 3亦可以其他記憶體型式來 實施。處理器105所執行之序列指令可從主記憶體113、快 取記憶體107、.或是其他儲存裝置取出。附加之裝置例如 多個處理器以及/或者是多個主記憶體裝置，亦可和處理 器匯流排U 0相連接。電腦系統1 〇 〇是藉由一單一處理器進 行描述的’然而，可將多個處理器與處理器匯流排11 〇相 連接β

視訊裝置1 2 5亦和晶元.组1 2 0相連接。於一具體實施例 中，視訊裝置包含了視訊螢幕例如陰極射線管（CRT)或是

第8頁

4 6 8 Γ OB 五、發明說明（4) . ^ _ 液晶顯示（LC D)以及必要的支援電路。 處理器匯流排1 1 〇藉由晶元組1 2 0和系統匯流排1 3 0相連 接。於一具體實施例中，系統匯流排1 3 〇是由位於美國加 州聖塔克拉拉之英代爾公司所開發之週邊元件互連（PC I) 標準匯流排’然而’亦可使用其他匯流排標準。諸如聲訊 裝置1 2 7等裝置亦可和系統匯流排1 3 0相連接。 匯流橋14 0將系統匯流排1 3 0和第二匯流排1 5 0達成連 接。於一具體實施例中’第二匯流排1 5 〇係為美國紐約阿 蒙克（Armonk)之萬國商業機器公司（IBM)所開發之工業標 準架構（I S A)匯流排’然而’亦可使用其他匯流排標準， 例如由康柏（Compaq)電腦所開發之延展式工業標準架構 (EISA)等等。許多裝置，例如硬碟153和磁碟驅動器154可 和第二匯流排1 5 0相連接。其他裝置，如游標控制裝置（未 顯示於圖1)亦可和第二匯流排I 5 0相連接。 圖2為一晶元組1 2 0之具體實施例之方塊圖。晶元組1 2 0 包含主機介面210，其與處理器匯流排110連接，並接收來 自處理器1 0 5對主記憶體11 3之存取請求。寫入缓衝器2 1 2 和主機介面210連接，並且緩衝自主機介面210所接收之請 求’以和主記憶體113執行寫入處理事項。讀取緩衝器214 亦和主機介面210相連接，並ι是用以緩衝自主機介面210 所接收之請求’以和主記憶體1 1 3執行寫入處理事項。 晶元組1 2 0亦包含一圖形顯示控制器2 2 0。圖形顯示控制 器2 2 0處理對存取記憶體η 3之視訊資料請求。更新單元 2 3 0亦包含於晶元組1 2 0内。更新單元2 3 0驅動記憶體更

46 81 08 五、發明說明（5) 新，對位於主記憶體113内之電子細胞進行再載入，以維 繫資料完整性。並且，晶元組1 2 〇包括一和系統匯流排i 3〇 連接之系統匯流排介面2 40。系統匯流排介面2 4 〇自位於系 統匯流排1 3 0 (例如聲況裝置1 2 7 )上之輸入/輸出（I / 〇 )裝' 置，接收對主記憶體1丨3之存取請求。 進一步而言，晶元組1 20包含一記憶體控制器25〇。記憶 體控制器250和寫入缓衝器212、讀取緩衝器214、圖形顯 示控制器2 2 0、更新單元2 3 0以及系統匯流排介面2 4 〇相連 接。記憶體控制器2 5 0依據從處理器1 〇 5以及一或多個和晶 元組120相連接之遇邊裝置（例如視訊裝置125)所接收之; 令，對主記憶體1 1 3存取記憶體處理事項β記憶體控制考 250可對主記憶體113進行資料讀出及寫入。 二 ° 5己憶體控制為200包含仲裁單元255。仲裁單元255夢由 不同機構’例如寫入緩衝器212、讀取緩衝器214、更新單 元230等等，協調對主記憶體113之存取，圖3為仲裁單元 255之具體實施例之方塊圖。仲裁單元255包括一分時器 (slice timer)以時間間隔模式運作、一寬限期計時器 (grace timer) 320和一分頁比較單元330用以於一條件式 寬限允許模式下運作、一水位標單元340用以於一水位標 模式下運作、以及一仲裁器350。仲裁器350從機構處接收 存取請求’決定存取請求之相對優先權，然後依據相對優 先權，一次允許一個機構進行存取。 如上述所提示的’仲裁單元255和仲裁器350可依據不同 作業模式執行。依據一具體實施例’仲裁器3 5 0可按以下

第10頁 4 6 81 08 五、發明說明（6) 二者’協調對主記憶體113之存取： I優先權指定模式；或 2. 時間間隔模式° 並且，雖然是以優先權指定模式或是時間間隔模式作業， 但仲裁器350亦玎依據下述二者作業： 3. 條件式寬限期允許模式；以及 4. 水位標模式° 進一步而言’上述作業之仲裁模式是可程式化的，以使 一系統100之使用者可依其所欲之執行方式選擇一模式執 行。仲裁單元2 55接枚一模式（MODE)信號，該信號指出何 （ 種模式將被用來作業。模式構型可儲存於一基本輸入輸出 系統（BIOS)記憶體（未顯示於圖中），其與第.二匯流排150 連接’並且在系統1 0 0經由一構型機制（例如週邊元件互連 -P C I構型寫入）之開始或重設時傳輪至晶元組1 2 0 » Ϊ.仲裁模式 A.優先權指定模式 當於優先權指定模式作業時’對主記憶體113存取請求 可區分為下列’其中第一項（1)擁有最高之優先權： 1.高優先權， 2 ·主機和系統輸入/輸出； ： 3·正常優先權圖形顯示；以及 4.等待機會。 南優先權類別包含了某些請求’須由主記憶體1 1 3於一 事先預定等待時間内對其服務’以滿足即時需求。舉例而

第U頁 4 6 81 08 五、發明說明（7) 言，如果主記憶體1 1 3之服務實質上是延遲的，則和圖形 顯示控制器220連接之視訊裝置125將會閃動。高優先權類 別亦包含了某些必須接受服務之請求’以避免使系統失 效。舉例而言，如果接收自更新單元2 3 0之記憶體更新循 環是過度延遲而未被執行，則生記憶體Η 3將發生資料毀 損。 主機和系統輸入/輸出類別包含接收自處理器110之請求 (例如從讀取缓衝器2 1 4讀取處理事項）以及經由系統匯流 排介面240從系統匯流排130上之系統輸入/輸出裝置所接 收之請求。來自系統匯流排1 3 0上裝置之請求可被區分為 等時和非同步兩種。等時請求（例如來自攝影機、網路交 易等之請求）是對延遲具有敏感性的，益且必須由主記憶 體Π 3於一可接受之時間區段内對其服務。非同步請求（例 如來自硬碟1 5 3，磁碟驅動器1 5 4等之請求）則無此時間限 制β

圖8為一匯流排介面240之具體實施例之方塊圖。系統匯 流排介面包含一等時佇列8 1 〇和一非同步佇列8 1 5，皆和系 統®流排1 3 0連接。等時佇列8 1 〇儲存等時請求以對主憶體 1 1 3存取，而非同步佇列8丨5儲存非同步請求。系統匯流排 介面24 0亦包含了 一預先仲裁器82〇，其與等時佇列810及 非同步知列815相連接。預先仲裁 選取已被允許接 仲裁以對主記憶體U3進行存取;争统輸入/輸出請求 時或非同步等時請求被給予較=權係因為其嚴(： 之等侍時間限制。

第12頁 46 81 〇8 ，常優先權圖形顯示類別包含來自圖形 當之時間不會因此而造成系統i 〇 〇之功^ 士咕束可被延宕相 ;，來自寫入缓衝器212和主記憶體更枰：舉例而 事瑁具妯4 c .. d ... „ __ 4 h不耷入盘硿 別^主記憶體113之非即時圖形顯示請求。2制器220 g δ已玫t等待時間需求之請求，兮翌 專待機會類 以執行/…、 ’亚且被延遲至稍後再予 圖4a為仲裁器3 5 〇之狀態圖，該 模式進行作業。請注意該狀態圖中 先權指定 音祕立故格 t M γ野多轉移i線已經被刻 略掉以避免紛亂。仲裁器35〇包含下列狀態·高優 二 10，主機和***輸入/輪出（H〖0) 420;正常優 先權圖开> 顯示（NPG) 43 0;以及等待機會（opp) 44〇。如果 仲裁器350是處於一狀態並且接收—或多個請求以對主記 憶體1 1 3進行存取’則將於（多個）請求和現行狀態間進行 優先權決定。舉例而言，如果件裁器3 5 〇是以主機和系統 輸入/輸出（HIO) 420狀態進行作業，並且從圖形顯示控制 器2 2 0接收一正常優先權圖形顯示請求以對主記憶體1丨3進 行正常存取，仲裁器350將維持在主機和系統輸入/輸出 (HIO) 420狀態。在主記憶體113已經完成對主機和系統輸 入/輸出（HIO) 420狀態之服務後，假設一具有較高優先權 機構並無接續存取請求，仲裁器350轉移至正常優先權圖 形顯示（NPG ) 4 3 0狀態。然而，如杲一高優先權請求被接 收到後，仲裁器3 5 0立即從主機和系統輸入/輸出（Η I 0 ) 420狀態轉移至高優先權（HP) 410狀態。

第13頁 d 6 81 08 五、發明說明（9) 如上所述，高優先權請求是最優先的，因為其鳥 性需求’益且等待機會請求之優先權是最低的了 ’因夏外時 以延遲而僅有少量之系統性能受影響。主機和系絶^ ^予 輸出請求和正常圖形顯示請求相較是被指定有較高 '八/ 的，因為處理器105對資料等待時間是具有敏感性3先權 例而言，對處理器105之服務延遲可使系統表現造出。舉 惡化。 ％嚴重 並且，處理器105 —般而言是以良好的行為模式 憶體113進行存取。舉例而言，處理器1〇5通常於主纪 貢料請曰求和一段停滯期兩者間循環」大部份處理器請^的 的^於沿疋^百分*之95或更高）是於快取記憶體1 07内進行服務 的。因此，就處理器1〇5而言，對主 _ 、 iflvSL^^Tf ibi- ^ 記隱體113進行存取以 要。在處理器對主記憶體113資料請 宮a ， f正常的優先權圖形顯示請求將有足夠的頻 寬β 丨:泡在某些情况下’例如使用大量圖形顯示程式或是 小型快取記憶體i 07時，主機知么 & β π冰 會導致1I 杳！ Α主機和尔统輸入/输出之請求可能 優先權圖形顯示請求予以服務》在此種 ^ Z- _丄主機和系統輸入/輸出、以及正常優先權圖形 而I °，ά :間’，予其档同優先權可能是必要的。進-步 -二本&立機和系統輸入/輸出請求對正常優先權圖形顯 ^ ^ . 土之持續中斷會降低主記憶體11 3之作業效 神^ 列而言，每次正常優先權請求被令斷後，被主記憶 體存取之分頁必需關閉’因為主機和***輸入/輸出請

第14頁 08 6 S1 發明説明〇0) ^矸能益不會存取相同之頁次。因此，一新記憶頁必須被 打開以對主機和系統輪入/輸出請求進行服務。在主機系 統輸入/輸出請求已完成對主記憶體11 3之存取，以及正常 優先權圖形顯示請求是再度被允許存取後，被主機和系統 输入/輸出請求存取之頁次必須關閉’並且正常圖形顯示 請求頁次必須再度打開。時間間隔模式用以輔助緩和上述 問題，方法是藉由對主機和系統輸入/輸出請求和正常優 先權圖形顯示請求之間賦予相同之優先權。 B.'時間間隔模式 在接收到經由模式（MODE)信號所指示作業之時間間隔模 式之構型資訊時，仲裁器3 5 0依據時間間隔仲裁技術進行& 作業。使用時間間隔技術時，對主記憶體π 3之存取請求 可區分為下列數類’項次一（1)具有最高之優先權：°〆 1.高優先權； 2. 主機和系統輸入/輸出和正常優先權圖形顯示；以 3. 等待機會。 時間間隔技術確保於優先權指定模式内，無法服務正常 優先權圖形顯示請求之情形將不會發生。主記憶體U3之 主機和系統輸入/輸出存取是由分時器315所管制的，如圖 3所示。分時器3 1 5限制主機和系統輸入/輸出請求可被主 記憶體11 3服務之時段。在分時器3丨5時間到期後，假設並 無兩優先權請求，則正常優先權圖形顯示請求可允許對主 記憶體113進行存取’ 一旦正常優先權請求被允許存取， 主機和系統輸入/輸出請求將不允許對主記憶體丨丨3進行存

第15頁 46 81 08 五、發明說明cn) 取’直到分時器3 1 5時段期滿為止，依據—具體實施例， 分時器3 1 5之時段可被系統1 〇 〇之使用者將其程式化。 圖4b為一作業於時間間隔模式之仲裁器35〇之狀態圖。 在大部份之情況下1仲裁器350在優先權模式下之作業是 相同的。舉例而言，如果仲裁器3 5 0是處於一狀態内（例如 等待機會（0ΡΡ) 44 0 )並且從較高優先權機構接收一請求對 主憶趙113進行存取’仲裁器350將從較低之優先權轉換至 較高優先權狀態（例如高優先權（HP > 4 1 0 )，並且允許較高 優先權請求控制主記憶體11 3。然而，如果仲裁器3卩〇县二 於一狀態下（例如正常優先權圖形顯示（NPG) f3〇)，並 從一機構接故一具有同等優先權（例如主機和系統輸入/輸 出群組）之請求，仲裁器35 0將維持其目前服務正常優先權 圖形顯示（NPG)之狀態，直到分時器315時段期滿為止β假 較南優先權機構處並無請求，則在分時器3 1 5期滿之 後’仲裁益350轉換至相同優先權之狀態a 圖5為仲裁器3 5 0之作業流程圖’該仲裁器3 5 〇是以時間 間隔模式進行作業》當仲裁器35〇是處於正常優先權圖形 顯示（NPG)或是主機和系統輸入/輸出（HI〇)狀態時，從一 不同機構處接收到存取主記憶體i丨3之請求（即處理區塊 510)。於處理區塊520’來自一機構之請求將被決定是否 較仲裁器350目前所處狀態之優先權為高。如果該請求是 來自一較南優先權機構，仲裁器35〇將從其目前狀態轉換 至較高優先權狀態（即處理區塊5 30 )。據此，較高優先權 狀態被允許對主記憶體Π 3進行存取β然後，控制流程回

第16頁 4 6 81 08 五、發明說明（⑵ " 到處理區塊5 1 0並接收另一請求β =果所接收之請求並非來較高優先權機冑，則所接 自機構之請求將被決定是否具有同等優先權（即處理區邋 L1: *果該請求並非來自具μ等優先權之機構，則該 -月二&來自較低優先權之機構，並且仲裁器3 5 〇將維持其· 目前狀態，持續對目前機構進行服務，直到接收到一較、古 優先權請求為止（即處理區塊5 5 0 ) ^如所捿收來自機構之网 請求具有同等優先權，分時器31 5將被決定是否已期滿 處理區塊5 6 0 ) » 1 &如果分時器3 1 5尚未期滿，仲裁器3 5 〇將保持其目前狀 恝，持續對目前之控制機構進行服務。然而，如果分時器 315已期滿’仲裁器350將轉換至具有同等優先權之狀態 (即處理區塊570)。於處理區坡580，分時器315將予重 設’以提供該新允許之機構新的時間計算。然後，控制流 程回至處理區塊510，於其中接收一不同機構之請求。熟 乎本技藝人士可認知到’處理區塊520至560可用諸多不同 之順序予以處理β舉例而言，於處理區选540内所進行之 處置可以在處理區塊520處置之前處理。另一種方式是， 處理區塊520至560可以平行方式同時執行。 依據一具體實施例，如果仲裁器350在服務進行完成之 前’從主機和系統輸入/輸出（ΗΙΟ) 420或正常優先權圖形 顯示UPG)430狀態變換呈較高優先權，則若分時器315尚 未期滿’仲裁器350在對較高優先權機構完成服務之後將 返回其原先狀態。於此一情況下，在仲裁器重返原先狀態

第1了頁 46 81 08 五、發明說明（13) 時，分時器將予重設。然而，在另一具體實施例中，在仲 裁器重返原先狀態之一時，分時器3 1 5會自仲裁器變換至 較高優先權機構之時間點接續計時。 時間間隔技術之另一項優點為：可在不中斷正常優先權 圖形顯示請求情況下，對主機和系統輸入/輸出請求進行 服務，並且可允許自然地被置放於記憶體位址空間某一本 地性範圍之處理事項之群集化。舉例而言，每次當靠背 (back to back)處理事項對主記憶體113之相同頁次進行 存取（即為頁次契合（page hit))時，存取時間將會減少， 並且可能是最少的。另一方面而言，每次當背靠背處理事 ί: 項對主記憶體1 1 3之不同頁次進行存取（即為頁次錯失 (page miss))時，該存取時間會是最大的，因為每一處理 事項在對資料進行存取之前，需要額外時間對不同頁次進 行先期載入。據此，時間間隔技術增加了頁次契合之可能 性*因為來自主機和系統輪入/輸出群集之請求、以及來 自正常優先權圖形顯示群集之請求，都將傾向安置於主記 憶體1 1 3内之本地性相同頁次。 C.條件式寬限許可（Conditional Grace Grant) 條件式寬限許可技術擴展了將主記憶體113内頁次契合 之可能性最大化之觀念。於此仲裁設計中，仲裁器3 5 0在 、 接收到兩個請求時：一為來自目前正處於主記憶體11 3控 制之機構之請求；一為來自較高優先權機構之請求，仲裁 器將維持其目前狀態。然而，將主記憶體Π 3存取許可交 回具有控制權之機構是視其後續之請求是否為頁次契合而

第18頁 46 81 〇8 五、發明說明（14) 定的。圖3所示之頁次比較單元33〇決定是否一後續之請求 為頁次契合。只要後續由處於控制狀態之機構之請求是頁 次契合的’此機構保有主記德體n 3之控制權。然而，一 旦頁次比較單元3 3 0決定後續由具有控制權機構所提出之 請求將產生頁次錯失’仲裁器3 5 〇將轉換至較高優先權狀 雜 。 進一步而言，一機構可α保有主記憶體i丨3控制權之時 間是由寬限期計時器（grace timer) 320所限制。寬限期 計時器320是在一機構第一次在寬限條件下重獲主記憶體 1 1 3控制權時啟動的β然而，在寬限期計時器3 2 〇期滿時， 無論是否頁次比較單元330決定後續請求為頁次契合，機 構必須放棄對主記憶體1 13之控制權。寬限期計時^ 32〇可 防止其他機構對主記憶體113存取請求之過長等待情形發 生’宽限期計時器320可予以程式化，以讓使用者選擇一 最佳時間值，一最佳時間值為一時間限制，該時間限制對 其^提出請求之機構不會造成嚴重之延遲。並且，條件式 許可技術可於時間間隔模式或是優先權指定模式下作業。 圖6為仲裁器3 5 0依據本發明之一具體實施例運作之流程 圖，。於處理區塊61〇内，接收到一高優先權請求，並且U同 1 t接從到另一來自對主記憶體11 3具有控制權之機構之 槿棬ΐ處理區塊620，頁次比較單元330決定來自擁有控 制 之後續請求是否為頁次契合β如果頁次比較單元 3 3 0決^又後續請求為頁次錯失’則較高優先權請求可允許 對 己隐趙！13進行存取。然而，如果頁次比較單元決

第19頁 4 6 81 08 五、發明說明（15) 定後續請求為頁次契合，其將決定是否寬限計時器32 0已 經期滿（即處理區塊6 4 0 )。 如果寬限期計時器32 0已經期滿，控制權將返回處理區 塊6 30，其中，對主記憶體1 1 3之存取權將交給具有較高優 先權狀態。如果寬限計時器3 2 0並未期滿，擁有控制權之 機構仍保有對主記憶體1 1 3之控制權（即處理區塊6 5 0 )。然 後，控制權將返回控制區塊6 1 0 1其中，·另一請求在此被 接收。藉由將許多頁次契合存取加以群集化，將消除主記 憶體1 1 3不必要之先期載入時間。因此主記憶體11 3可用之 頻寬將是最大化的。 D.水位標位準 水位標技街係利用等待機會請求之鬆散時間等待需求。 舉例而言，來自窵入缓衝區2 1 2之標示寫入請求，以及來 自更新單元230之主記憶體113之更新請求，將排列於儲存 緩衝區内，並且延後至仲裁器3 5 0閒置時方始執行。然 而，由於位於主記憶體1 1 3内之大量工作負載期間，等待 機會機構得到存取主記憶體11 3的機會將減少。如果從主 記憶體11 3得到的服務是極少量的，則對每個機構其相對 佇列内排程將會爆滿，並且對系統表現產生不利影響。 水位標技術以時間間隔模式或是優先權指定模式運作， 並且需要仲裁器350具有對等待機會機構之儲存佇列水位 (或水位標）之敏感度。如果一儲存佇列是幾近空的，則水 位標水位是低的，並且等待機會群集如上所述將收受到低 的優先權。然而，如果一儲存佇列是幾近滿載的，則水位

第20頁 4 6 81 08 五、發明說明（16) 標水位是高的，並且等待機會群集將收受到高優先權。舉 例而言，使用上述之優先權排列法，如果寫入緩衝器2 12 或是位於更新單元2 3 0内之儲存佇列是幾近滿載的，則等 待機會群集之位階將被提升至最高優先權。並且，等待機 會群集之優先權將隨儲存佇列之儲存工作增加而逐步提 升。舉例而言，如果佇列是半滿的，則優先權可能提升至 第二或第三順位。 圖7為仲裁器3 5 0依據本發明之一具體實施例運作之流程 圖。於處理區塊710，一等待機會機構提出一請求對主記 憶體113進行存取。於處理區塊72〇，仲裁器350檢視水位 標位準’並且決定等待機會群集之優先權是否較目前狀態 或其他已接收之請求為高。如果水位標位準是相對較低 的’仲，器350將維持其目前狀態，或是轉換至一具有較 高優先權之提出請求之機構（即處理區塊73〇)。如果水位 標位準相對較高’仲裁器350將轉換至等待機會狀態，並 且主記憶體11 3之存取權將對提出請求之等待機會機構開 放（處理區塊740 )。 僅管本發明之敛述是和統合記憶體架構有關，但本行人 士吁通知到本發明可運用至其他記憶體系統構型β進一步 而s ’本發明所敎述之仲裁器技術亦可應用於其他電機系 統，例如網路、印表機等等。 於此 仲裁政策以增加統合記憶體架構（UM A )内可用 之頻寬已***述完成β

第21頁

Claims (1)

1. 46 81 08 六、申請專利範圍 1. 一種電腦系統，包含： —記憶體；以及 一連接至該記憶體之記憶體控制器，其中，記憶體控 制器包含一仲裁單元，該仲裁單元可以程式化方式根據第 一仲裁模式或第二仲裁模式運作。 2. 如申請專利範圍第1項之電腦系統，進一步包含： 一和仲裁單元相連接之第一裝置；以及 一和仲裁單元相連接之第二裝置； 其中，當仲裁單元是依據第一仲裁模式運作時，第一 裝置被賦予較第二裝置為高之優先權以存取記憶體，而， 當仲裁單元是依據第二仲裁模式運作時，對存取記憶體而 言，第一裝置和第二裝置擁有同等之優先權。 3. 如申請專利範圍第2項之電腦系統，其辛，每次當依 據第二仲裁模式運作時，仲裁單元將依預先訂定之時間區 段，限制第二裝置對記憶體之存取，而第一裝置擁有對該 記憶體之控制權》 4. 如申請專利範圍第2項之電腦系統，其中，每次當依 據第二仲裁模式運作時，仲裁單元將依預先訂定之時間區 段，限制第一裝置對記憶體之存取，而第二裝置擁有對該 記憶體之控制權。 5. 如申請專利範圍第2項之電腦系統，進一步包含一第 三裝置，其中，每次當仲裁單元是依據第一或第二仲裁模 式運作時，第三裝置被賦予較第一及第二裝置為低之優先 權。

   第22頁 4 6 81 08 六、申請專利範圍 6. 如申請專利範圍第5項之電腦系統，其中，仲裁單元 依據第三模式運作，於第三模式下，如果一由第三裝置所 提出對記憶體存取之後續請求產生頁次契合，仲裁單元將 依預先訂定之時間區段，限制第一及第二裝置對記憶體之 存取。 7. 如申請專利範圍第6項之電腦系統，其令，如果一由 第三裝置所提出對記憶體存取之後續請求產生頁次錯失， 仲裁單元允許第一或第二裝置擁有存取權。 8. 如申請專利範圍第5項之電腦系統，其中，第三裝置 包含一諳求缓衝區，用以储存對記憶體存取之請求。 9. 如申請專利範圍第8項之電腦系統，其中，仲裁器依 據第三模式運作，於第三模式下，如果請求緩衝區是滿位 的，仲裁器將賦予第三裝置較第一及第二裝置為高之優先 權*如果請求缓衝區是空的，第三裝置將被賦予較第一及 第二裝置為低之優先權。 1 0.如申請專利範圍第5項之電腦系統，進一步包含： 一和仲裁單元相連接之主機介面； 1 一和仲裁單元相連接之系統匯流排介面； 一和仲裁單元相連接之圖形顯示控制器；以及 一和仲裁單元相連接之更新單元。 1 1.如申請專利範圍第1 0項之電腦系統，其中，第一裝 置是一處理器，經由主機介面和仲裁單元相連接，第二裝 置是一圖形顯示裝置，經由圖形顯示控制器和仲裁單元相 連，以及第三裝置為一更新單元。

   第23頁 46 81 OB 六、申請專利範圍 1 2.如申請專利銘閉 置是經由系統匯流排圍/j1 和頁二電腦系統，其中，第-裝 H l *斗* 徘丨和仲裁單元相連接。 .申清專利範圍第12項之雷脗糸缔，其中，么铋_ 流排介面進一步包含， 電腦乐統其宁不統匯 —預先仲裁器； —:預，仲裁器相連接之等時缓衝器；以及 預：仲裁器相連接之非同步缓衝器； 器内請求 權為高。 包含一時 或第二仲 高之優先 仲裁單元 第二模式 記憶體控 ，存取一 之優先權：3=器所賦予儲存於等時缓衝 u & 儲存非同步緩衝器内之請求優先 間：感裝申置請^ 裁模式運作時U 裁單元是依據第- 權。 弟―裝置被賦予較第一及第二為 接1 受圍第2項之電腦系統，其中， 運作。°號“出是否仲裁單元是依據第一模式或 制琴依Μ申請專利範圍第2項之電腦系統、广其中， n 據—統合記德體架構運作。 π情種於一統合記憶體架構（UMA )電腦系統内 上隐體之方法；包含： 2裁後允許第一機構對記憶體存取； S Ϊ t機構接故對記憶體存取之請求； 求；、又是否第二機構擁有和第一機構相同之優先權之琦

   第24頁 d6 B1 〇8 六、 區 第 許 預 體 中 圖 申請專利範圍 如是，決定第一機構擁有存取記憶體之優先權之時間 段是否期滿；以及 如果未期滿，限制第二機構對記憶體之存取權。 1 8.如申' 請專利範圍第1 7項之方法，進一步包含，如果 二機構被決定較第一機構具有較高優先權之請求時，允 第二機構存取記憶體。 19.如申請專利範圍第17項之方法，進一步包含，如果 先訂定之時間區段已經期滿，允許第二機構存取記憶 20 央 2 1 形 22 是。是 構置構 機裝機 1示一 第顯第 中形中 其圖其 法是法 方構方 之機之 項二項 9第9 1* -—r 第而第 圍，圍 範u)範 利CP利 專C專 , 元 請 請 單 _里申 如 i如 處 置 裝 示 顯 第 而 是 構， 機1 第 二 圍 範 利 專 諳 中 如 入 輸 統 系 法 方 之 項 收 構 取第 存’ 體中 憶其 記， 有求 擁請 經之 已體； 構憶權 機記先 一 取優 第存之 在之低 進後機 權三 置： 裝含 出包 輸步 構一 機第 三較 第有 從具 ’構 及。 以權 •’取 的存 位之 滿體 為憶 否記 是對 區構 衝機 缓三 之第 部許 内允 構， 機的 三位 第滿 定為 決若 該 權 源 23 緩 圍 範 矛 專 請 如 並 區 衝 12的 第 位 滿 對 相 進 法 方 之 項 果 如 含 包 步 取 存 之 體 憶 記 對 構 機 三 第 制 限 24. —種減少由第一機構和其他眾多額外機構爭奪對資 存取之存取時間之方法，該方法包含： mAKi

   II

   O:\6l\6i998.PTD 第25頁 ^ 81 QB 六、申請專利範圍 允許第一機構對資源之存取； 從眾多額外機構之第二機構處接收一存取資源之請 求； 從第一機構接收一保留對資源控制之請求； 決定是否第一機構所提出之請求將產生存取相同頁次 之資源；以及 如果不成立，允許第二機構對資源之存取》 2 5.如申請專利範圍第24項之方法，進一步包含： 如杲由第一機構所提出之請求被決定將產生存取記憶 體之相同頁次，則決定是否第一機構所保有對資源之存取 權已經屆滿一預先訂定之時間區段；以及 如果未屆滿，則限制第二機構對資源之存取權； 否則，允許第二機構對資源之存取。 2 6 . —種於一統合記憶體架構（UM A )電腦系統内存取記憶 體之方法，包含： 在仲裁後，允許第一機構對記憶體存取； 從具有一請求缓衝區之第二機構處接收存取記憶體之 請求； 決定是否第二機構具有較第一機構為高之優先權之請 求； 如否，決定是否請求缓衝區是相對滿位的；以及 如果是滿位的，則允許第二機構對記憶體之存取。 27.如申請專利範圍第26項之方法，進一步包含，如果 第二機構具有較第一機構為高之優先權之請求，允許第二

   O:\61\6l99a.PTD 第26頁 46 81 08 六、申請專利範圍 機構對記憶體之存取。 2 8.如申請專利範圍第26項之方法，進一步包含，如果 緩衝器並非相對滿位，限制第二機構對記憶體之存取權。

   第27頁