TW461086B - DRAM-cells arrangement and its production method - Google Patents

DRAM-cells arrangement and its production method Download PDF

Info

Publication number
TW461086B
TW461086B TW089103596A TW89103596A TW461086B TW 461086 B TW461086 B TW 461086B TW 089103596 A TW089103596 A TW 089103596A TW 89103596 A TW89103596 A TW 89103596A TW 461086 B TW461086 B TW 461086B
Authority
TW
Taiwan
Prior art keywords
trench
isolation
line
substrate
bit line
Prior art date
Application number
TW089103596A
Other languages
English (en)
Inventor
Josef Willer
Bernhard Sell
Till Schlosser
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW461086B publication Critical patent/TW461086B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05Making the transistor
    • H10B12/053Making the transistor the transistor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

461086 A7 B7 五、發明說明(,) (請先閱讀背面之注意事項再填寫本頁) 本發明係關於一種dram晶胞(c e 1 1 )配置,即,一種動態 隨機存取式之記憶胞配置,其中位元埋置於基板中,本發 明亦涉及其製造方法。 目前幾乎只使用一種所謂單一電晶體記憶胞作爲DRAM 晶胞配置之記憶胞,記憶胞包含一個電晶體及一個電容 器。胞憶胞之資訊是以電荷之形式儲存在電容器中。電 容器是與電晶體相連接,以便在以字元線來控制電晶體時 電容器上之電荷可經由位元線而被讀出。 通常力求產生一種DRAM晶胞配置,其具有很高之封 裝密度。 經濟部智慧財產局員工消費合作社印製 在US54970 1 7中描述一種DRAM晶胞配置,其含有單一 電晶體-記憶胞。每一記憶胞之面積需求可以是4F2,其中 F是以所使用之技術所可製成之最小之結構大小,爲了產生 位元線,則須對矽基板中互相平行而延伸之溝渠進行蝕 刻。須沈積一種薄的隔離層,其不塡入溝渠中。爲了產生 位元線,則溝渠中須塡入鎢。在每一溝渠之邊緣上分別去 除上述之隔離層,使位元線之側面之一部份裸露出來。垂 直式電晶體之源極/汲極區及通道區是藉由磊晶(Epitaxy) 而產生。電晶體之下部源極/汲極區在側面上因此是與位 元線相鄰接。字元線垂直於位元線而延伸且是在溝渠中 延伸,溝渠是配置在相鄰之電晶體之間。 本發明之目的是提供一種DRAM晶胞配置,其記憶胞具 有一個電晶體和一個電容器,其位元線埋置於基板中且其 每一記憶胞之面積需求是4F2,同時能以較先前技藝還少 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 4 6 1 〇8 6 ______B7 _ I r 五、發明說明(>) 之製程費用來製成。此外,本發明亦涉及此種晶胞配置之 製造方法。 (請先閱讀背面之注意事項再填寫本頁) 上述目的是以一種DRAM晶胞配置來達成,其記憶胞具 有一個電晶體和一個電容器,其中基板基本上具有互相平 行而延伸之溝渠,溝渠中配置著位元線,此位元線是配置在 所屬溝渠之下部。溝渠之上部直至一個平行於溝渠而延 伸之配置於溝渠之第一側面上之條形之凹口爲止都設有 —個隔離區(其是配置在位元線和基板之間)。溝渠之側 面之配置在溝渠之下部上方之此部份以及位元線之上部 平面都設有另一個隔離區。字元線垂直於位元線而延伸。 字元線在基板上方延伸至一些往下對準之外翻區,這些外 翻區到達溝渠中且配置於位元線上方。一些隔離結構及 位元線之外翻區交替地配置在位元線上方之溝渠中。記 憶胞之電晶體是以垂直式電晶體構成。電晶體之上部源 極/汲極區及下部源極/汲極區配置在各溝渠之間。在基 板中配置其它之隔離結構,這些隔離結構使這些沿著溝渠 而相鄰之電晶體之上部源極/汲極區互相隔開。各電晶體 之上部源極/汲極區是與記憶胞之電容器相連接。 經濟部智慧財產局員工消費合作社印製 極 電 極 閘 之 Ms 晶 電 作 用 區 翻 外 之 線 元外 字此 之 胞 憶 記 有 具 11311 種I 以 是 的 述 上 胞 晶 電互 個些_ I 和生 體產 晶亦 電中 個板 一 基 有在 具。 胞層 憶離 記隔,種 成-f 達 來 法 方 造 製 之 置器 配容 生 產 上 板 基 在 渠設 溝都 於止 行爲 平口 些凹 一 形 至條 直之 部上 下面 之側 渠 I 溝第 。 之 渠渠 溝溝 之於 伸置 延配 而之 行伸 平延 相而 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(4 ) 有一個隔離區。在溝渠之下部中產生位元線。溝渠之側 面之配置在溝渠之下部上方之此部份以及位元線都設有 另一個隔離區。須施加一種導電性材料以塡入溝渠中。 產生一種保護層,其覆蓋此導電性材料。須對此種導電性 材料及保護層進行結構化,使產生一些由保護層所覆蓋之 字元線,這些字元線垂直於位元線而延伸且具有向下對準 之外翻區,這些外翻區可到達溝渠中。須沈積一種絕緣材 料且使此絕緣材料一起與上述之隔離層以選擇性地對該 保‘護層和基板之方式而被回(b a c k )蝕刻直至基板裸露爲 止,以便在溝渠中產生各隔離結構,這些隔離結構配置在 字元線之各外翻區之間以及位元線上方 '。以選擇性地對 這些隔離結構之方式來對基板進行蝕刻,以便在各字兀線 之間及各溝渠之間產生凹口。各溝渠之間及各凹口之間 在基板中產生記憶胞之電晶體之上部源極/汲極區。在此 上部源極/汲極區下方於基板中產生電晶體之下部源極/ 汲極區,其分別鄰接於各凹口中之一。在凹入區中產生一 些其它之隔離結構。產生此記憶胞之電容器,其是與上部 源極/汲極區相連接。在溝渠之第一側面處這些字元線用 作電晶體之閘極電極而上述之另一個隔離區則用作閘極 介電質。 爲了產生電晶體之源極/汲極區,此時不需磊晶法 (E p i t a X y ),這樣可大大地簡化製程。 上部源極/汲極區,下部源極/汲極區,各隔離結構及其 它之隔離結構是以自動對準字元線和溝渠之方式而產生, 本紙張尺度適用中國國家標準(CNS〉A4規格(210 x 297公釐) — — — — ΙΊ — — — — — — — /- — — — — — II ^ · I I I I--I I I /^. (請先閱讀背面之注意事項再填寫本頁) A7 461086 B7 _ 五、發明說明(4 ) (請先閱讀背面之注意事項再填寫本頁) 使DRAM晶胞配置可具有一種高的封裝密度,即,毎一記億 胞具有較小之面積需求。若這些溝渠是利用條形之遮罩 (其條形互相平行而延伸)而産生且字元線是藉助於其它 條形之遮罩(其條形互相平行且垂直於溝渠而延伸)而被 結構化,且這些條形之寬度是F而各條形相互間之距離是 F,則記億胞之面積需求可以是4F2,其中F是以所使用之 技術所可製成之最小之結構大小。 為了防止浮體(floating body)效應,則電晶體之下部 源極/汲極區配置在一溝渠及其相鄰之溝渠之間且與該相 鄰之溝渠隔開是有利的<»在此情況下此電晶體之通道區 (其配置在下部源極/汲極區及上部源極/汲極區之間)在 電性上是與基板之大部份相連接。 為了産生此種下部源極/汲極區,則位元線之至少一 部份(其鄰接於凹口)是由摻雜之多晶矽所構成》在退火 步驟中,此摻雜物質由位元線擴散至基板中且在基板中 形成一種摻雜區,此摻雜區是配置在此溝渠和其相鄰之溝 渠之間,而鄰接於凹口且與相鄰之溝渠相隔開》此種退 火步驟例如可以是熱氧化步驟以便産生閘極介電質。 經濟部智慧財產局員工消費合作社印製 摻雜區之配置在上部源極/汲極區下方之此部份是用作 下部源極/汲極區。 此摻雜區可藉由上述之凹入區而被結構化,以便由此摻 雜區産生這些沿著溝渠而相鄰之電晶體之下部源極/汲極 這些下部源極/汲極區是互相隔開的。沿著溝渠而相 鄰之電晶體之下部源極/汲極區及其它隔離結構在此情況 下交替地在凹口之區域中鄰接於位元線。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Γ 五 經濟部智慧財產局員工消費合作社印製 x發明說明( II ——I-------MJ I 、請先閱讀背面之注意事項再填寫本頁) 另一方式是此下部源極/汲極區是藉由此基板之下部摻 雜層之結構化而產生。此種結構化是藉由溝渠之產生而 達成。爲了使沿著溝渠而相鄰之電晶體之下部源極/汲極 區互相隔離,則在此情況下須產生一些凹入區,使這些 凹入區較隔離區之凹口還深.。 上部源極/汲極區可藉由基板之上部摻雜層之結構化而 產生。此種結構化是藉由凹入區及溝渠之產生來進行。 各凹口之深度至少須使其可將上部摻雜層切割。 上部源極/汲極區亦可藉由植入而產生。此種植入例如 是在溝渠產生之後進行。沿著位元線而相鄰之這些電晶 體之上部源極/汲極區之互相隔離是藉由各凹入區之產生 而達成。 --線- %谷痛與上部源極/汲極區之連接可經由一種導電性結 構而達成。電晶體之上部源極/汲極區因此是以隔離層覆 蓋。字元線延伸於隔離層上方。上部源極/汲極區在隔離 層上之投影須與字元線在此隔離層上之投影相重疊,使其 在遠離字元線之投影的二側延伸,且使上部源極/汲極區 之二個部份之投影鄰接於字元線之投影而不與字元線之 投影相重疊。因此,上部源極/汲極區在垂直於字元線之 方向中所具有之尺寸較字元線道大。字元線之側面設有 隔離用之間隔層。字元線之遠離上部源極/汲極之上部表 面設有隔離用之保護層。此保護層和間隔層覆蓋此導 電性結構且重疊於源極/汲極區之二個部份。電容器配置 在導電性結構上。 -7- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 經濟部智慧財產局員工消費合作社印製 6 10 8 6 A7 _____B7__ 五、發明說明(k ) 此導電性結構能以自動對準字元線之方式來產生且不 會使記憶胞之面積需求增大。間隔層是在各凹入區產生 之前藉由絕緣材料之沈積及回(back)鈾刻而產生。而隔 離結構產生之後,須沈積一種導電性材料,其厚度須使字 元線之間的中間區不會被塡滿。須產生一種遮罩,其可覆 蓋該導電性材料之此部份(其配置於字元線上方)之水平 之表面。須選擇性地對此遮罩來對此導電性材料和基板 進行蝕刻。此導電性材料之配置在字元線之間的部份因 此可被去除。於是可由此導電性材料產生導電性結構且 在基板中產生凹入區。 · 此遮罩能以自動對準之方式產生,使記憶胞之面積需求 不會增大。 一種產生遮罩之可能方式是:不以共形(conform)之方 式沈積一種絕緣材料,使此絕緣材料在導電性材料之配置 於字元線上方之此部份之水平表面上方是最厚的。對絕 緣材料進行回蝕刻直至導電性材料之配置於字元線之間 的部份裸露爲止,這樣即可由絕緣材料產生此遮罩。在此 種情況下,此遮罩在導電性材料之配置於字元線上方之此部 份之水平表面旁側亦覆蓋了此導電性材料之垂直於字元 線而延伸之各面。 產生此種遮罩之其它可能性是:在沈積此種含有摻雜之 多晶矽之導電性材料之後首先沈積一種輔助性材料且進 行回蝕刻直至此導電性材料之側面裸露出一部份爲止。 然後進行熱氧化作用,以便在導電性材料之裸露的部份上 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------i — — — — — — ^ -------訂--------- (請先閱讀背面之注意事項再填寫本頁) A7 461086 B7__ 五、發明說明(7 ) 產生此種遮罩。然後去除該輔助層。 (請先閱讀背面之注意事項再填寫本頁) 爲了提高位元線之導電性,則位元線之一部份可由金屬 構成。若此基板是由矽所構成,則除了鉬或钽之外鎢是特 別適合的,這是因爲矽和鎢幾乎具有相同之熱膨脹係數, 這樣可在溫度改變時防止機械上之拉緊作用及因此所造 成之缺陷。 爲了防止由位元線之金屬和基板之矽或(若存在時)位 元線之多晶矽由於擴散作用而形成金屬矽化物(其具有較 小之導電性),則有利之方式是在金屬和矽(或多晶矽)之 間設置一種擴散位障。例如,位元線之下部是由金屬所構 成,其上方配置一種含有氮之擴散位障。在擴散位障上配 置多晶矽,多晶矽是與凹口相鄰接。 爲了防止此種由於字元線之邊緣上之較高之電場所造 成之漏電流,則有利之方式是在字元線產生之後進行一種 熱氧化作用,使其它隔離區之由字元線所覆蓋之部份在字 元線之各邊緣上變厚。 經濟部智慧財產局員工消費合作社印製 爲了提高字元線之導電性,則字元線須由二個部份構 成。字元線之下部(其包含上述之外翻區)較佳是由摻雜 之多晶矽所構成。字元線之配置於第一部份上方之第二 部份例如可由金屬矽化物(例如,矽化鎢)所構成。字元線 亦可由摻雜之多晶矽,配置於此多晶矽上方之例如含有氮 之擴散位障以及配置於擴散位障上方之金屬(例如,鎢)所 構成。 上述之隔離層,隔離區,另一隔離區,隔離結構,其它之 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 46i〇86 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(/) 隔離結構以及遮罩例如可由S 1 〇3_或氮化矽所構成。但其 它隔離用之材料亦在本發明之範圍中。 同樣情況亦適用於保護層和間隔層。若該隔離層例如 是由S i 0 2所構成,則保護層較佳是由氮化矽所構成,以便 可進行選擇性之蝕刻。 基板亦可由其它適合用作電晶體之材料所構成以取代 矽,基板例如可含有G a A s。 本發明之實施例以下將依據各圖式來詳述。圖式簡單 說明如下: ' 第1圖在第一隔離層,一由氮化矽所構成之層,第 離層,溝渠及隔離區產生之後此基板之橫切面。 第2圖在位元線及第一摻雜區產生之後第1圖之镝% 面。 第3a圖在另一隔離區,第二摻雜區,字元線,保護層及 間隔層產生之後第2圖之橫切面。 第3b圖在第3a圖之步驟之後此基板之與第3a圖之擒 切面相平行之橫切面。 第3c圖在第3a圖之步驟之後此基板之與第3a圖之樓 切面圖相垂直之橫切面。 第3d圖在第3a圖之步驟之後此基板之與第3c圖之手黃 切面相平行之橫切面。 第3e圖此基板之俯視圖,其中顯示第一隔離層位元線 隔離區,另一隔離區,字元線和間隔層。 第4a圖在各隔離結構,遮罩,凹入區,導電性結構,其它 — I I I I I I I I I — 鼠^-I I I I I 1 I — — — — — — — —— I Is y. (請先閱讀背面之注惫事項再填寫本頁) -10-
461086 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明($ ) 隔離結構,上部源極/汲極區,通道區和下部源極/汲極區 產生之後第3a圖之橫切面。 第4b圖在弟4a圖之步驟之後第3b圖之橫切面。 第4c圖在第4a圖之步驟之後第3c圖之橫切面。 第4d圖在第4a圖之步驟之後第3d圖之橫切面。 第5圖在記憶節點,導電性間隔層和電容器板產生之後 第4d圖之橫切面。 這些圖式未依比例繪製。 在本實施例中設有一種由單晶矽所構成之基板1。 在基板1之表面上沈積一種厚度大約20nm之Si02,以 便產生第一隔離層Π。爲了產生一種由氮化矽所構成之 層N,須沈積厚度大約50nm之氮化矽。爲了產生第二隔 離層12,須沈積厚度大約200nm之Si02(第1圖)。/ 藉助於條形之第一光阻遮罩(其條形大約1 〇 〇 n m寬且相 互間之距離大約是lOOnm)來對第二隔離層12,此種由氮 化矽所構成之層N以及第一隔離層I 1進行結構化,使基 板1之一部份裸露出來* 然後去除第一光阻遮罩。例 如以HBr來對基板1進行蝕刻至大約5〇()nm深以便產生 溝渠G (第1圖)。已結構化之第二隔離層I 2因此是作爲 遮罩用。 爲了產生大約厚之隔離區13,須進行熱氧化作 用。隔離區I 3覆蓋溝渠G之側面和底部(第1圖)。 然後沈積厚度大約50nm之同次(in situ)接雜之多晶 矽,其被以化學機械方式而拋光直至第二隔離層12被去 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I I--I J I------ί'-!1---訂----------線-- (請先閱讀背面之注意事項再填寫本頁) 461086 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(、。) 除爲主。然後對多晶矽進行回(b a c k )蝕刻至大約4 0 0 n m 深。 藉助於條形之第二光阻遮罩(未顯示,其條形未覆蓋此 構渠G之第一側面)來去除此隔離區I 3之裸露的部份(第 2圖)。HF例如適合作蝕刻劑。由氮化矽所構成之層N可 保護第一隔離層I 1之一部份。 然後沈積厚度大約50nm之另一同次(in situ)摻雜之 多曰b砂且藉由化學機械抛光法而進行回(back)硏磨直至 氮化矽層N裸露爲止。 . 藉由以η -摻雜之離子來進行之植入而在基板1中產生 條形之第一摻雜區D 1,其配置在溝渠G之間且鄰接於基 板1之表面(第2圖)。第一摻雜區Di大約20nm厚。/ 然後對多晶矽進行回蝕刻至大約3 3 0 n m深。溝渠G中 之摻雜之多晶矽形成位元線B,其配置在溝渠G之下部 中。隔離區I 3在溝渠G之下部中在第一側面上具有條形 之凹口,其中此位元線B鄰接於基板1(第2圖)。 爲了去除此蝕刻殘渣,須進行一種熱氧化,且這樣所產 生之S i 02隨藉由濕式蝕刻而去除。然後去除此種由氮化 矽所構成之層N。 y 爲了產生另一隔離區14,須進行一種熱氧化,此隔離區 I 4大約Snn!厚且覆蓋此溝渠G之側面之配置在溝渠G之 下部上方之此部份以及覆蓋位元線B之上部平面(第3 a 至’3 e圖)。熱氧化是作爲退火步驟用,藉此可使摻雜物質 由位元線B擴散至基板1中且在該處可形成第二摻雜區 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------:-------*t)-------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 461086 B7__ 五、發明說明(") (請先閱讀背面之注意事項再填寫本頁) D2(第3a,3b圖)。每一第二摻雜區D2都鄰接於每一溝渠 G,溝渠G中配置著位元線,摻雜物質(其產生第二摻雜區 D2 )由位元線擴散而出。第二摻雜區D2配置在此溝渠和 相鄰之溝渠之間且鄰接於溝渠G之凹口以及與相鄰之溝 渠相隔開。 然後沈積厚度大約50nm之同次摻雜之多晶矽,使塡入 溝渠G中。多晶矽上方沈積厚度大約80nm之矽化鎢。爲 了產生一種保護層S,須沈積厚度大約50nm之氮化矽(第 3 a至3 d圖)。 藉助於條形之第三光阻遮罩(未顯示,其條形垂直於第 一光阻遮罩之條形而延伸且大約是1 OOnm寬,各條形相互 間之矩離大約是1 OOnm )而對氮化矽,矽化鎢以及多晶矽的 進行蝕刻直到另一隔離區I 4之配置在位元線B上之此部 份裸露爲止。由多晶矽和矽化鎢因此可產生一些垂直於 位元線B而延伸之字元線W,這些字元線W具有向下對準 之外翻區,其可到達溝渠G中(第3 a至3 e圖)。/ 經濟部智慧財產局員工消費合·作社印製 去除第三光阻遮罩。爲了使漏電流變小,須進行一種熱 氧化作用,使另一隔離區14以區段之方式而變厚直至字 元線W下方爲止。在字元線w之邊緣區域中此隔離區14 因此變厚。熱氧化作用對應於平面式電晶體中之所謂再 氧化步驟。 爲了產生一些隔離用之間隔層Sp,須沈積厚度大約 1 0 n m之氮化矽且進行回蝕刻(第3 a至3 e圖)。間隔層_ s P 覆蓋字元線W之側面以及覆蓋上述隔離區I 3 , I 4之一部 -13 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公复) 461086 A7 _ _B7 ___ 五、發明說明(^ ) 份。 (請先閱讀背面之注意事項再填寫本頁) 然後沈積厚度大約50nm之Si02且以化學機械方式拋 光直至保護層S裸露爲止。然後對進行回蝕刻直至 基板1裸露爲止。在溝渠中因此產生一些隔離結構15, 使得在每一溝渠G中在所屬之位元線B上方交替地配置 著字元線W之外翻區及隔離區15(第4a至4d圖)。 然後沈積厚度大約1 0 n m之同次摻雜之多晶矽。此種厚 度須很小,使字元線W之間的中間空間不會被塡滿。 藉助於條形之第四光阻遮罩(未'顯示,其對應於第一光 阻遮罩)而使溝渠G上方之多晶矽去除。 去除第四光阻遮罩。爲了產生此遮罩Μ,則須以CVD方 法以較高之速率來沈積Si02,使Si 02在多晶矽之配置於 字元線W上方之此部份之水平表面上方生成大約是其它位 於下方位置處者之二倍之厚度(即,大約20nm)。 然後對S i 02蝕刻至大約1 Onm深,使多晶矽之配置於字 元線W之間的此部份裸露出來。由S i 02因此可產生此遮 罩Μ(第4a至4d圖)。_ 經濟部智慧財產局員工消費合作社印製 例如以HB r選擇性地對此遮罩Μ及該隔離結構I 5來對 多晶矽及基板I進行蝕刻,以便在字元線W之間(即,溝渠 G之間)產生各凹入區V(第4b和4d圖)。這些凹入區V 大約4 5 0 n m深,因此較隔離區I 3之凹口還深。 藉由凹入區V而由第一摻雜區D1產生電晶體之上部源 極/汲極區S / Do。此外,由多晶矽產生導電性結構L ,其是 與上部源極/汲極區S / Do相連接。由於先前以第四光阻 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 1086 A7 B7 五、發明說明(〇 ) 遮罩來進行之蝕刻步驟,則這些沿著字元線w而相鄰之導 電性結構L可互相隔離。此外,藉由凹入區V而由第二 慘雜區D2產生電晶體之下部源極/汲極區S/Du(第4a和 4d圖)。在溝渠之第一側面上這些字元線用作電晶體之 閘極電極而另一隔離區用作閘極介電質。基板1之此部 份(其配置在每一電晶體之上部源極/汲極區S / Do和下部 源極/汲極區S / D u之間)用作電晶體之通道區。 然後沈積厚度大約是l〇〇nm之Si02且藉由化學-機械 拋光法而被整平。在凹入區V中因此產生其它之隔離結 構16(第4b和4d圖)。 藉由微影術之方法而使導電性結構L裸露(第5圖)。 然後沈積厚度大約500nm之同次摻雜之多晶矽,其上沈積 厚度大約1 〇〇nm之矽化鎢。藉由微影術而由矽化鎢和多 晶矽產生各電容器之記憶節點k,記憶節點k是與導電性 結構L相連接(第5圖)。 記憶節點K之表面是由導電性間隔層s p ’所放大,這些 間隔層sp’是由沈積厚度大約20nm之矽化鎢以及隨後進 行回蝕刻而產生。爲了產生電容器介電質KD,須沈積厚 度大約6nm之氮化矽且進行氧化至大約lnm深。爲了產 生一種各電容器所共用之電容器板p,須沈積一種厚度大 約是100nm之氮化鈦(第5圖)。 在本實施例中產生一種DRAM晶胞配置,其記憶胞其有 一個電晶體及一個與此電晶體相連接之電容器。 本實施例可有許多變型,其同樣在本發明之範圍中。# (請先閲讀背面之注意事項再填寫本頁)
•*-r"J 線· 經濟部智慧財產局員工消費合作社印製 -15-
461086 A7 __B7 五、發明說明(4 ) (請先閱讀背面之注意事項再填寫本頁) 層,各深渠,各結構,各凹入區和各區之尺寸因此可依據 各別之需求而調整。同樣情況亦適用於各種材料之選取。 符號之說明 .. 1.......基板 B.......位元線
Dl,D2 .摻雜區 G.......溝渠 I 1,I 2 .隔離層 I 3,I 4 .隔離區 ’ I 5 , I 6 .隔離結構 K........記憶節點 KD.......電容器介電質 L........導電性結構 Μ........遮罩 Ν........由氮化矽所構成之層 Ρ.........電容器板 S.........保護層 經濟部智慧財產局員工消費合作社印製 S / D 〇,S / D u ..源極-汲極-區 Sp , Sp’ ...間隔層 W........字元線 V........凹入區 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 461086 A8 B8 C8 D8
    六、申請專利範圍 (89年9月修正) 1 . 一種DRAM晶胞配置,其特徵爲: (請先閱讀背面之注意事項再填寫本頁) -具有多個記憶胞,這些記憶胞分別具有一個垂直式 電晶體及一個電容器, -基板(1)具有互相平行而延伸之溝渠(G),溝渠(G)中 配置著位元線(B ), -位元線(B )配置在所屬溝渠(G )之下部中, -溝渠(G)之下部直至一種平行於溝渠(G)而延伸之配 置於溝渠(G )之第一側面上之條形凹口處都設有一種配 置在位元線(B )和基板(1 )之間的隔離區(I 3 ), -溝渠(G )之側面之配置於溝渠(G )下部上方之此部份 以及位元線(B )之上部平面都設有另一隔離區(I 4 ), -字元線(W )垂直於位元線(B )而延伸, -字元線(W)直至往下對準之外翻區(其到達溝渠(G ) 中且配置於位元線(B)上方)爲止都是在基板(1)上方延 伸且藉由隔離層(I 1 )而與基板(1 )相隔離, -溝渠(G )中於位元線(B )上方交替地配置字元線(w ) 之外翻區及隔離結構(15), 經濟部智慧財.產局員工消費合作社印製 -電晶體之上部源極/汲極區(S / Do )和下部源極/汲極 區(S/Du)是配置在溝渠(G)之間和字元線(W)下方, -在基板(1 )中配置其它隔離結構(I 6 ),上部源極/汲 極區(S / Do )是由沿著溝渠(G )而相鄰之電晶體所隔開, -電晶體之上部源極/汲極區(S / D 〇 )是與記憶胞之電 容器相連接。 2 ·如申請專利範圍第1項之DRAM晶胞配置,其中 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 4 6 1 08 6 as B8 C8 D8、申請專利範圍 -電晶體之下部源極/汲極匾(S/Du)配置在溝渠(G)和 一個相鄰之溝渠(G)之間且是由相鄰之溝渠(G)所隔 開。 3. 如申請專利範圍第1或第2項之DRAM晶胞配置,其中 -記億胞之一之電晶皞之上部源極/汲極區(S/Du)是 以隔離層(II)覆蓋, -字元線(W)在隔離層(II)上方延伸, -上部源極/汲極區(S/DO)在隔離層(II)上之投影須 與字元線(W)隔離層(II)上之投影相重叠,使其遠離字 元線(W)之投影之二側而延伸,使上部源極/汲極區(S/ Do)之二値部份之投影鄰接於字元線(W)之投影且不與 字元線(W)之投影相重叠, -字元線(W)之側面設有隔離用之間隔層(Sp>, -字元線(w)之舆上部源極/汲極區(S/Do)相遠離之 上部表面設有隔離用之保護層(S), -導電性結構(L)覆蓋該保護(S)及間隔層(Sp>且重 叠於上部源極/汲極區(S/Do)之上述二個部份, -記億胞之電容器配置在導電性結構上。 4. 如申請專利範圍第1或第2項之DRAM晶胞配置,其中 -其它隔離結構(II)使這些沿著溝渠(6)而相鄰之電 晶體之下部源極/汲極區(S/Du)互相隔離, -這些沿箸溝渠(G)而相鄰之電晶體之下部源極/汲棰 區及其它隔離結構(16)交替地在凹口之區域中鄰接於 -1 8 - (請先閱讀背面之注意事項再填寫本頁) ,裝 ----訂----- 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 1 08 6 A8 B8 C8 D8 六 ' 經濟部智慧財產局員工消費合作社印製 申請專利範圍 位元線(B )。 5. 如申請專利範圍第1或第2項之DRAM晶胞配置,其中 (請先閱讀背面之注意事項再填寫本頁) -其它隔離區(14)中由字元線(W)所覆之部份在字元 線(W)之邊線處變厚。 6. —種DRAM晶胞配置之製造方法,其特徽為: -在基板(1)上産生一種隔離層(II), -在基板(1)中産生一些互相平行而延伸之溝渠(G), -在溝渠(G)之下部直至平行於溝渠(G)而延伸之配置 於溝渠(G)之第一侧面上之條形之凹口為止都設有一 種隔離區(13), -在溝渠(G)之下部中産生位元線(B), -溝渠(G)之側面之配置於溝渠(G)之下部上方之此部 份以及位元線(B)都設有另一隔離區(14), _施加一種導電性材料以便琪入溝渠(G)中, -産生一種保護層(S),其覆蓋該導電性材料, -須對此導電性材料及該保護層(S )進行結構化,以便 産生由保護層(S)所覆蓋之字元線(W),這些字元線垂直 於位元線(B)而延伸且具有向下之外翻匾,逭些外翻區 到達溝渠(G )中, -沈積一種絶緣材料且與該隔離層(S)—起選擇性地 對該保護層(S)和基板(1}而被回(back)蝕刻直至基板 (1)裸露為止,以便在溝渠(G)中産生各隔離結構(15), 這些隔離結構配置在字元線(W)之外翻匾之間及位元線 (B)之上方, -19-本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A8 B8 C8 D8 461086 六、申請專利範圍 -選擇性地對各隔離結構(15)來對基板U〉進行蝕刻, 以便在字元線(W)之間和溝渠(6)之間産生凹入區(V), (請先閲讀背面之注意事項再填寫本頁) -在各溝蕖(G)之間和各凹入區(V)之間在基板(1>中 産生各記億胞之電晶體之上部源槿/汲棰匾(S/Do), -在基板(1>中在上部頫極/汲極匾(S/Do)下方産生電 晶體之下部源極/汲極區(S/Du),這些下部源極/汲極區 (S/Du>分別鄰接於各凹口中之一, -在凹入匾(V)中産生其它之隔離結構(16), -産生各記億胞之電容器,這些電容器分別與上部源 » 極/汲極區(S/Do)中之一相連接β 7.如申請專利範圍第6項之方法,其中 -位元線(Β)之至少一部份(其鄰接於凹口)是由摻雜 之多晶矽所構成, -進行一種退火步驟,使摻雜物質由位元線(Β)擴散至 基板(1)中而形成一種摻雜匾(D2〉,摻雜匾(D2)配置在 溝渠(6)與相鄰之溝渠(G)之間且鄰接於凹口以及與相 鄰之溝渠(G)相隔開,位元線(Β)配置在溝渠(G)中。 8·如申請專利範圍第6或7項之方法,其中 經濟部智慧財產局員工消費合作社印製 -在藉由絶緣材料之沈積及回蝕刻而産生各凹入區(V) 之前産生一些間隔層(Sp),其覆蓋字元線(W)之側面, -在産生各隔離結構(15)之後沈積一種導電性材料, 其厚度須使字元線(W)之間的中間空間不被埔滿, -該導電性材料之配置於溝渠(6)上方之此部份被去 除, -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 461086 A8 B8 C8 D8 六 、申請專利範圍 字 於 置 配 之 料 材 性 電 , 導面 該表 蓋平 覆水 其之 K份 (M部 罩此 遮之 種方 1 上 生W) 元 區 入 凹 各 生 産 了 為 料 材 性 電 導 對 導 生 産廛 來極 料汲 板構 基結 及性 i QS8T 擇刻 選蝕 須行 ),進 構 結 此 S _ ί 帛Ξ冑 0 Μ 二於、 對g接 Μ ^ 0 性 AL) ο D / S 上 )/ L /(X 構 結 性 脣 導 該 於 生 鹿 器 容請 電申 -如 9 中 其 法 方 之 項 8 第 圍 範 利 專 罩 遮 該 生 産 了 為 料 材 線 絶 —5 種1 積 沈 式 ί之 之ί Γ 0 fo電 η.ΓΕ 〇 導 (C該 形在 共料 是材 不緣 以絶 須此 ),使 最 有 具 方 上 面 表 平 水 之 份 部 此 之 方 上 ΧΪ/ W /V 線 元 , 字度 於厚 置之 配大 遮 料間 材之 如 進的申 Μ 回份專 m(行部請 生 産 所 料 材 緣11止 直 絶,為 由刻露 是蝕裸 緣} 絶(if 此線 對元 須字 是於 程置 過配 其之 料 材 性 S 導 至 直 (請先閱讀背面之注咅?事項再填寫本頁) 該在 IpST 導 中 > ί 砂 J晶 法多 方之 之雜 項摻 β 有 0 ^ Λ 範料 5ΙΒΓ J材 利性 經濟部智慧財產局員工消費合作社印製 蝕 回 行 積 沈 後 之 料 材 性 I IpST 導 該Ϊ 積直 ί ^ 沈 進 且 料 材 性 助 辅 RBB 極 止 為 露 裸 面 侧 之 料 材 性 a— 導 該 至 料 材 性 導 該 在 生 CB1 連 單 遮 使 9 用 作 化 氣 熱 BBB 種 1 行 進 上 份 部 的 0 裸 之 區 離 隔 較 法匿 方入 之凹 項些 7 這 第使 或), 〇 V 4 6( t 第M^ e AiI利各 M專生 fe申須 中 其 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 1 OS 6 A8 B8 C8 D8 、申請專利範圍 之凹口還深。 12.如申請專利範圍第6或第7項之方法,其中 -在産生字元線(W)之後須進行一種熱氣化,使其它 隔離匾(14)之由字元線(W)所覆蓋之部份在字元線(W) 之邊緣處變厚。 -------------、裝-------避訂---------線'j (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 2 2 本紙張尺度適用中國國家標準(CNS)A4現格(210 X 297公釐)
TW089103596A 1999-03-12 2000-03-01 DRAM-cells arrangement and its production method TW461086B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19911148A DE19911148C1 (de) 1999-03-12 1999-03-12 DRAM-Zellenanordnung und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
TW461086B true TW461086B (en) 2001-10-21

Family

ID=7900802

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089103596A TW461086B (en) 1999-03-12 2000-03-01 DRAM-cells arrangement and its production method

Country Status (8)

Country Link
US (1) US6504200B2 (zh)
EP (1) EP1161770A1 (zh)
JP (1) JP3786836B2 (zh)
KR (1) KR100403442B1 (zh)
CN (1) CN1150612C (zh)
DE (1) DE19911148C1 (zh)
TW (1) TW461086B (zh)
WO (1) WO2000055904A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19914490C1 (de) 1999-03-30 2000-07-06 Siemens Ag Speicherzellenanordnung und Verfahren zu deren Herstellung
DE19950364A1 (de) 1999-10-19 2001-04-26 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mindestens einem Kondensator und Verfahren zu deren Herstellung
DE10028424C2 (de) * 2000-06-06 2002-09-19 Infineon Technologies Ag Herstellungsverfahren für DRAM-Speicherzellen
KR100652370B1 (ko) * 2000-06-15 2006-11-30 삼성전자주식회사 플로팅 바디효과를 제거한 반도체 메모리소자 및 그제조방법
KR100473476B1 (ko) * 2002-07-04 2005-03-10 삼성전자주식회사 반도체 장치 및 그 제조방법
TWI225691B (en) * 2003-03-14 2004-12-21 Nanya Technology Corp A vertical NROM cell and method for fabrication the same
DE10326330A1 (de) * 2003-06-11 2005-01-05 Infineon Technologies Ag Verfahren und Hilfstransistorstruktur zur Herstellung einer Halbleiterspeichereinrichtung
KR100660880B1 (ko) * 2005-10-12 2006-12-26 삼성전자주식회사 복수의 스토리지 노드 전극들을 구비하는 반도체 메모리소자의 제조 방법
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device
US20080315326A1 (en) * 2007-06-21 2008-12-25 Werner Graf Method for forming an integrated circuit having an active semiconductor device and integrated circuit
US7952138B2 (en) * 2007-07-05 2011-05-31 Qimonda Ag Memory circuit with field effect transistor and method for manufacturing a memory circuit with field effect transistor
JP2009182105A (ja) * 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置及びその製造方法
KR100979240B1 (ko) * 2008-04-10 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US8786014B2 (en) * 2011-01-18 2014-07-22 Powerchip Technology Corporation Vertical channel transistor array and manufacturing method thereof
KR101168338B1 (ko) * 2011-02-28 2012-07-31 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
FR3023647B1 (fr) * 2014-07-11 2017-12-29 Stmicroelectronics Rousset Transistor vertical pour memoire resistive
CN113497129B (zh) * 2020-04-07 2023-12-01 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208657A (en) * 1984-08-31 1993-05-04 Texas Instruments Incorporated DRAM Cell with trench capacitor and vertical channel in substrate
US4824793A (en) * 1984-09-27 1989-04-25 Texas Instruments Incorporated Method of making DRAM cell with trench capacitor
US5225697A (en) * 1984-09-27 1993-07-06 Texas Instruments, Incorporated dRAM cell and method
JPH02159058A (ja) * 1988-12-13 1990-06-19 Fujitsu Ltd 半導体メモリセル
KR940006679B1 (ko) * 1991-09-26 1994-07-25 현대전자산업 주식회사 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
KR0147584B1 (ko) * 1994-03-17 1998-08-01 윤종용 매몰 비트라인 셀의 제조방법
US5497017A (en) * 1995-01-26 1996-03-05 Micron Technology, Inc. Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors
DE19519159C2 (de) * 1995-05-24 1998-07-09 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
ATE212149T1 (de) * 1995-09-26 2002-02-15 Infineon Technologies Ag Selbstverstärkende dram-speicherzellenanordnung
US5937296A (en) * 1996-12-20 1999-08-10 Siemens Aktiengesellschaft Memory cell that includes a vertical transistor and a trench capacitor
US5892707A (en) * 1997-04-25 1999-04-06 Micron Technology, Inc. Memory array having a digit line buried in an isolation region and method for forming same
EP0899790A3 (de) * 1997-08-27 2006-02-08 Infineon Technologies AG DRAM-Zellanordnung und Verfahren zu deren Herstellung
DE59814170D1 (de) * 1997-12-17 2008-04-03 Qimonda Ag Speicherzellenanordnung und Verfahren zu deren Herstellung
EP0945901A1 (de) * 1998-03-23 1999-09-29 Siemens Aktiengesellschaft DRAM-Zellenanordnung mit vertikalen Transistoren und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
CN1343371A (zh) 2002-04-03
DE19911148C1 (de) 2000-05-18
US6504200B2 (en) 2003-01-07
EP1161770A1 (de) 2001-12-12
KR20010104379A (ko) 2001-11-24
US20020079527A1 (en) 2002-06-27
JP2002539642A (ja) 2002-11-19
WO2000055904A1 (de) 2000-09-21
KR100403442B1 (ko) 2003-10-30
JP3786836B2 (ja) 2006-06-14
CN1150612C (zh) 2004-05-19

Similar Documents

Publication Publication Date Title
TW461086B (en) DRAM-cells arrangement and its production method
US7482229B2 (en) DRAM cells with vertical transistors
TW459367B (en) A method and structure for improved alighment tolerance in multiple, singularized plugs
TW454341B (en) A trench capacitor with isolation collar
TW469566B (en) Vertical device formed adjacent to a wordline sidewall and method for semiconductor chips
TW473997B (en) DRAM-cells arrangement and its production method
KR101096274B1 (ko) 편측 콘택을 포함하는 수직형 트랜지스터 형성 방법
KR0144899B1 (ko) 매몰 비트라인 디램 셀 및 그 제조방법
TW514994B (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with control gate spacers, and a memory array made thereby
TW471102B (en) Semiconductor integrated circuit device and manufacturing method
TW200406040A (en) Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component
TWI251310B (en) Nonvolatile memory fabrication methods comprising lateral recessing of dielectric sidewalls at substrate isolation regions
JP2008166379A (ja) 半導体記憶装置及びその製造方法
TW379417B (en) Buried bitline structure and the manufacture method
JP3665614B2 (ja) Dramセル装置の製法
TWI284391B (en) Dynamic random access memory and manufacturing method thereof
TW518750B (en) DRAM-cells arrangement and its production method
TW466684B (en) Method for forming deep trench capacitor under shallow trench isolation structure
TW456028B (en) Semiconductor device and process for manufacturing semiconductor device
JP3961223B2 (ja) メモリセル装置およびその製造方法
TW306064B (en) Semiconductor memory device with capacitor (part 6)
TW465088B (en) Memory-cells arrangement and its production method
TW525233B (en) Substrate with a layer composed of monocrystalline silicon and its generating method
TW401627B (en) Flash memory structure and the manufacture method thereof
CN116053136A (zh) 半导体存储器件的制作方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees