TW455944B - Forming method of interlayer insulating film - Google Patents

Forming method of interlayer insulating film Download PDF

Info

Publication number
TW455944B
TW455944B TW089102262A TW89102262A TW455944B TW 455944 B TW455944 B TW 455944B TW 089102262 A TW089102262 A TW 089102262A TW 89102262 A TW89102262 A TW 89102262A TW 455944 B TW455944 B TW 455944B
Authority
TW
Taiwan
Prior art keywords
film
silicon dioxide
hydrogen
carbon
silicon
Prior art date
Application number
TW089102262A
Other languages
English (en)
Inventor
Kazuo Maeda
Original Assignee
Canon Sales Co Inc
Semiconductor Process Lab Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Sales Co Inc, Semiconductor Process Lab Co filed Critical Canon Sales Co Inc
Application granted granted Critical
Publication of TW455944B publication Critical patent/TW455944B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

4559 44
五、發明說明（l) 本發明係有關於一種形成層間絕緣骐的方法，特別是 有關於一種形成具有低介電常數之層間絕緣膜的方法，適 用^要高集積度之半導體裝置。近年來有關於高集積渡 之半導體裳置之程序在線路之間僅具有狹窄的間隔。此線 路間狹窄的間隔會導致線路間的電容增加，因此需要形成 具有低介電常數之層間絕緣膜。 近來之高集積度之LSI裂置程序’線路係微米級且為 多層的。此情況會導致線路間的電容増加，而電容之增加 會導致操作速度的大幅減少。因此’關於此狀況需要作很 大的改進。其中一種改進的手段，係研究減少線路間電容 的方法。此方法係利用層間絕緣膜，該層間絕緣膜具有低 於二氧化矽層間絕緣膜之介電常數。 典型研究之低介電常數之層間絕緣獏為①S i⑽膜及② 低介電常數之有機層間纟巴緣膜’以下係描述該等薄膜之組 成。 ①Si OF薄膜 S i OF薄膜係利用包含F之氣體源所形成的，以將二氧 化矽之部分Si-0鍵替代為Si-F鍵。Si OF薄膜具有相對之介 電常數，可以減少當薄膜增加所導致氟之集中。 為了形成此SiOF膜’已公開許多方法（如’’半導體世界 ” 1 9 9 6 ’二月月刊第2 8頁）。大部分的方法是利用s i η 、 〇2、Ar及Si〇4為氣體源，並利用高濃度電漿CVD法製成的。 由此方法所製成的SiOF薄膜之相對介電常數的範圍為3.1 至4.〇(與薄膜中F的濃度有關）此介電常數係低於二氧化
455944 五、發明說明（2) 石夕之介電常數4. 〇 ’並已經為慣用之層間絕緣膜。 ②低介電常數之有機層間絕緣膜 對照於S1 OF薄膜之較低界電常數，（3 · 〇或以下），有 機層間絕緣膜為現在注意之焦點。表丨係顯示一些低介雷 常數以及其熱分解之溫度之有機層間絕緣膜，這些皆是一已 表1 有機層間 絕綠膜 介電常數 熱分解温度 ro 參閱 含氟樹脂· 2.4 420 半導雜世界月刊 1996，二月第泣買 Cytop 2.1 400 半導雜世界月刊 1996 ,二月第9〇頁 非晶體太綸 1.9 400 丰導想世界月刊 1996，二月第μ頁 然而，Si OF薄膜之缺點為在增加氟的濃度時會導致抗 吸潮性減少。此抗吸潮性減少會造成报多間題，會影響^ 電晶體的特性以及上侧壁金屬層的附著性。 因為矽晶圓或二氧化矽薄膜之低附著特性會導致有機 絕緣膜容易發生剝落的現象。再者，有機絕緣膜之缺點 熱分解溫度在40G°C左右之熱阻較低。此低熱阻之缺點會 4559 44_____ 五、發明說明（3) 導致高溫之晶圓退火。 有鑑於此，本發明的主要目的，在於提供一種方法以 形成低介電係數之層間絕緣膜’具有良好抗吸潮性以及抗 熱性。本發明的另一目的係提供一種使用上述方法之半導 體裝置。 參閱第2表，第2表係描述本發明之層間絕緣膜。 表2 多礼狀薄旗 t漿裝合 二氧化矽薄膜 TEOS ?i-c ^-C-H TEOS+ 02 St-C-Olf^ Si-C-O-H M. TEOS 十 Η,Ο Si-C-O-H m at 含硼二氧化矽薄膜 TEOS + B2H6 Si-C-B-H 淺辦 TEOS 十 BjUg 十 0, Si-C-B-O-H ^ M. TEOS + B2H6 十 Η,Ο Si-C-B-〇.H 薄喊 含氟二氧化矽薄膜 TE0S + C2F6 Si-C-Fini— teos+c2f6+o2 c ~ Si-C-F-O-H 感肢 TEOS+C^F^ + HiO Si-C-F-O-H 洚臌 | 為了形成本發明之多孔二氧化石夕薄膜，利用， TEOS +〇2，TEOS +1〇做為氣體源。以電漿聚合上述氣體 源’可在形成目標上形成Si-C薄膜，Si-C-H薄膜， 薄膜，以及Si-C-0-H薄膜。然後，利用氧電漿處理上述薄
465944 五、發明說明（4) 膜後’上述薄膜内之竣或氫會氧化D並因為碳或氫排除後 而造成許多縫隙。因此，形成多孔狀之二氡化矽薄膜。多 孔狀之二氧化矽薄膜同樣可以利用矽曱烷（Si(CH3)H3)形成 以替代TEOS。 為了形成本發明之含硼多孔二氧化矽薄膜，利用TE〇s + B2HS，TEOS +B2H6 +〇2 *TE〇S +B2HS +H20 傲為氣體源。以 電漿聚合上述氣體源，可在形成目標上形成si„c_B薄膜，
Si-C-B-0 薄膜 #Si-C-B-〇-H 薄膜，以及Si-C-0-Η 薄膜。、然 後，利用氧電漿處理上述薄膜後，上述薄膜内之碳或氫^ 氧化。並因為碳或氫排除後而造成許多縫隙。因此，、 含棚多孔狀之二氧化矽薄膜。多孔狀之二氡化矽薄膜^成 可以利用矽甲烷（Si(CHs)H3)或三（三甲基矽氧）硼樣 jiOhB)形成以替代TE0S之氣體源，可以利用 3 TMB(B(0CH3))或TEB(B(OC2H5)3)以形成含硼多孔狀之一— 矽薄膜以替代B2HS氣體源。 ’ —氧化 為了形成本發明之含氟多孔二氧化矽薄臈，利 + C2F6，TEOS+C2F6 +〇2 或丁£05 +C2F6 +H2〇 做為氣體源 ^〇S 電漿聚合上述氣體源，可在形成目標上形以 Si-C-F-Ο 薄膜，Si-C-F-0-H 薄膜，以及Si_r_n 膜’ 後’利用氧電漿處理上述薄膜後，上述薄膜内之#二&然 氧化。並因為碳或氫排除後而造成許多縫隙。因$ 5又氣會 含氟多孔狀之二氧化矽薄膜。多孔狀之二童仆& # ’形成 九Ίϋ吵溥腺η 4 可以利用矽甲烷（Si(CH3)H3)形成以替代TE〇s。 呀丨°』樣
第7頁 455944 五、發明說明¢5) 圖式之簡單說明： 第1 A至第1 Η圖係各自顯示根據本發明第一、三、五、 七、 九、十一、十三實施例之形成層間絕緣膜的方法之剖 面圖。 第2Α至第2Μ圖係各自顯示根據本發明第二、四、六、 八、 十、十二、十四實施例之形成層間絕緣膜的方法之剖 面圖π 符號說明： 1 0 1、2 0 1〜矽基底 102、 2 0 2 〜BPSG 薄膜 103、 203〜鋁線路層 104 、204~形成目標 1 0 5、2 0 5 ~二氧化矽薄膜 1 0 6、2 0 6〜薄膜 1 0 7、2 0 7〜多孔二氧化矽薄膜 1 0 8〜二氧化矽薄膜 1 0 9、2 0 9〜二氧化矽薄膜 2 0 8 ~鑲嵌溝槽 21 0〜鍍銅薄膜 211〜阻障金屬T i Ν薄膜 2 1 2〜二氧化矽薄膜
第8頁 4559 44 五、發明說明（6) 實施例： 為使本發明之上述目的、特徵和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 下： 第一實施例 第1 A至第1 Η圖係各自顯示根據本發明第一實施例之剖 面圖。 首先，如第1Α 圖所示，BPSG(borophosphosilicate glass)薄膜102形成於矽基底101。然後，當鋁薄膜形成於 BPSG薄膜102時，定義鋁薄膜之圖案以形成鋁線路層1〇3。 以矽基底101 ’BPSG薄膜102，以及鋁線路層103組成形成 目標104。 如第1 B圖所示’二氧化矽薄膜1 〇 5 (下絕緣膜）係形成 於目標104。此二氧化矽薄膜丨〇5係利用電漿增強CVD(電漿 增強氣相沈積法）法形成，並利用S i H4及^〇做為氣體源。 二氧化矽薄膜1 0 5之厚度為1 〇 〇極微求。二氧化矽薄膜丨〇 5 能夠驅散導致鋁線路層1〇3腐蝕之水分= 隨後’如第ic圖所示’含碳或含碳及薄膜（Si_c(_H)) 係形成於二氧化矽薄膜1 〇 5 (下絕緣膜）。s i -C ( - Η)薄膜1 0 6 係利用50 seem TEOS做為氣體源。施加電力頻率 1。3. 5 6MHz以及1〇〇瓦特之射頻電源並保持矽基底1(H於1〇〇 °C之溫度’並於1 T〇rr之氣壓執行電漿聚合TE〇s c Si-C(_H)薄膜1〇6之厚度為5〇〇極微米^必須注意的是，在
455944 五、發明說明（7) ^成一Si-C(-H)薄膜1〇6時，可以利用矽甲烷（Si(CH3)H3)或 一（一甲基矽氧）硼（{ (CH3)3Si Ο }3b)形成以替代TE〇s。當使 用上述氣體時，氣體之流速為5〇 sccm，而其他使用TE〇s 之程序也是相同的狀況。在使用三（三甲基矽氧）硼 ({(CH3)3SiO}3B)時，Si-C(-H)薄膜 1〇6 更包含硼。 因此’如第1D圖所示’執行氧電漿處理Si_c(_H)薄膜 106。氧電漿處理係提供600 sccm氧氣至一腔室（未顯示） 並施加電力頻率400 kHz以及3 00瓦特之射頻電力至氧氣。 氧電紫處理之時間為3 6 0秒’並保持矽基底1 〇 1於3 5 〇 t之 溫度。 在氧電襞處理中，Si-C(-H)薄膜1〇6之碳或氫係被氧 化’並釋放至該薄膜外。並在該部分形成Si _〇鍵結。因 此’ Si-C(-H)薄膜106變成多孔二氧化矽薄膜1〇7 = 接著’如第1 E圖所示，利用氫電漿處理多孔二氧化矽 薄膜1 0 7。 執行氫電漿處理係提供600 sccm之氫氣至一腔室（未 顯示）’並提供射頻電源至腔室中彼此電性相反之上電極 及下電極。射頻電源係提供上電極13.56 MHz及50瓦特之電 力。而射頻電源係提供下電極400kHz及400瓦特之電力。 再者，執行氫電漿處理之過程中，腔室之氣壓為 0,1〜0,2Torr及石夕基底101之溫度為400 °C。再者，氫電漿 處理之時間為6 0秒。 氫電漿處理取代表面縫隙之Si-0鍵結為Si-H鍵結。因 此，OH鍵及水將難以連結至Si，改善了該薄膜之抗吸水
第10頁 ά 五、發明說明（8) 性0 再者’如第1 F圖所示，二氧化矽薄膜1 08係形成於多 孔二氧化矽薄膜107。此二氧化矽薄膜108係以包含TEOS及 03做為氣體源，經由CVD法形成的。包含〇3之氣體源具有足 夠TEOS之氧元素。二氧化矽薄膜丨0 8能夠達到相當之平坦 度。 如第1G圖所示’二氧化矽薄膜1〇8經由CMP法（化學機 械研磨法）磨光以平坦其表面。此時，上述形成之二氧化 矽薄膜1 0 5及1 0 7某些部分將會經由磨光消除。執行CMP法 之平坦化可防止所有消除之二氧化矽薄膜丨〇 5於鋁線路層 之凸面1 0 3 a。 如第1H圖所示，二氧化矽薄膜109(覆蓋絕緣層）係形 成於平坦化之表面。二氧化矽薄膜109係利用Si\及\〇經 由電紫:增將CVD法製成。該二氧化矽薄膜1〇9之厚度為1〇〇 極微米 上述之形成二氧化矽薄膜1〇5(下絕緣層）、1〇7及 1 09 (覆蓋絕緣層）導致形成於形成目標1〇4上之組成，為具 有低介電常數之層間絕緣薄膜，並具有良好導熱性及抗吸 潮性。因此，當二氧化矽薄膜1 07具有多孔性，其相對之 介電常數小於一般之二氧化矽薄膜。同樣的，當二氧化矽 薄膜109形成於多孔性二氧化矽薄膜丨ο?時，可以防止水分 入侵二氧化矽薄膜107，並增加二氧化矽薄膜1〇7之抗吸二 性。再者，二氧化矽薄膜1〇5 '107及1〇9具有較一般同類 型之組要含Si及〇成分之薄膜有較良好導熱性。
五、發明說明（9) 第二實施例 第二實施例係將第一實施例加上鑲嵌程序。 第2 Α至第2 Μ圖係各自顯示根據本發明第二實施例之剖 面圖。 首先’如第2Α圖所示 ’BPSG(borophosphosilicate g 1 a s s )薄膜2 0 2形成於矽基底2 0 i。然後，當鋁薄膜形成於 BPSG薄膜202時，利用定義圖案鋁薄膜以形成鋁線路層 2 0 3。必須注意的是’圖示中之鋁線路層2 〇 3並非順便形成 的。以矽基底201，BPSG薄膜202，以及鋁線路層203組成 形成目標2 04。 如第2B圖所示’具有厚度1〇〇極微米之二氧化矽薄膜 20 5 (下絕緣薄膜）係形成於鋁線路層203。此二氧化矽薄膜 2 0 5係利用電漿增強CVD (電漿增強氣相沈積法）法形成，並 利用SiH4及化〇做為氣體源。 隨後，如第20圖所示’81-(：(-1〇薄膜206係形成於 二氧化矽薄膜2 0 5 (下絕緣膜）。S i - C ( - Η )薄膜2 0 6係利用5 0 seem TEOS做為氣體源。施加電力頻率丨3. 56MHz以及1〇〇 瓦特之射頻電源並保持矽基底2〇i於1 〇〇 t之溫度，並於 ltorr之氣壓執行電漿聚合TEOS。Si-C(-H)薄膜106之厚度 為500極微米。必須注意的是，在形成Si_c(_H)薄膜2〇6 時’可以利用矽甲烷（Si(CH3)H3)或三（三甲基矽氧）硼 “（CH^SiOLb)形成以替代TE〇s。當使用上述氣體時，氣 體之流速為5〇sccm，而其他使用TE0S之程序也是相同的狀
第12頁 4559 44 五、發明說明（ίο) 況。在使用三（三甲基矽氧）硼（{ (CH3)3SiO}3B)時，
Si-C(-H)薄膜206更包含蝴。 因此’如第2D圖所示，執行氧電漿處理Si-C(-H)薄曝 20 6。氡電漿處理係提供6〇〇 sccm氧氣至一腔室（未顯示） 並施加電力頻率400kHz以及300瓦特之射頻電力至氧氣。 氧電漿處理之時間為360秒，並保持矽基底201於350 t之 溫度。 在氧電漿處理中，Si-C(-H)薄膜206之碳或氫係被氧 化’並釋放至該薄膜外。並在該部分形成Si-〇鍵結。因 此’Si-C(-H)薄膜206變成多孔二氧化矽薄膜207。 接著，如第2E圖所示，利用氫電漿處理多孔二氧化石夕 薄膜207。 執行氫電漿處理係提供600 seem之氫氣至一腔室（未 顯示），並提供射頻電源至腔室中彼此電性相反之上電極 及下電極。射頻電源係提供上電極1 3 56MHz及5〇瓦特之電 力。而射頻電源係提供下電極4〇〇kfIz及400瓦特之電力。 再者’執行氫電漿處理之過程中，腔室之氣壓為 0.卜0.2Torr及矽基底201之溫度為4〇(TC。再者，氫電浆 處理之時間為6 0秒。 氫電漿處理取代表面缝隙之Si—〇鍵結為Si-H鍵結。因 此，OH鍵及水將難以連結至S丨，改善了該薄膜之抗^犬 性。 ^ 再者’如第2F圖所示，鑲嵌溝槽2 08係形成於多孔 氧化矽薄膜207。此鑲嵌溝槽2〇8可達位於二氧化矽薄
455944 五、發明說明（II) 207之下之二氧化矽薄膜205。 如第2G圖所示，二氧化矽薄膜2〇9(第一絕緣薄膜）係 形成於一氧化ί夕薄膜207並位於側邊及鑲嵌溝槽208之底 部。此二氧化矽薄膜209係利用電漿增強CVD法形成，並利 用S i &及做為氣體源。利用二氧化石夕薄膜2 〇 9作為鑲嵌 溝槽208之側壁，可以預防之後埋於鑲嵌溝槽2〇8之銅在多 孔二氧化矽薄膜2 0 7消散。 如第2H圖所示’於二氧化矽薄膜2〇9(第一絕緣薄膜） 及形成於鑲嵌溝槽208底部之二氧化矽薄膜2〇5(下絕緣薄 膜）執行非等向性蝕刻。因此，二氧化矽薄膜2〇9除了鍈嵌 溝槽208側壁以外的部分將被移除。而當二氧化矽薄膜2〇5 位於鑲嵌溝槽208以下之部分被移除時，將於鑲嵌溝槽2〇8 底下形成抵達鋁線路層203之接觸窗。 如第21圖所示，一鍍銅薄膜21 0係形成於鑲嵌溝槽208 及二氧化矽薄膜207。鍍銅薄膜210在鑲嵌溝槽208中係作 為一銅線路》 如第2J圖所示，位於二氧化矽薄膜207上之鍍銅薄膜 210將以CMP法磨光以移除。因此，鍍銅薄膜只存在於鑲嵌 溝槽208。 如第2K圖所示，於鑲嵌溝槽208之上形成一阻障金屬 TiN薄膜211。鑲嵌溝槽208之銅可避免被稍後形成於鑲嵌 溝槽208之上的二氧化矽薄膜移除= 如第2L圖所示，執行定義圖案TiN薄膜211以在鑲嵌溝 槽208形成TiN薄膜211a，而TiN薄膜211其他的部分將會被
第14頁 455944 五、發明說明（12) 移除。 如第2 Μ圖所千，分^ —忘 膜21 la上形成Λ氣於化一软\化石夕薄膜207及阻障金屬丁⑽ 化矽薄膜212係# 一 薄膜212(覆蓋絕緣薄膜）。二氧 電毁增強⑽法且以siH‘w為氣體 上述程序所形成的組成，形成具有低介電常數之層間 , 取a “ Ζ υ 4 ’具有良好抗熱性以及抗吸潮 性。因此，當二氧化矽薄膜207具有多孔性，其相對之介 電常數J ^之一氧化硬薄膜。同樣的，當二氧化矽薄 膜2 1 2 (覆篕絕緣薄膜）形成於多孔性二氧化矽薄膜2 〇 7時， 可以防止水分入侵二氧化矽薄膜2〇 7。執行氫電漿處理二 氧化矽薄膜2 07可增加二氧化矽薄膜2〇7之抗吸潮性。再 者，二氧化矽薄膜2 〇7及212具有較一般同類型之組要含Si 及〇成分之薄膜有較良好導熱性。 第三實施例 第1A至第1 Η圖係各自顯示根據本發明第三實施例之剖 面圖。 首先’如第1Α 圖所示 ’ BPSG(borophosphosilicate glass)薄膜1〇2形成於矽基底1〇1。然後，當鋁薄膜形成於 BPSG薄膜1〇2時’定義鋁薄膜之圖案以形成鋁線路層1〇3。 以矽基底101 ’BPSG薄膜102 ’以及鋁線路層103組成形成 目標1 0 4。 如第1 B圖所示，二氧化矽薄膜1 0 5 (下絕緣膜）係形成
第15頁 五、發明說明（13) 於形成目標104。此二氧化矽薄膜1 05係利用電漿增強 CVD(電漿增強氣相沈積法）法形成，並利用SiH4及1〇做為 氣體源。二氧化矽薄膜105之厚度為100極微米。二氧化妙 薄膜105能夠驅散導致鋁線路層103腐蝕之水分。 隨後，如第1C圖所示，含碳或含碳及氩薄膜 (Si-C(~H))106係形成於二氧化矽薄膜1〇5(下絕緣膜）。 Si-C(-H)薄膜106係利用SiH4&H20做為氣體源所形成，射 頻電源係提供13·56ΜΗζ及300瓦特之電力以保持矽基底1〇1 於10CTC，並於lTorr之壓力下執行電漿聚合。此時，SiH4 及1〇氣體源之流速各自為30sccm及⑽“⑶。Si_c(_H)薄 膜1 0 6之厚度為5 〇 〇極微米。 特別注意的是，在形成Si ~C(-H)薄膜106時，可以利 用石夕甲燒（81((：113)[13)代替8!114。當使用矽甲烷（51((：}13：^3) 時’其氣體流速為30 seem，射頻電源為100瓦特，而其他 相關之條件與Si H4相同。 因此’如第ID圖所示，執行氧電漿處理Si-C(-H)薄膜 106/氧電漿處理係提供6 0 0 sCcm氧氣至一腔室（未顯示） 並施加電力頻率400kHz以及3 00瓦特之射頻電力至氧氣。 氧電渡處理之時間為360秒，並保持矽基底1〇1於35(TC之 溫度。 在氧電漿處理中，Si-C(-H)薄膜106之碳或氫係被氧 化’並釋放至該薄膜外。並在該部分形成Si -0鍵結。因 此’ Si-c(~h)薄獏1〇6變成多孔二氧化矽薄膜1〇7。 接著’如第1E圖所示，利用氫電漿處理多孔二氧化矽
第16頁 4559 44 五、發明說明（14) ------ 薄膜1 0 7。 執行氫電漿處理係提供6〇〇 seem之氫氣至—胺— 顯不），並提供射頻電源至腔室中彼此電性相反之上^ _ 及下電極。射頻電源係提供上電極特“之$雪 力。而射頻電源係提供下電極4〇〇kHz及400瓦特之電力 再者’執行氫電漿處理之過程中，腔室之氣壓為 〇·卜0. 2Torr及矽基底101之溫度為400 t。再者，氣 處理之時間為6 0秒。 " 氫電漿處理取代表面縫隙之Si-〇鍵結為Si_H鍵結。因 此’ OH鍵及水將難以連結至Si，改善了該薄膜之抗^ 性。 再者，如第1F圖所示，二氧化矽薄膜1〇8係形成於多 孔二氧化矽薄膜107 »此二氧化矽薄膜1〇8係以包含了£〇5及 〇3做為氣體源’經由CVD法形成的。包含I之氣體源具有足 夠TEOS之之氧元素。二氧化矽薄膜1〇8能夠達到相當之平 坦度。 如第1 G圖所示’二氧化矽薄膜1 〇 8經由CMP法（化學機 械研磨法）磨光以平坦其表面。此時，上述形成之二氧化 矽薄膜1 05及1 07某些部分將會經由磨光消除。執行cmp法 之平坦化可防止所有消除之二氧化矽薄膜105於鋁線路層 之凸面1 03a。 如第1 Η圖所示，二氧化矽薄膜1 〇 9 (覆蓋絕緣層）係形 成於平坦化之表面。二氧化矽薄膜1 〇 9係利用S i Η4及〜0經 由電漿增將CVD法製成。該二氧化矽薄膜109之厚度為100
第17頁 4 5 5 9 4 4 五、發明說明（15) 極微来。 上述之形成二氧化矽薄膜1 0 5 (下絕緣層）、1 〇 7及 1〇9(覆蓋絕緣層）導致形成於形成目標1〇4上之組成’為具 有低介電常數之層間絕緣薄膜，並具有良好導熱性及抗吸 潮性。因此，當二氧化矽薄膜1 0 7具有多孔性，其相對之 介電常數小於一般之二氧化矽薄膜。同樣的，當二氧化矽 薄膜1 0 9形成於多孔性二氧化矽薄膜1 〇 7時，可以防止水分 入侵二氧化矽薄膜107，並增加二氧化矽薄膜107之抗吸潮 性。再者，二氧化矽薄膜105、107及109具有較一般同類 型之組要含s i及0成分之薄膜有較良好導熱性= 第四實施例 第四實施例係將第三實施例加上鑲嵌程序。 第2A至第2M圖係各自顯示根據本發明第四實施例之剖 面圖。 首先’如第2A圖所示，BPSG(borophosphosilicate glass)薄膜202形成於石夕基底201。當銘薄膜形成於Bp %薄 膜202後，利用定義圖案鋁薄膜以形成鋁線路層2〇3之形 式。必須注意的是，圖示中之鋁線路層2 〇 3並非順便形成 的。以石夕基底201 ’BPSG薄膜202，以及鋁線路層2〇3組成 形成目標204。 ‘ 如第2B圖所示’具有厚度丨00極微求之二氧化矽薄膜 205 (下絕緣薄膜）係形成於鋁線路層2〇3。此二氧化妙薄膜 205係利用電衆增強CVD(電紫增強氣相沈積法）法形成，並
第18頁 455944 五、發明說明（16) —----- 利用Si H4及做為氣體源。 一片隨後*，如第2C圖所示，Si_c(_H)薄膜2〇6係形成於 石夕薄膜2〇5(下絕緣膜）。si_c(_H)薄膜2 0 6係利用 J. 4 2〇做為氣體源所形成，射頻電源係提供13. 56MHz及 30t)瓦特之電力以保持矽基底201於loor，並於iTorr之壓 力下執行電樂：聚合。此時，S i I及化〇氣體源之流速各自為 30sccm及60sccm cSi-C(-H)薄膜106之厚度為50Q極微呆。 特別注意的是’在形成Si_c(_H)薄膜2〇6時，可以利 用矽曱烷（Si(CH3)H3)代替SiH4。當使用矽曱烷（Si(CH3)H3) 時，其氣體流速為30 Sccm，射頻電源為1〇〇瓦特，而其他 相關之條件與Si H4相同。 八 因此’如第2D圖所示，執行氧電漿處理si-C(-H)薄膜 2 06。氧電漿處理係提供6〇〇 seem氧氣至一腔室（未顯示） 並施加電力頻率4〇〇kHz以及300瓦特之射頻電力至氧氣。 氧電漿處理之時間為360秒，並保持矽基底201於350 t之 溫度。 在氧電漿處理中，Si-C(-H)薄膜2 0 6之碳或氯係被氧 化’並釋放至該薄膜外。並在該部分形成Si-0鍵結。因 此’ Si-C(-H)薄膜20 6變成多孔二氧化矽薄膜207。 接著，如第2E圖所示，利用氫電槳處理多孔二氧化5夕 薄膜207。 執行氫電漿處理係提供6〇〇 sccm之氫氣至一腔室（未 顯示），並提供射頻電源至腔室中彼此電性相反之上電極 及下電極。射頻電源係提供上電極13·56ΜΗΖ及50瓦特之電
第19頁 455944 五、發明說明（17) 力。而射頻電源係提供下電極400kHz及4 00瓦特之電力。 再者，執行氫電漿處理之過程中，腔室之氣壓為 0·卜0. 2Torr及矽基底201之溫度為400 °C。再者，氣電毁 處理之時間為6 0秒。 氫電漿處理取代表面缝隙之Si-〇鍵結為Si-H鍵結。因 此’ OH鍵及水將難以連結至Si，改善了該薄膜之抗吸水 性。 ' 再者’如第2F圖所示，鑲嵌溝槽208係形成於多孔二 氧化碎薄膜207。此鑲嵌溝槽208可達位於二氧化矽薄膜 2 07之下之二氡化矽薄膜2〇5。 如第2G圖所示，二氧化矽薄膜2〇9(第一絕緣薄膜）係 形成於二氧化矽薄膜207並位於側邊及鑲嵌溝槽2〇8之底 部。此二氧化矽薄膜2〇9係利用電漿增強CVD法形成，並利 用Si &及Nz0做為氣體源。利用二氧化矽薄膜2〇9作為鑲嵌 溝槽208之側壁，可以預防之後埋於鑲嵌溝槽208之銅在多 孔二氧化矽薄膜2〇7消散。 如第2H圖所示’於二氧化矽薄膜2〇9(第一絕緣薄膜） 及形成於鑲嵌溝槽208底部之二氧化矽薄膜2〇5(下絕緣薄 膜）執行非等向性蝕刻。因此’二氧化矽薄膜2〇9除了鑲嵌 溝槽2 0 8侧壁以外的部分將被移除。而當二氧化矽薄膜2 0 5 位於鎮嵌溝槽2〇8以下之部分被移除時，將於鑲嵌溝槽208 底下形成抵達鋁線路層203之接觸窗。 一=第21圖所示，一鍍銅薄膜21 〇係形成於鑲嵌溝槽2〇8 及一氧化石夕薄膜2〇7。鍍銅薄膜210在鑲嵌溝槽208中係作
第20頁 4 5 5 9 4-4 五、發明說明（18) 為一銅線路。 如第2J圖所示，位於二氧化矽薄膜2〇7上之鍍銅薄獏 2 1 0將以CMP法磨光以移除。因此，鍍銅薄膜只存在於鑲嵌 溝槽2 0 8。 如第2K圖所示，於鑲嵌溝槽2〇8之上形成一阻障金屬 丁 iN薄膜211。鑲嵌溝槽208之銅可避免被稍後形成於鑲嵌 溝槽208之上的二氧化矽薄膜移除。 如第2 Μ圖所示，於二氧化矽薄膜2 〇 7及阻障金屬T i N薄 膜2 1 1 a上形成一二氧化矽薄膜2 1 2 (覆蓋絕緣薄獏）。二氧 化矽薄膜212係利用電漿增強CVD法且以SiH4及\0做為氣體 源所形成。 上述程序所形成的組成，形成具有低介電常數之層間 絕緣薄膜之形成目標2 〇 4，具有良好抗熱性以及抗吸潮 性。因此’當二氧化矽薄膜207具有多孔性，其相對之介 電常數小於一般之二氧化矽薄膜。同樣的’當二氧化矽薄 膜21 2(覆蓋絕緣薄膜）形成於多孔性二氧化矽薄膜2〇7時， 可以防止水分入侵二氧化矽薄膜207。執行氫電漿處理二 氧化矽薄膜207可增加二氧化矽薄膜207之抗吸潮性。再 者’二氧化矽薄膜207及21 2具有較一般同類型之組要含Si 及〇成分之薄膜有較良好導熱性。 第五實施例 第五實施例與第一至第四實施例之差異在於包含碳及 氧或包含碳、氧及氫（Si_c_0(_H))薄膜係利用執行TEOS及
麵 第21頁 4559 44 五、發明說明（19) 〇2之電漿聚合。 第1 A至第1 Η圖係各自顯示根據本發明第五實施例之剖 面圖。 首先，如第 1Α 圖所示 5 BPSGCborophosphosi 1 i cate glass)薄膜1 02形成於矽基底1 〇1。然後’當鋁薄膜形成於 BPSG薄膜102時，定義鋁薄膜之圖案以形成鋁線路層103。 以矽基底101，BPSG薄膜1〇2，以及鋁線路層103組成形成 目標104。 如第1B圖所示，二氧化矽薄膜1 0 5 (下絕緣膜）係形成 於形成目標1 0 4。此二氧化矽薄膜1 0 5係利用電漿增強 CVD(電漿增強氣相沈積法）法形成，並利用SiH4&N20做為 氣體源。二氧化矽薄膜105之厚度為1〇〇極微米。二氧化秒 薄膜105能夠驅散導致鋁線路層103腐蝕之水分。 隨後，如第1C圖所示，一Si-C-O(-H)薄摸106係形成 於二氡化矽薄膜1〇5(下絕緣薄膜）。該Si-C-O(-H)薄膜1〇6 係藉由執行電漿聚合TE0S及02。此電漿聚合係在TE0S及〇2 施加13· 56MHz頻率及1〇〇瓦特之射頻電源。同時了£〇5及〇2 之氣體源流速各自為30sccm及240sccm。在形成 Si_C-0(-H)薄膜106時’矽基底ιοί之溫度係保持於5〇〇 °C ’且壓力係維持在ITorr，而Si-C-O(-H)薄膜106之厚度 為5 0 0極微米。 & 必須注意的是’在形成S i - C - 〇 ( - Η)薄膜1 〇 6時，可以 利用石夕甲炫*(Si(CH；3)H3)或三（三曱基石夕氧）蝴（{(ch3) JiOhB)形成以替代TE0S。當使用上述氣體時，氣體之流
4 5 5 9 4 4 五 '發明說明（20) ^為t〇SCCm，而其他使用TEOS之程序也是相同的狀況。在 使用二（三甲基矽氧）硼（{(CH3)3SiO}3B)時，Si-C-0(-H)薄 膜1 0 6更包含硼。 因此’如第1D圖所示’執行氧電漿處理si_c —〇(_H)薄 膜io、y :氧電漿處理係提供6〇〇 sccm氡氣至一腔室（未顯 並_施加電力頻率400kHz以及300瓦特之射頻電力至氧 氣。氡電漿處理之時間為36〇秒，並保持矽基底1〇1於35〇 °C之溫度。 卜在氧電装處理中’ Si-C-0(-H)薄膜1〇6之碳或氫係被 氧化，，並釋放至該薄膜外3並在該部分形成S i -0鍵結。因 此’ Si-C-O(-H)薄膜1〇6變成多孔二氧化矽薄膜1〇7。 接著’如第1E圖所示，利用氫電漿處理多孔二氧化矽 薄膜107。 孰行氫電漿處理係提供sccn]之氫氣至一腔室（未 顯不）’並提供射頻電源至腔室中彼此電性相反之上電極 及下電極。射頻電源係提供上電極13. 56MHz及5〇瓦特之電 力。而射頻電源係提供下電極4〇〇kHz及4〇〇瓦特之電力。 再者’執行氫電漿處理之過程中，腔室之氣壓為 0.1〜0.2Torr及矽基底ιοί之溫度為4〇〇艺。再者，氫電漿 處理之時間為6 0秒。 氫電漿處理取代表面縫隙之Si _〇鍵結為Si-H鍵結。因 此’ 0H鍵及水將難以連結至s丨，改善了該薄膜之抗吸水 性。 再者’如第1F圖所示，二氧化矽薄膜1〇8係形成於多
第23頁 455944 五、發明說明（21) 孔二氧化矽薄膜1〇7。此二氧化矽薄膜1〇8係以包含了£〇§及 〇3做為氣體源，經由CVD法形成的。包含〇3之氣體源具有足 夠TEOS之之氧元素。二氡化矽薄膜1〇8能夠達到相當之平 坦度。 如第1 G圖所示，二氧化矽薄膜丨〇 8經由CMp法（化學機 械研磨法）磨光以平坦其表面。此時，上述形成之二氧化 石夕薄膜1 0 5及1 0 7某些部分將會經由磨光消除。執行cMp法 之平坦化可防止所有消除之二氧化矽薄膜丨〇 5於鋁線路層 之凸面1 0 3 a 如第1 Η圖所示，二氧化矽薄膜丨〇 9 (覆蓋絕緣層）係形 成於平坦化之表面。二氧化矽薄膜丨〇 9係利用s i I及〜〇經 由電漿增將CVD法製成。該二氧化矽薄膜1〇9之厚度為1〇〇 極微米。 上述之形成二氧化矽薄膜105(下絕緣層）、107及 1 〇 9 (覆蓋絕緣層）導致形成於形成目標1 04上之組成，為具 有低介電常數之層間絕緣薄膜，並具有良好導熱性及抗吸 潮性。因此，當二氧化矽薄膜1 0 7具有多孔性，其相對之 介電常數小於一般之一氧化石夕薄膜。同樣的，當二氧化石夕 薄膜1 09形成於多孔性二氧化矽薄膜1 07時，可以防止水分 入侵二氧化矽薄膜1 0 7 ’並增加二氧化矽薄膜1 〇 7之抗吸潮 性。再者，二氧化矽薄膜105、107及109具有較一般同類 型之組要含S i及〇成分之薄膜有較良好導熱性。 第六實施例
第24頁 465944 五、發明說明（22) 第六實施例係將第五實施例加上鑲嵌程序。 第2 A至第2M圖係各自顯示根據本發明第六實施例之剖 面圖。 首先，如第2A圖所示，BPSG(b〇r〇ph〇sph〇silicate glass)薄膜202形成於矽基底2〇1。然後’當鋁薄膜形成於 BPSG薄膜202時，利用定義圖案鋁薄膜以形成鋁線路層 2 03。必須注意的是，圖示中之鋁線路層2〇3並非順便形成 的。以矽基底201，BPSG薄膜202，以及鋁線路層2〇3組成 形成目標204。 如第2B圖所示，具有厚度1〇〇極微米之二氧化矽薄膜 2 05 (下絕緣薄膜）係形成於鋁線路層2〇3。此二氧化矽薄膜 1 05係利用電漿增強CVD(電漿增強氣相沈積法）法形成，並 利用SiH4及化0做為氣體源。 隨後，如第2C圖所示，一 Si-C-O(-H)薄膜206係形成 於二氧化矽薄膜205(下絕緣薄膜）該“乂―〇(_H)薄膜2〇6 係藉由執行電聚聚合TE0S及A。此電漿聚合係在？£〇5及仏 施=1 3.56MHz頻率及1〇〇瓦特之射頻電源。同時了_及1 之氣體源流速各自為30sccrn及24〇sccni。在形成 8。1-(：-0(-1〇薄膜2(36時，矽基底2〇1之溫度係保持於5〇() C，且壓力係維持在lTorr，而Si-C-O(-H)薄膜206之厚度 為5 0 0極微求。 必須注意的是，在形成$丨-(：-〇(-11)薄膜126時，可以 利用矽甲烷（Si(CH3)H3)或三（三甲基矽氧）硼（{(CH3) JiOhB)形成以替代TE〇S。當使用上述氣體時，氣3體之流
第25頁 4 5 5 9 4 五、發明說明（23) 速為50sccm ’而其他使用TEOS之程序也是相同的狀況。在 使用三（三甲基矽氧）硼（{(CH3)3SiO}3B：M^，Si-C-0(-Hhf 膜206更包含硼。 因此’如第2D圖所示，執行氧電漿處理si_c-〇(-H)薄 膜206。氧電漿處理係提供600 seem氧氣至一腔室（未顯 示）並施加電力頻率400kHz以及300瓦特之射頻電力至氧 氣。氧電漿處理之時間為360秒’並保持發基底1〇1於350 °C之溫度。 在氧電聚處理中’Si-c-0(-H)薄膜206之碳或氫儀被 氧化’並釋放至該薄膜外。並在該部分形成s丨_〇鍵結。因 此，Si-C-O(-H)薄膜2 0 6變成多孔二氧化矽薄膜207。 接著’如第2E圖所示，利用氫電漿處理多孔二氧化 薄膜2 07。 執行氫電漿處理係提供seem之氫氣至一腔室（未 顯不），並提供射頻電源至腔室中彼此電性相反之上電極 及下電極。射頻電源係提供上電極13. 56MHz及5〇瓦特之 力。而射頻電源係提供下電極4〇〇kHz&4〇〇瓦特之電力。 再者，執行氫電漿處理之過程中，腔室之氣壓為 0.1〜0.21'〇]：]：及矽基底1〇1之溫度為4〇〇。(：。再者，氫 處理之時間為6 0秒。 1 氮電浆處理取代表面縫隙之Si _〇鍵結為Si_H鍵結。 此，0H鍵及水將難以連結至Si，改善了該薄膜之抗 因 性。 再者’如第2F圖所示，鑲嵌溝槽2〇8係形成於多 ^ ·*—·»
45594, 五、發明說明（24) 氧化矽薄膜2 07。此鑲嵌溝槽208可達位於二氧化矽薄膜 20 7之下之二氧化矽薄膜2〇5。 如第2G圖所示’二氧化矽薄膜2〇9(第一絕緣薄膜）係 形成於二氧化矽薄膜2〇7並位於側邊及鑲嵌溝槽2之底 部。此二氧化石夕薄膜209係利用電漿增強CVD法形成，並利 用S1H4及NzO做為氣體源。利用二氧化矽薄膜2〇9作為鑲嵌 溝槽208之側壁’可以預防之後埋於鑲嵌溝槽2〇8之銅在多 孔二氧化矽薄膜207消散。 如第2H圖所示，於二氧化矽薄膜2〇9(第一絕緣薄膜） 及形成於鑲嵌溝槽208底部之二氧化矽薄膜2〇5(下絕緣薄 膜）執行非等向性蝕刻。因此，二氧化矽薄膜2〇9除了鑲嵌 溝槽208側壁以外的部分將被移除。而當二氧化矽薄膜2〇5 位於鑲嵌溝槽208以下之部分被移除時，將於鑲嵌溝槽2〇8 底下形成抵達鋁線路層2 〇 3之接觸窗。 如第21圖所示，一鍍銅薄膜21〇係形成於鑲嵌溝槽2〇8 及二氧化石夕薄膜207。鍍銅薄膜21〇在鑲嵌溝槽2〇8中係作 為一銅線路。 如第2J圖所示，位於二氧化矽薄膜2〇7上之鍍銅薄膜 210將以CMP法磨光以移除。因此，鍍銅薄膜只存在於 溝槽208。 # —如第2K圖所示，於鑲嵌溝槽2 〇 8之上形成一阻障金屬 Τι N薄膜21 1。鑲嵌溝槽2〇8之銅可避免被稍後形成於鑲嵌 溝槽208之上的二氧化矽薄膜移除。 … 如第2L圖所示，執行定義圖案TiN薄膜211以在鑲嵌溝
4559 4
五、發明說明（25〕 槽 208 形成 TiN 薄趙 移除。 #膜2113膜m其他的部分將會被 如第2M圖所示，於二氧化破薄膜2〇7及阻障金 化A —二氧化石夕薄膜21 2(覆蓋絕緣薄膜薄 矽薄膜212係利用電漿增強CVD法且以 Ί :氧 源所形成。 4汉iN2U做為氣體 上述程序所形成的組成，形成具有低介電 絕緣薄膜之形成目標m，具有良好抗熱性以及常抗數吸之層間 性。因此，當二氧化矽薄膜207具有多孔性，其相 電常數小於-般之二氧化矽薄臈。同樣的’當二氧每 膜21 2(覆蓋絕緣薄膜）形成於多孔性二氧化矽薄膜' 可以防^水分入侵二氧化矽薄獏2〇 7。執行氫電漿處理二’ 氧化矽薄膜20 7可增加二氧化矽薄膜2〇7之抗吸潮性。再 者，二氧化矽薄膜2 07及212具有較一般同類型之組要含。 及0成分之薄膜有較良好導熱性。 第七實施例 第七實施例與第一至第六實施例之差異點在於形成一 多孔含硼二氧化矽薄膜以替代多孔二氧化矽薄膜。 第1A至1Η係各自顯不根據本發明第七實施例之剖面 圖。 首先’如第1Α 圖所示 ’ BPSG(borophosphosilicate glass)薄膜102形成於矽基底101 ^然後，當鋁薄膜形成於 BPSG薄膜102時，定義鋁薄膜之圖案以形成鋁線路層1〇3。
第28頁 455944 五、發明說明（26) 以矽基底101，BPSG薄膜102 ’以及鋁線路層103組成形成 目標104。 如第1B圖所示’二氧化矽薄膜〗05(下絕緣膜）係形成 於形成目標1 0 4。此二氧化矽薄膜1 〇 5係利用電漿增強 CVD(電漿增強氣相沈積法）法形成，並利^SiH4N2()做為氣 體源。二氧化矽薄膜1 〇 5之厚度為1 〇 〇極微米。二氧化s夕薄 膜105能夠驅散導致銘線路層1〇3腐银之尤分。 隨後，如第1C圖所示’含碳及硼或含碳、蝴及氫薄膜 (Si-C-B(-H))106係形成於二氧化矽薄膜1〇5(下絕緣膜）。 Si-C~B(-H)薄膜106係利用TE0S及B?He做為氣體源所形成， 射頻電源係提供13.56MHz及100瓦特之電力以保持碎基底 101於100°c，並於ITorr之壓力下執行電漿聚合。此時， TE0S及B2HS氣體源之流速各自為30sccm及24sccm。 Si-C-B(-H)薄膜106之厚度為500極微米。 特別注意的是，在形成Si-C-B(-H)薄膜106時，可以 利用矽甲烷（Si(CHs)H3)及三（三甲基矽氧）硼（{(CH3) JiOhB)代替TE0S。當使用上述氣體時，其氣體流速為3〇 seem，而其他相關之條件與TE0S相同。 —再者’可利用TMB B(OCH3)3 或TEB B(〇C2H5)3代替B2H6。 其氣體流速為48 seem，而其他相關之條件與上述相同。 因此’如第1D圖所示’執行氧電漿處理si-〇B(-H)薄 膜106。氧電漿處理係提供60〇 seem氧氣至一腔室（未顯 示）並施加電力頻率400kHz以及300瓦特之射頻電力至氧 氣。氧電漿處理之時間為3 6 0秒，並保持矽基底1 〇 1於3 5 〇
第29頁
五、發明說明（27) t：之溫度。 在氧電漿處理中，Si-C-B(-H)薄膜106之碳或氫係被 氧化’並釋放至該薄膜外。並在該部分形成Si-〇鍵择。 此，Si-C-B(-H)薄膜106變成多孔狀含硼二氡化矽薄膜 107 = … 接著’如第1E圖所示，利用氫電漿處理多孔狀含蝴〜 氧化矽薄膜1 〇 7。 〜 執行氫電漿處理係提供600 seem之氫氣至一腔室（未 顯示），並提供射頻電源至腔室中彼此電性相反之上電極 及下電極。射頻電源係提供上電極13. 56MHz及50瓦特之電 力D而射頻電源係提供下電極400kHz及400瓦特之電力。 再者’執行氫電漿處理之過程中，腔室之氣壓為 〇. 1〜0_ 2Torr及矽基底101之溫度為400 °c。再者，氫雷狨 處理之時間為60秒。 策 氫電漿處理取代表面縫隙之Si—〇鍵結為Si_H鍵結。因 此’ OH鍵及水將難以連結至s i ’改善了該薄膜之抗吸水 性。 再者，如第1F圖所示，二氧化矽薄膜1〇8係形成於多 孔狀含棚二氧化妙薄膜107。此二氧化矽薄膜1〇8係以包含 TEOS及&做為氣體源’經由CVD法形成的。包含〇3之氣體源 具有足夠TEOS之之氧元素。二氧化矽薄膜1〇8能夠達到相 當之平坦度。 如第1 G圖所示’二氧化矽薄膜丨〇 8經由CMp法（化學機 械研磨法）磨光以平坦其表面。此時，上述形成之二氧化
矽薄膜1 Ο 5及含硼二氧化矽薄膜丨〇 7某些部分將會經由磨先 消除。執行CMP法之平坦化可防止所有消除之二氧化矽薄 膜105於鋁線路層之凸面1〇3a。 如第1 H圖所不’二氧化矽薄膜1 0 9 (覆蓋絕緣層）係形 成於平坦化之表面。二氧化矽薄膜丨〇 9係利用s丨i及\〇經 由電漿增將CVD法製成。該二氧化矽薄膜1〇9之厚度為1〇〇 極微求。 上述之形成二氧化矽薄膜丨〇 5 (下絕緣層）、〗〇 9 (覆蓋 絕緣屠）及含爛二氧化矽薄膜1〇7導致形成於形成目標1〇4 上之組成’為具有低介電常數之層間絕緣薄膜，並具有良 好導熱性及抗吸潮性。因此，當含硼二氧化矽薄膜1 〇 7具 有多孔性’其相對之介電常數小於一般之二氧化矽薄膜。 同樣的’當二氧化矽薄膜丨〇 9形成於多孔含硼二氧化矽薄 膜1 0 7時，可以防止水分入侵二氧化矽薄膜丨〇 7，並增加二 氧化矽薄膜107之抗吸潮性。再者，二氧化矽薄膜1〇5、 109及含删二氧化矽薄膜1〇7具有較一般同類型之組要含Si 及〇成分之薄膜有較良好導熱性。 第八實施例 第八實施例係將第七實施例加上鑲嵌程序。 第2A至第2M圖係各自顯示根據本發明第八實施例之剖 面圖。 首先’如第2Aj® 所示，BPSG(borophosphosiiicate glass)薄膜202形成於矽基底201。當鋁薄膜形成於BPSG薄
第31頁 4 5 5 9^ 五、發明說明（29) 膜2〇2後，利用定義圖案銘薄膜以形成紹 Γ 是，圖示令之紹線路卿並非順便形成 形成目標2:。儒薄膜2〇2 ’以及銘線路細組成 如第2B圖所示，具有厚度1〇〇極微米之二氧化 205 (下絕緣薄膜)係形成於鋁線矽膜 205係利用電漿捭+收 乳化石y厚膜 ,,,mSjH n s強以1^電漿增強氣相沈積法）法形成，並 利用Si圮及1\|20做為氣體源。 -氣第2C圖所示’Si_C_B(-H)薄膜206係形成於 ^ ^ H (下絕㈣）。SlU(-H)薄賴6係利用 做為軋體源所形成，射頻電源係提供13.56MHz ®六丁批電力以保持矽基底201於1〇〇t ,並於ITorr之 自為3Π仃電漿聚合。此時，簡及B具氣體源之流速各 微;。SCCm&24Sccm 卜C_B(_H)薄膜2〇6 之厚度為5〇〇 極 制田Ϊ別注意的是，在形成以―C_B(-H)薄膜2〇6時，可以 甲烷（Sl(CH3)H3)及三（三甲基矽氧）硼（{(CH3) 3 3,）代替TE〇S。當使用上述氣體時，其氣體流速為⑼ 而其他相關之條件與TE0S相同。 直 f 可利用TMB B(0CH3)^m b(〇c2h5)3 代替 Me。 机逮為48 seem，而其他相關之條件與上述相同。 膜2flfi此/如第2D圖所示，執行氧電漿處理Si_C>B( —趵薄 氧電樂:處理係提供600 seem氧氣至一腔室（未顯 不）並施加電力頻率400kHz以及300瓦特之射頻電力至氧 4 5 5 9^ 五、發明說明（30) 氣。氡電漿處理之時間為360秒，並保持矽基底201於350 t：之溫度。 在氧電漿處理中，Si-C-B(-H)薄膜206之碳或氫係被 氧化，並釋放至該薄膜外。並在該部分形成S i -0鍵結。因 此，Si-C_B(-H)薄膜206變成多孔二氧化矽薄膜207。 接著，如第2E圖所示，利用氫電漿處理多孔狀含硼二 氧化矽薄膜207。 執行氫電漿處理係提供600 seem之氫氣至一腔室（未 顯示）’並提供射頻電源至腔室中彼此電性相反之上電極 及下電極。射頻電源係提供上電極13.56 MHz及50瓦特之電 力。而射頻電源係提供下電極4 0 0 kHz及4 0 0瓦特之電力。 再者，執行氫電漿處理之過程中，腔室之氣壓為 〇.卜0.2Torr及矽基底201之溫度為400。(：。再者，氫電漿 處理之時間為6 0秒。 氫電渡處理取代表面縫隙之S i - 0鍵結為S i - Η鍵結。因 此’ ΟΗ鍵及水將難以連結至S i，改善了該薄膜之抗吸水 性。 再者’如第2F圖所示’鑲嵌溝槽208係形成於多孔狀 3蝴一氧化石夕薄膜207。此鑲嵌溝槽208可達位於含蝴二氧 化矽薄膜2 0 7之下之二氧化矽薄膜2 〇 5。 如第2G圖所示，二氧化矽薄膜2〇9(第一絕緣薄骐）係 I成於含蝴二氧化碎薄膜207並位於側邊及鑲嵌溝槽2Q8之 底部。此二氧化矽薄膜209係利用電漿增強CVD法形成，並 利用S i &及0做為氣體源。利甩二氧化石夕薄膜2 〇 9作為鎮
五、發明說明（31) 嵌溝槽208之側壁，可以預防之後埋於鑲嵌溝槽2〇8之銅在 多孔二氧化矽薄膜207消散。 如第2H圖所示，於二氧化矽薄膜2〇9(第一絕緣薄膜） 及形成於鑲嵌溝槽2 〇 8底部之二氧化矽薄膜2 0 5 (下絕緣薄 膜）執行非等向性蝕刻。因此，二氧化矽薄膜209除了鑲嵌 溝槽2 0 8侧壁以外的部分將被移除。而當二氧化矽薄膜2 〇 5 位於鑲嵌溝槽208以下之部分被移除時，將於鑲嵌溝槽208 底下形成抵達鋁線路層2 0 3之接觸窗。 如第21圖所示’一鍍銅薄膜21 〇係形成於鑲嵌溝槽2〇8 及含顺二氧化矽薄膜2〇7。鍍銅薄膜210在鑲嵌溝槽208中 係作為一銅線路。 如第2J圖所示’位於含硼二氧化矽薄膜2〇7上之鍍鋼 薄膜2 1 0將以CMP法磨光以移除。因此，鍍銅薄膜只存在於 鑲嵌溝槽2 0 8。 如第2K圖所示，於鑲嵌溝槽2〇8之上形成一阻障金屬 ΤιΝ薄膜211。鑲嵌溝槽208之銅可避免被稍後形成於鑲嵌 溝槽208之上的二氧化矽薄膜移除。 如第2L圖所示’執行定義圖案TiN薄膜211以在鑲嵌溝 槽208形成TiN薄膜211a，而TiN薄膜21 1其他的部分將會被 移除d .*如第Μ圖所示，於含硼二氧化矽薄膜2〇7及阻障金屬 T:N薄膜2 u a上形成一二氧化矽薄膜2丨2 (覆蓋絕緣薄 膜）。二氡化矽薄膜21 2係利用電漿增強c VD法且以S i h4及 ΙΟ做為乳體源所形成。 A5 59 4 五、發明說明（32) ---- 士述程序所形成的組成，形成具有低介電常數之層間 絕緣薄膜之形成目標204，具有良好抗熱性以及抗吸 性。因此，當含硼二氧化矽薄膜2〇γ具有多孔性’盆 之介電常數小於一般之二氧化矽薄膜。同樣的，當^ 矽薄膜21 2(覆蓋絕緣薄膜）形成於多孔性含硼二氧化 膜2 07時’可以防止水分入侵含硼二氧化矽薄膜2〇7。執 氫電漿處理二氧化矽薄膜207可增加二氧化矽薄獏2〇7之抗 吸潮性。再者，含硼二氧化矽薄膜2〇7及二氧化矽薄膜212 具有較一般同類型之組要含Si及〇成分之薄膜有較良好導 熱性。 第九實施例 在第九實施例中’包含碳、硼及氧之薄膜，或包含 碳、硼、氧及氫之薄膜（Si-C-B-O(-H))係形成於含硼多孔 二氧化矽薄膜。 第1A至1 Η係各自顯示根據本發明第九實施例之剖面 圖。 首先，如第1Α 圖所示，BPSG(borophosphosilicate glass)溥膜102形成於石夕基底1〇1 ^然後，當銘薄膜形成於 BPSG薄膜102時，定義鋁薄膜之圖案以形成鋁線路層1〇3。 以矽基底101，BPSG薄膜102，以及鋁線路層1〇3組成形成 目標1 0 4。 如第1B圖所示’二氧化矽薄臈1 〇 5 (下絕緣膜）係形成 於形成目標104。此二氧化矽薄膜1 〇5係利用電漿增強
第35頁 五、發明說明（33) CVD(電漿增強氣相沈積法）法形成’並利用SiH4及1〇做為 氣體源。二氧化矽薄膜1 〇 5之厚度為1 〇 〇極微米。二氧化矽 薄膜1 0 5能夠驅散導致鋁線路層1 0 3腐蝕之水分。 隨後，如第1C圖所示，Si-C-B-O(-H)薄膜106係形成 於二氧化矽薄膜105(下絕緣膜）°Si-C-B-〇(-H)薄膜106係 利甩TE0S、B2H6及02做為氣體源所形成，利用射頻電源提 供13, 56 MHz及100瓦特之電力至上述氣體。上述氣體源之 流速各自為30sccm、24sccm及260 seem °保持石夕基底1〇1 之溫度於400 °C，並於ITorr之壓力下執行電聚聚合。 Si-C-B-0(-H)薄膜106之厚度為500極微米。 特別注意的是’在形成Si-C-B-0(-H)薄膜106時，可 以利用矽甲烷（Si (CH3)H3)及三（三甲基矽氧）硼（{(CH3) 代替TE0S。當使用上述氣體時，其氣體流速為3〇 seem ’而其他相關之條件與TE0S相同。 一再者’可利用 TMB B(OCH3)3 或TEB B(OC2H5)3 代替B2H6 其 氣體流速為48 seem，而其他相關之條件與上述相同。 ^ 因此’如第1D圖所示，執行氧電漿處理Si-C-B-〇(-i〇 薄膜106。氧電漿處理係提供6〇〇 sccin氧氣至一腔室（未 ，示）並施加電力頻率4〇〇kHz以及3 0 0瓦特之射頻電力至氧 氣。氧電漿處理之時間為360秒，並保持矽基底1〇1於35〇 C之溫度。 、在氧電梁處理中，Si-C-B-O(-H)薄膜106之碳或氫係 被氧化’並釋放至該薄膜外。並在該部分形成s丨_〇鍵結。 因此’ Si-C-B-O(-H)薄臈1〇6變成多孔狀含硼二氧化矽薄
第36頁 45by 44 五、發明說明（34) ---—- 膜 107。 接著’如第1E圖所示，利用氫電漿處理多孔狀含硼二 氧化矽薄膜1 〇 7。 —執行氮電毁處理係提供600 seem之氫氣至一腔室（未 顯不）’並提供射頻電源至腔室中彼此電性相反之上電極 及下電極°射頻電源係提供上電極13·56ΜΗζ及50瓦特之電 力。而射頻電源係提供下電極4〇〇kHz&4〇()瓦特之電力。 再者’執行氫電漿處理之過程中，腔室之氣壓為 〇_1〜0.2Torr及矽基底1〇1之溫度為4〇0。(：。再者，氫電漿 處理之時間為60秒。 氫電漿處理取代表面縫隙之Si_〇鍵結為si_H鍵結。因 此’ OH鍵及水將難以連結至s丨，改善了該薄膜之抗吸水 性。 再者，如第1F圖所示，二氧化矽薄膜1〇8係形成於多 孔二氧化矽薄膜107。此二氧化矽薄膜1〇8係以包含TEOS及 〇3為氣體源，經由CVD法形成的。包含〇3體源具有足夠TEOS 之之氧元素。二氧化矽薄膜1 0 8能夠達到相當之平坦度。 如第1G圖所示’二氧化矽薄膜108經由CMP法（化學機 械研磨法）磨光以平坦其表面。此時，上述形成之二氧化 矽薄膜1 0 5及1 0 7某些部分將會經由磨光消除。執行CMP法 之平坦化可防止所有消除之二氧化矽薄膜1 05於鋁線路層 之 £b 面 1 0 3 a。 如第1 Η圖所示，二氧化矽薄膜1 0 9 (覆蓋絕緣層）係形 成於平坦化之表面。二氧化矽薄膜1 0 9係利用S i Η4及\0經
第37頁 455944 五、發明說明¢35) 由電漿增將CVD法製成。該二氧化矽薄膜1〇9之厚度為1〇〇 極微米。 ’ 上述之形成二氧化矽薄膜105(下絕緣層）、1〇9(覆蓋 絕緣層）及含硼二氧化矽薄膜1〇7導致形成於形成目標丨〇4 上之組成，為具有低介電常數之層間絕緣薄膜，並具有良 好導熱性及抗吸潮性。因此，當含硼二氧化矽薄膜丨〇 7具 有多孔性，其相對之介電常數小於一般之二氧化矽薄膜。、 同樣的，當二氧化矽薄膜丨09形成於多孔含硼二氧化矽薄 膜107時，可以防止水分人侵二氧化_薄膜1Q7，並增加含 硼二氧化矽薄膜107之抗吸潮性。再者，二氧化矽薄膜 105、109及含硼二氧化矽薄膜1〇7具有較一般同類型之組 要含S i及0成分之薄膜有較良好導熱性。 第十實施例 第十實施例係將第九實施例加上鑲嵌程序。 第2 A至第2M圖係各自顯示根據本發明第十實施例之剖 面圖。 首先，如第2A圖所不，BPSG(borophosphosilicate gUss)溥膜202形成於矽基底20! ^當鋁薄膜形成於肿別薄 膜2 0 2後，利用定義圖案鋁薄膜以形成鋁線路層2 〇 3之形 式。必須注意的是，圖示中之鋁線路層2〇3並非順便形成 的。以矽基底2(U，BPSG薄膜202 ’以及鋁線路層2〇3組成 形成目標2 0 4。 如第2B圖所示，具有厚度丨00極微米之二氧化矽薄膜
455944
=〇5(下絕緣薄膜）係形成於銘線路層2〇3。此 2〇5係利用電漿增強CVD(電紫增強氣相沈 \並 利用叫輯〇做為氣體源。 ）▲形成’並 ==第2。圖所示，Si—c + 〇(_H)薄職係形成 利=Λ膜2〇5(下絕緣膜）。S 1_C-"('H)薄膜206係 26及〇2做為氣體源所形成，㈣射頻電源提 供13. 5 6MHz及1〇〇瓦特之電力至上述氣體。上述 流，各自為3〇sccm、24SCCm及260 sccm。保持矽基底2〇i 之溫度於400 °C，並於iTorr之壓力下執行電漿聚合。 Si-C-B-O(-H)薄膜206之厚度為500極微米。 特別注意的是’在形成Si-C-B-O(-H)薄膜2〇6時，可 以利用矽甲烷（si(CH3)H3)及三（三甲基矽氧）硼“（Ch3) JiOhB)代替TE0S。當使用上述氣體時’其氣體流速為3〇 seem，而其他相關之條件與TE〇s相同。 再者’可利用TMB B(0CH3)3 或TEB B(0C2H5)3 代替B2HS。 其氣體流速為4 8 s c c m，而其他相關之條件與上述相同。 因此’如第2D圖所示，執行氧電漿處理Si-C-B-O(-H) 薄膜206。氧電漿處理係提供6〇〇 seem氧氣至一腔室（未 顯示）並施加電力頻率400 kHz以及300瓦特之射頻電力至氧 氣。氧電漿處理之時間為360秒，並保持矽基底201於3 50 °C之溫度。 在氧電漿處理中，Si-C-B-0(-H)薄膜206之碳或氫係 被氧化，並釋放至該薄膜外。並在該部分形成S i -0鍵結。 因此’ Si-C-B_0(-H)薄膜206變成多孔狀含棚二氧化石夕薄
第39頁 ^55944 五、發明說明（37) 膜20 7。 接著，如第2E圖所示，利用氫電漿處理多孔狀含硼二 氧化矽薄膜207。 執行氫電漿處理係提供600 seem之氫氣至一腔室（未 顯示），並提供射頻電源至腔室中彼此電性相反之上電極 及下電極。射頻電源係提供上電極13.56 MHz及50瓦特之電 力。而射頻電源係提供下電極400kHz及400瓦特之電力。 再者，執行氫電漿處理之過程中，腔室之氣壓為 0·卜0.2Torr及矽基底201之溫度為400 °C。再者，氫電漿 處理之時間為6 0秒。 氫電漿處理取代表面縫隙之Si-0鍵結為Si-H鍵結。因 此’ Ο Η鍵及水將難以連結至S i，改善了該薄膜之抗吸水 性。 再者’如第2F圖所示’鑲嵌溝槽208係形成於多孔狀 含硼二氧化矽薄膜207。此鑲嵌溝槽208可達位於含硼二氧 化矽薄膜2 0 7之下之二氧化矽薄膜205。 如第2G圖所示，二氧化矽薄膜2〇9(第一絕緣薄膜）係 形成於含硼二氧化矽薄膜207並位於側邊及鑲嵌溝槽2〇8之 底部。此二氧化矽薄膜209係利用電漿增強CVD法形成，並 利用Si扎及NaO做為氣體源。利用二氧化矽薄膜2〇9作為鑲 嵌溝槽208之侧壁，可以預防之後埋於鑲嵌溝槽2〇8之銅在 含硼多孔二氧化矽薄膜207消散。 如第2 Η圖所示，於二氧化矽薄膜2 〇 9 (第一絕緣薄膜） 及形成於鑲嵌溝槽2〇8底部之二氧化矽薄膜2〇5(下絕緣薄
第40頁 455944 五、發明說明（38) 膜）執行非等向性姓刻。因此，二氧化矽薄膜2 〇 9除了鑲嵌 溝槽2 0 8側壁以外的部分將被移除。而當二氧化5夕薄膜2 〇 5 位於鑲嵌_溝槽208以下之部分被移除時，將於鑲喪溝槽208 底下形成抵達鋁線路層203之接觸窗。 如第21圖所示，一鍍銅薄獏21 〇係形成於鑲嵌溝槽2〇8 及含硼二氧化矽薄膜2〇7。鍍銅薄膜21〇在鑲嵌溝槽2〇8中 係作為一銅線路。 ’如第2J圖所示，位於含硼二氧化矽薄膜207上之鍍銅 薄膜210將以CMP法磨光以移除。因此，鍍銅薄膜只存在於 鑲嵌溝槽208。 如第2K圖所示’於鑲嵌溝槽2〇 8之上形成一阻障金屬 ΤχΝ薄膜211。鑲嵌溝槽2〇8之銅可避免被稍後形成於鑲嵌 溝槽208之上的二氧化矽薄膜移除。 如第2L圖所示，執行定義圖案TiN薄膜21ι以在鑲嵌溝 槽208形成ΤιΝ薄膜2lla，而TiN薄膜2Π其他的部分將會被 移除。 • *如第2M圖所示，於含硼二氧化矽薄膜2〇7及阻障金屬 ΤιΝ溥膜21 la上形成一二氧化矽薄膜212(覆蓋絕緣薄 膜）。二氧化矽薄膜212係利用電漿增強CVD法且以Si 心0做為氣體源所形成。 上述程序所形成的組成，形成具有低介電常數之層間 絕緣薄膜之形成目標2〇4，具有良好抗熱性以及抗吸潮 14因=’當含硼二氧化矽薄膜2 〇 7具有多孔性，其相對 之介電常數小於一般之二氧化矽薄膜。同樣的，當二氧化
第41頁 455944 五 '發明說明（39) 矽薄膜2 1 2 (覆蓋絕緣薄膜）形成於多孔性含硼二氧化矽薄 膜207時，可以防止水分入侵含硼二氧化矽薄膜2〇7。執行 氫電漿處理二氧化矽薄膜2〇7可增加二氧化矽薄膜207之抗 吸潮性。再者’含硼二氧化矽薄膜207及二氧化矽薄膜21 2 具有較一般同類型之組要含Si及0成分之薄膜有較良好導 熱性。 第十一實施例 第十一實施例與第一至第十實施例之差異在於形成一 多孔含硼二氧化矽薄膜以代替多孔二氧化矽薄膜或多孔含 硼二氧化矽薄膜。 第1A至1 Η係各自顯示根據本發明第十一實施例之剖面 圖。 首先’如第1Α 圖所示，BPSG(borophosphosilicate glass)薄膜102形成於石夕基底101。然後，當銘薄膜形成於 BPSG薄膜102時’定義鋁薄膜之圖案以形成鋁線路層1〇3。 以矽基底101，BPSG薄膜102，以及鋁線路層1〇3組成形成 目標104。 如第1 B圖所示，二氧化矽薄膜1 〇 5 (下絕緣膜）係形成 於形成目標1 0 4。此二氧化矽薄膜1 0 5係利用電漿增強 CVD(電漿増強氣相沈積法）法形成’並利用siH4及\0做為 氣體源。二氧化矽薄膜1 0 5之厚度為1 0 〇極微米。二氧化石夕 薄膜105能夠驅散導致鋁線路層103腐蝕之水分。 隨後’如第1C圖所示’含碳及氟或含碳、氟及氫薄膜
第42頁 455944 五、發明說明（40) ^^-^(-^”(^係形成於二氧化矽薄膜“叮下絕緣膜）。 Si-C-F(-H)薄膜106係利用TE〇S及C2F6做為氣體源所形成， 射頻電源係提供13_ 56MHz及100瓦特之電力以保持;ε夕基底 101於100 C，並於ITorr之壓力下執行電漿聚合。此時， TE0S及C2F6氣體源之流速各自為3〇sccm&5sccm。 Si-C-F(-H)薄膜106之厚度為5 0 0極微米。 特別注意的是’在形成S i - C ™ F ( - Η)薄膜1 〇 6時，可以 ，用石夕甲烧（Si(CH3)H3)代替TE0S。當使用上述氣體時，其 氣體流速為30 seem ’而其他相關之條件與te〇s相同。 因此’如第1D圖所示’執行氧電漿處理Si_c_F(_H)薄 ，10、6。氧電漿處理係提供6〇〇 seem氧氣至一腔室（未顯 =)並施加電力頻率4〇〇kHz以及300瓦特之射頻電力至氧 氣。氧電漿處理之時間為36 0秒，並保持矽基底於350 °C之溫度。 在氧電漿處理中，Si-C-F(-H)薄膜1〇6之碳或氫係被 氣化’並釋放至該薄膜外。並在該部分形成s i _〇鍵結。因 此’ Si-C-F(-H)薄膜1〇6變成多孔二氧化矽薄膜1〇7。 接著，如第1E圖所示，利用氫電漿處理多孔狀含氟二 氧化矽薄膜1 〇 7。 執行氫電漿處理係提供6〇〇 sccm之氫氣至一腔室（未 顯不）’並提供射頻電源至腔室中彼此電性相反之上電極 及下電極。射頻電源係提供上電極l3 56MHz&5〇瓦特之電 力。而射頻電源係提供下電極400kHz及400瓦特之電力。 再者’執行氫電漿處理之過程中，腔室之氣壓為
第43頁 4 5 5 9 4 4 五、發明說明（41) 0.卜0.2Torr及矽基底101之溫度為居⑽它。再者，氫電漿 處理之時間為6 〇秒。 氫電漿處理取代表面縫隙之Si_〇鍵結為Si_H鍵結。因 此，OH鍵及水將難以連結至Si，改善了該薄膜之抗吸水 性。 再f ’如第1F圖所示，二氧化矽薄膜1〇8係形成於多 孔狀含氟二氧化矽薄膜丨07 ^此二氧化矽薄膜1〇8係以包含 TEOS及A做為氣體源，經由CVD法形成的。包含％之氣體源 具有足夠TEOS之之氧元素。二氧化矽薄膜1〇8能夠達到相 當之平坦度。 如第1G圖所示，二氧化矽薄膜1〇8經由CMp法（化學機 械研磨法）磨光以平坦其表面。此時，上述形成之二氧化 石夕薄膜1 0 5及含氟二氧化矽薄膜丨〇 7某些部分將會經由磨光 >肖除。執行CMP法之平坦化可防止所有消除之二氧化矽薄 膜105於鋁線路層之凸面i〇3a。 如第1 Η圖所示，二氧化矽薄膜丨〇 9 (覆蓋絕緣層）係形 成於平坦化之表面。二氧化矽薄膜丨〇 9係利用s丨Η4及化〇經 由電漿增將CVD法製成。該二氧化矽薄膜109之厚度為100 極微米。 上述之形成二氧化矽薄膜1 〇 5 (下絕緣層）、1 〇 9 (覆蓋 絕緣層）及含氟二氧化矽薄膜107導致形成於形成目標104 上之組成，為具有低介電常數之層間絕緣薄膜，並具有良 好導熱性及抗吸潮性。因此，當含氟二氧化矽薄膜1 〇 7具 有多孔性’其相對之介電常數小於一般之二氧化矽薄膜。
第44頁 五、發明說明（42) 同樣的，當二氧化矽薄膜1 09形成於多孔含氟二氧化矽薄 膜107時，可以防止水分入侵二氧化矽薄膜107，並增加二 氧化矽薄膜1 〇 7之抗吸潮性。再者，二氧化矽薄膜1 〇 5、 109及含氟二氧化矽薄膜107具有較一般同類型之組要含Si 及0成分之薄膜有較良好導熱性。 第十二實施例 第十二實施例係將第Ί 實施例加上鑲嵌程序。 第至第2M圖係各自顯示根據本發明第十二實施例之 剖面圖。 首先，如第2A圖所示，BPSG(borophosphosilicate glass)薄膜202形成於發基底201。當紹薄膜形成於Bp%薄 膜202後，利用定義圖案鋁薄膜以形成鋁線路層2〇3之形 式。必須注意的是，圖示中之鋁線路層2 〇3並非順便形成 的。以矽基底201，BPSG薄膜202，以及鋁線路層2〇3组成 形成目標204。 ’ 如第2B圖所示，具有厚度1〇〇極微米之二氧化矽薄膜 2〇5(下絕緣薄膜）係形成於紹線路層2()3。此二氧薄 用^增強CVD(電裝增強氣相沈積 / 利用s1h4&n2o做為氣體源。 又 隨後，如第2C圖所示e 二氧化石夕薄膜m(下絕緣膜卜:F ~ H缚膜2°6係形成於 TEOS及C?F做為葡沪调膜）。Sl 一 C H)薄膜206係利用 6為乳’原所形成，射頻電源俾描1 q ς β μ u 及100瓦特之雷*以徂4* 巧」用电你係钕供13. 56MHz 電力以保持石夕基底2。1於loot，並於⑽之
第45頁 4 5 59 五、發明說明（43) 壓力下執行電漿聚合。此時，TEOS及C2F6氣體源之流速各 自為30sccm及5sccm °Si-C-F(-H)薄膜206之厚度為500極 微来。 特別注意的是，在形成Si-C-F(-H)薄膜2 0 6時，可以 利用矽甲烷（Si(CH3)H3)代替TEOS。當使用上述氣體時，其 氣體流速為30 seem，而其他相關之條件與TEOS相同。 因此，如第20圖所示，執行氧電漿處理5卜(：砰（-1〇薄 膜2〇6。氧電漿處理係提供6 0 0 seem氧氣至一腔室（未顯 不）並施加電力頻率400 kHz以及300瓦特之射頻電力至氧 。氣。氧電漿處理之時間為360秒，並保持矽基底201於350 °c之溫度。 ^ 在氧電漿處理中，Si-C-F(-H)薄膜206之碳或氫係被 氧化’並釋放至該薄膜外。並在該部分形成S i -〇鍵結。因 ’Si-C-F(-H)薄膜206變成多孔二氧化矽薄膜207。 接著，如第2E圖所示，利用氫電漿處理多孔狀含氟二 氧化矽薄膜2 0 7。 _執行氫電漿處理係提供6〇〇 seem之氫氣至一腔室（未 顯不）’並提供射頻電源至腔室中彼此電性相反之上電極 及下電極。射頻電源係提供上電極13. 56MHz及50瓦特之電 力。而射頻電源係提供下電極4〇〇kHz及400瓦特之電力。 再者’執行氫電漿處理之過程中，腔室之氣壓為 ‘ ho. 2Torr及矽基底201之溫度為4 0 0 t。再者，氫雷漿 處理之時間為6 0秒。 氫電漿處理取代表面缝隙之Si_〇鍵結為Si-H鍵結。因
第46頁 4559
改善了該薄骐之抗吸水 五、發明說明（44) 此’ 0H鍵及水將難以連結至s i 性。 再者，如第2F圖所示，鑲嵌溝槽2〇8係形成於 含氟二氧化矽薄膜207。此鑲嵌溝槽208可達位於人 化矽薄膜207之下之二氧化矽薄膜2〇5。 、各氣一氧 如第2G圖所示，二氧化石夕薄膜2〇9(第—絕緣薄膜）係 形成於含硼二氧化矽薄膜2〇7並位於侧邊及鑲嵌溝槽2〇8之 底部。此二氧化矽薄膜209係利用電漿增強CVD法形3成，並 利用S i 1及Nz 0做為氣體源。利用二氡化石夕薄膜2 〇 9作為镶 嵌溝槽208之侧壁，可以預防之後埋於鑲嵌溝槽2〇8之銅在 多孔二氧化矽薄膜2 0 7消散。 如第2H圖所示’於二氧化矽薄膜2〇9(第一絕緣薄膜） 及形成於鑲嵌溝槽2 0 8底部之二氧化矽薄膜2 〇 5 (下絕緣薄 膜）執行非等向性蝕刻。因此’二氧化矽薄膜2 09除了鑲喪 溝槽208側壁以外的部分將被移除。而當二氧化矽薄膜2〇5 位於鑲嵌溝槽208以下之部分被移除時，將於鑲嵌溝槽2〇8 底下形成抵達鋁線路層203之接觸窗。 如第21圖所示，一鍍銅薄膜21 0係形成於鑲嵌溝槽208 及含硼二氧化矽薄膜207。鍍銅薄膜210在鑲嵌溝槽208中 係作為一銅線路。 如第2J圖所示，位於含氟二氧化矽薄膜207上之鍍銅 薄膜21 0將以CMP法磨光以移除。因此，鍍銅薄膜只存在於 鑲嵌溝槽208。 如第2K圖所示，於鑲嵌溝槽208之上形成一阻障金屬
第47頁 4 5 5 9 4 五、發明說明（45)
TiN薄膜211。鑲嵌溝槽208之銅可避免被稍後形成於鑲嵌 溝槽208之上的二氧化矽薄膜移除。 如第2L圖所示，執行定義圖案TiN薄膜211以在鑲嵌溝 槽208形成TiN薄膜211a，而TiN薄膜2 11其他的部分將會被 移除。 如第2M圖所示，於含氟二氧化矽薄膜207及阻障金屬 TiN薄膜21 la上形成一二氧化矽薄膜21 2(覆蓋絕緣薄 膜）。二氧化矽薄膜212係利用電漿增強CVD法且以SiH4及 N20做為氣體源所形成。 上述程序所形成的組成，形成具有低介電常數之層間 絕緣薄膜之形成目標2 0 4 ’具有良好抗熱性以及抗吸潮 性。因此’當含氟二氧化矽薄膜2 07具有多孔性，其相對 之介電常數小於一般之二氧化石夕薄膜。同樣的，當二氧化
虱：：處理ί氧化矽薄膜20 7可增加二氧化矽薄額7之抗 Ξ右妒物含氟二氧化矽薄膜2°7及二氧化矽薄膜212 ^較-般同類型之組要含31及〇成分之薄膜有較良 熱性。 第十三實施例 氟及氧之薄膜，或包含 -Η))係形成於含氟多孔 在第十二實施例中，包含碳、| 碳、氟、氧及氫之薄膜（Si-C-F-〇(-二氧化矽薄膜。 455s 五'發明說明（46) 第1A至1 Η係各自顯示根據本發明第十三實施例之剖面 圖。 首先，如第1Α 圖所示，BPSG(borophosphosilicate g 1 a s s )薄膜1 〇 2形成於矽基底1 G 1。然後，當鋁薄膜形成於 BPSG溥膜102時，定義銘薄膜之圖案以形成铭線路潛。 以矽基底101 ’BPSG薄膜102，以及鋁線路層1〇3組成形成 目標1 0 4。 如第1 B圖所示，二氧化矽薄膜1 〇 5 (下絕緣膜）係形成 於形成目標1 04。此二氧化矽薄膜1 〇5係利用電漿增強 CVD(電漿增強氣相沈積法）法形成’並利用SiH4及化〇做為 氣體源。二氧化矽薄膜105之厚度為1〇〇極微米。二氧化矽 薄膜105能夠驅散導致鋁線路層1〇3腐蝕之水分。 隨後’如第1C圖所示，Si-C-F-O(-H)薄膜106係形成 於一氧化矽薄膜1〇5(下絕緣膜）。Si-C-F-〇(-H)薄膜106係 利用TE0S、CJe及〇2做為氣體源所形成，利用射頻電源提 供13. 5 6MHz及100瓦特之電力至上述氣體。上述氣體源之 流速各自為30sccm、5sccm及260 seem。保持矽基底1〇1之 溫度於400°C ’並於ITorr之壓力下執行電漿聚合。 Si-C-F-O(-H)薄膜106之厚度為5 0 0極微米。 特別注意的是’在形成Si-C-F-O(-H)薄膜106時，可 以，用石夕曱烷（Si(CHs)H3)代替TE0S。當使用上述氣體時， 其氣體流速為30 seem，而其他相關之條件與te〇S相同。 因此’如第1D圖所示’執行氧電漿處理Si_c_B_〇(_H) 薄膜106。氧電漿處理係提供600 seem氧氣至一腔室（未
第49頁 五 '發明說明（47) 顯示）並施加電力頻率400 kHz以及3 00瓦特之射頻電力至氧 氣。氧電漿處理之時間為360秒，並保持矽基底101於3 50 C之溫度。 在氧電漿處理中，Si-C-F-O(-H)薄膜106之碳或氫係 被氧化，並釋放至該薄膜外。並在該部分形成S i -〇鍵結。 因此，Si-C-F-O(-H)薄膜1〇6變成多孔狀含氟二氧化矽薄 獏 107。 接著’如第1E圖所示，利用氫電漿處理多孔狀含硼二 氧化矽薄膜107。 執行氫電漿處理係提供600 seem之氫氣至一腔室（未 顯示），並提供射頻電源至腔室中彼此電性相反之上電極 及下電極。射頻電源係提供上電極13. 56MHz及50瓦特之電 力。而射頻電源係提供下電極400kHz及400瓦特之電力。 再者，執行氫電漿處理之過程中，腔室之氣壓為 0.l〜0_2Torr及矽基底1〇1之溫度為4〇〇°C。再者，氫電漿 處理之時間為6 0秒。 氫電漿處理取代表面縫隙之Si-Ο鍵結為Si-H鍵結。因 此，0H鍵及水將難以連結至s i，改善了該薄膜之抗吸水 性。 再者’如第1F圖所示’二氧化矽薄膜1〇8係形成於多 孔二氧化矽薄膜1 〇7。此二氧化矽薄膜1 〇8係以包含τEOS及 〇3做為氣體源，經由CVD法形成的。包含〇3之氣體源具有足 夠TE0S之之氧元素。二氧化矽薄膜1〇8能夠達到相當之平 垣度。
第50頁 五、發明說明（48) 如第1G圖所示’二氧化矽薄膜108經由CMP法（化學機 械研磨法）磨光^平，其表面。此時，上述形成之二氧化 矽薄膜1 0 5及含氟一氧化矽薄骐丨〇 7某些部分將會經由磨光 消除。執行CMP法之平坦化可防止所有消除之二氧化矽薄 膜105於鋁線路層之凸面l〇3a。 如第1Η圖所不’二氧化矽薄膜丨〇 9 (覆蓋絕緣層）係形 成於平坦化之表面。二氧化矽薄膜1 〇 9係利用s i t及〜〇經 由電漿增將CVD法製成。該二氧化矽薄膜1〇9之厚度為丨〇〇 極微米。 上述之形成二氧化矽薄膜丨〇 5 (下絕緣層）、丨〇 9 (覆蓋 絕緣層）及含氟二氧化矽薄膜丨〇 7導致形成於形成目標丨〇 4 上之組成’為具有低介電常數之層間絕緣薄膜，並具有良 好導熱性及抗吸潮性。因此，當含氟二氡化矽薄膜1〇7具 有多孔性，其相對之介電常數小於一般之二氧化矽薄膜， 同樣的，當二氧化矽薄膜丨〇9形成於多孔含氟二氧化矽薄 膜107時’可以防止水分入侵含氟二氧化矽薄獏1〇7，並详 加二氧化矽薄膜1 〇 7之抗吸潮性。再者，二氧化矽薄膜曰 105、109及含氟二氧化矽薄膜1〇7具有較一般同類型之組 要含S i及0成分之薄獏有較良好導熱性。 、 第十四實施例 第十四實施例係將第九實施例加上鑲嵌程序。 第2A至第2M圖係各自顯示根據本發明第十四 & ® ^ ^ ^ 4 5 5 9 五、發明說明（49) 首先’如第2A 圖所示，BPSG(borophosphosilicate glass)薄膜202形成於矽基底201。當鋁薄膜形成於犯％薄 膜2 0 2後’利用定義圖案鋁薄膜以形成鋁線路層2 〇 3之形 式。必須注意的是，圖示中之鋁線路層2 〇 3並非順便形成 的。以矽基底201 ’BPSG薄膜202，以及鋁線路層203組成 形成目標204。 如第2B圖所示，具有厚度1〇〇極微米之二氧化矽薄膜 205(下絕緣薄膜）係形成於鋁線路層2〇3^此二氧化矽薄膜 205係利用電漿增強CVD(電漿增強氣相沈積法）法形成，並 利用S i H4及1^0做為氣體源。 隨後，如第2C圖所示，Si-C-F-O(-H)薄膜206係形成 於二氧化矽薄膜205(下絕緣膜）。si-C-F-O(-H)薄膜206係 利用TE0S、CSF6及〇2做為氣體源所形成，利用射頻電源提 =1 3· 56MHz及100瓦特之電力至上述氣體。上述氣體源之 机速各自為3〇sccm、5sccm及260 seem。保持矽基底2〇1之 溫度於40(TC ’並於ITorr之壓力下執行電漿聚合。
Si-C-F-O(-H)薄膜206之厚度為500極微米。 特別注意的是，在形成Si-c-F-O(-H)薄膜206時，可 以利用矽甲烷（SUCIUH3)代替TE0S。當使用上述氣體時， 其氣體流速為30 seem，而其他相關之條件與TE〇s相同。 * ▲因此，如第2D圖所示，執行氧電漿處理Si—c_F_〇(_fi) 薄膜206。氧電漿處理係提供6〇〇 sccm氧氣至一腔室（未 顯示）並施加電力頻率40 0kHz以及3 0 0瓦特之射頻電^至氧 氣。氧電聚處理之時間為3 6 0秒，並保持石夕基底2〇;細
4559, 五、發明說明（50) C之溫度。 在氧電漿處理中，Si-OF-O(-H)薄膜206之碳或氫係 被氧化，並釋放至該薄膜外。並在該部分形成S i -〇鍵結。 因此，Si-C-F-O(-H)薄膜206變成含氟多孔二氧化矽薄膜 2 0 7 〇 接著，如第2E圖所示，利用氫電漿處理多孔狀含氟二 氧化矽薄膜207。 執行氫電漿處理係提供600 seem之氫氣至一腔室（未 顯示）’並提供射頻電源至腔室中彼此電性相反之上電極 及下電極。射頻電源係提供上電極13· 56MHz及50瓦特之電 力。而射頻電源係提供下電極400kHz及400瓦特之電力。 再者’執行氫電漿處理之過程中，腔室之氣壓為 卜0.2Torr及矽基底201之溫度為4〇{TC。再者，氫電漿 處理之時間為6 〇秒3 氫電漿處理取代表面縫隙之Si _0鍵結為Si_H鍵結。因 此’ 0H鍵及水將難以連結至s丨，改善了該薄膜之抗吸水 性。 再者’如第2F圖所示，鑲嵌溝槽2〇8係形成於多孔狀 含硼二氧化矽薄膜2〇7。此鑲嵌溝槽2G8可達位於含硼二氧 化矽薄膜207之下之二氧化矽薄膜2 〇5。 ,如第2G圖所示，二氧化矽薄膜209(第一絕緣薄膜）係 形，於含氟=氧化矽薄膜2〇7並位於側邊及鑲嵌溝槽2〇8之 底部。，此二氧化矽薄膜2 0 9係利用電漿增強CVD法形成，並 利用Si Η*及Nz0做為氣體源。利用二氧化矽薄膜2〇9作為鑲
4 5 5 9. 五、發明說明（51) -- 嵌溝槽208之側壁，可以預防之後埋於鑲嵌溝槽2〇8之銅在 含氟多孔二氧化矽薄膜207消散。 十 如第2H圖所示，於二氧化矽薄膜2〇9(第一絕緣薄膜） 及形成於鑲嵌溝槽208底部之二氧化矽薄膜2〇5(下絕緣薄 膜）執行非等向性触刻。因此，二氧化矽薄膜2〇9除了鑲嵌 溝槽208侧壁以外的部分將被移除。而當二氧化石夕薄膜 位於鑲嵌溝槽208以下之部分被移除時，將於鑲嵌溝槽2〇8 底下形成抵達銘線路層203之接觸窗。 如第21圖所示，一鍍銅薄膜21〇係形成於鑲嵌溝槽2〇8 及含硼二氧化矽薄膜207。鍍銅薄膜210在鑲嵌溝槽2〇8中 係作為一銅線路。 如第2J圖所示’位於含氟二氧化矽薄膜2〇7上之鍍銅 薄獏2 1 〇將以CMP法磨光以移除。因此，鍍銅薄膜只存在於 鑲嵌溝槽208。 ' 如第2K圖所示，於鑲嵌溝槽20 8之上形成一阻障金屬 TiN薄膜211。鑲嵌溝槽208之銅可避免被稍後形成於鑲嵌 溝槽2 0 8之上的二氧化矽薄膜移除。 如第2L圖所示，執行定義圖案TiN薄膜2 11以在鑲嵌溝 槽208形成TiN薄膜211a，而TiN薄膜211其他的部分將會被 移除。 如第2M圖所示，於含氟二氧化矽薄膜207及阻障金屬 Τι N薄膜21 U上形成一二氧化矽薄膜21 2(覆蓋絕緣薄臈）。 二氧化矽薄膜212係利用電漿增強CVD法且以Sil及NzO做為 氣體源所形成。
第54頁 五、發明說明（52) 上述程序所形成的組成，形成具有低介電常數之層間 絕緣薄膜之形成目標2 0 4，具有良好抗熱性以及抗吸潮 性。因此’當含氟二氧化矽薄膜2 〇 7具有多孔性，其相對 之介電常數小於一般之二氧化矽薄膜。同樣的，當二氧化 石夕薄膜21 2 (覆蓋絕緣薄膜）形成於多孔性含氟二氧化石夕薄 膜207時’可以防止水分入侵含氟二氧化碎薄膜207。執行 氫電漿處理二氧化矽薄膜207可增加含氟二氧化矽薄膜207 之抗吸潮性。再者’含硼二氧化矽薄膜2 0 7及二氧化矽薄 膜212具有較一般同類型之組要含si及〇成分之薄膜有較良 好導熱性。 本發明雖以一較佳實施例揭露如上，然其並非用以限 定本發明，任何熟習此項技藝者，在不脫離本發明之精神 和範圍内’當可做些許的更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
第55頁

Claims (1)

  1. 4 5扣曰修正/更正/補光 _ __SS_89102262. 六、申請專利範圍 1 · 一種形成層間絕緣膜的方法，包括下 施加射頻電源至包含化合物之氣趙源，其ί驟： 包括矽以及至少一選自碳及氫族之元素，具中該化合物 ，中該化合物係藉由該射頻電源所聚合， 以及Ϊ聚合之化合物於—物件形成-薄獏，該薄膜h 以及至少一選自碳及氫族之元素；及 β肩膜包括矽 、氧化該薄膜所包括矽以及至少一選自雄β t 以成為多孔狀之二氧化矽薄膜。 、 虱族之元素 2.如申請專利範圍第】項 :包括I該化合物及〇2係藉由該射：氣體源 該包括碎以及至少一選自碳及氣族元頻素電之原薄^ 3·如申請專利範圍第1項所述之、 更包括h20，該化厶物及H 〇& 法，其中該軋體源 成？括矽以及至少-選自碳及氫族元素之薄膜。 更台括如t請專利範圍第1項所述之方法，其中該氣體源 二包含硼及氫之化合物，其中該包含硼及氫之化合 元'f = = f射頻電源與該包含硬以及至少一選自碳及氮族 儿京之化合物聚合， 包括ί中該包含矽以及至少一選自碳及氫族元素之薄膜更 =膜包含石夕、蝴、以及至少—選自碳及氮族元素係 浐硼及氫之聚合化合物及該包含矽以及至少一選自 ^ 虱族元素之聚合化合物所組成的， 該多孔二氧化矽層更包括硼。 專利範圍第4項所法，其中該氣體源 第56頁 2〇60-3〇28-pfj.ptc 4559¾^5 月”/ 足- _ 案號 89102262 補充 曰 修正 六、申請專利範圍 更包括氧， 之化合物、 聚合而成的 元素之薄膜 破及氫族元 碳及氫族元 物所聚合而 6 如申 更包括水， 之化合物、 聚合而成的 元素之薄膜 竣及風族元 碟及氮族元 物所聚合而 7.如申 更包括一包 物係藉由該 元素之化合 族元素之薄 該薄膜 藉由包含氟 破及氫族元 8 ·如申 更包括氧， 該氧、該 及該包含 ，且該包 更包括氧 素之薄膜 素之聚合 成的。 請專利範 該水、該 及該包含 ，且該包 更包括氧 素之薄膜 素之聚合 成的。 請專利範 含Ιι及妓 射頻電源 物聚合， 膜更包括 包含矽、 及碳之聚 素之聚合 請專利範 該氧、該 包含矽以及至少一選自碳及氫族元素 硼及氫之化合物，係經由射頻電力所 含矽、硼、以及至少一選自碳及氫族 ，該包含矽、硼、氧以及至少一選自 係經由氧、該包含矽以及至少一選自 化合物、及該包含硼及氫之聚合化合 圍第4項所述之方法，其中該氣體源 包含石夕以及至少一選自碳及II族元素 蝴及氫之化合物，係經由射頻電力所 含矽、硼、以及至少一選自碳及氫族 ，該包含矽、硼、氧以及至少一選自 係經由水、該包含矽以及至少一選自 化合物、及該包含硼及氫之聚合化合 圍第1項所述之方法，其中該氣體源 之化合物，其中該包含氟及碳之化合 與該包含石夕以及至少一選自破及氫族 其中該包含矽以及至少一選自碳及氫 氟， 氟、以及至少一選自碳及氫族元素係 合化合物及該包含砍以及至少一選自 化合物所組成的， 圍第7項所述之方法，其中該氣體源 包含矽以及至少一選自碳及氫族元素
    2060-3&2S-pil&tc 第57頁 卟年$以π m. ί n含 _案號89102262_年月日___ 六、申請專利範圍 之化合物、及該包含氟及碳之化合物，係經由射頻電力所 聚合而成的，且該包含矽、氟、以及至少一選自碳及氫族 元素之薄膜更包括氧，該包含矽、氟、氧以及至少一選自 碳及氫族元素之薄膜係經由氧、該包含矽以及至少一選自 碳及氫族元素之聚合化合物、及該包含碳及氟之聚合化合 物所聚合而成的。 9.如申請專利範圍第7項所述之方法，其中該氣體源 更包括水，該水、該包含石夕以及至少一選自複及氫族元素 之化合物、及該包含氟及碳之化合物，係經由射頻電力所 聚合而成的，且該包含矽、氟、以及至少一選自碳及氫族 元素之薄膜更、包括氧，該包含矽、氟、氧以及至少一選自 碳及氫族元素之薄膜係經由氧、該包含矽以及至少一選自 碳及氫族元素之聚合化合物、及該包含硼及氫之聚合化合 物所聚合而成的。 1 0.如申請專利範圍第1至9項之任一項所述之方法， 其中該包含矽以及至少一選自碳及氫族元素之化合物係選 自包括TEOS、SiH4、Si (CH3 ) 3H3 '及三（三曱基矽氧）硼 (KCH3)3SiO}3B )族群之一者。 1 1,如申請專利範圍第4項所述之方法，其中該包含硼 及氫之化合物係選自包括B2HS、TMB (B (OCH3 ) 3 )及TEB (B ( OC2H5 ) 3 )族群之一者。 1 2.如申請專利範圍第7項所述之方法，其中該包含氟 及碳之化合物為C2 F6。 1 3.如申請專利範圍第1項所述之方法，其中該氣體源 係加入惰性氣體。
    2060-3 02 8-pil.iitc 第58頁 4 5 5 9 /J 和年？月>，修正/更正/補充 ____案號 89in??R9_年 a__修正 | _ 六、申請專利範圍 1 4.如申請專利範圍第1項所述之方法，係利用氧電漿 執行氧化之動作。 15.如申請專利範圍第1項所述之方法’更包括下列步 驟： 以氫電漿處理該多孔二氧化石夕薄膜。 1 6.如申請專利範圍第1項所述之方法’其十該層間絕 緣膜係形成於該形成之目標，而該二氧化矽薄膜係形成於 該層間絕緣膜。 1 7 如申請專利範圍第1項所述之方法，更包括下列步 驟： 在形成多孔二氧化矽薄膜於該形成之目標後，於該多 孔二氧化矽薄膜上形成鑲嵌溝槽； 於該鑲嵌溝槽側部形成一邊牆絕緣薄膜； 於該鑲嵌溝槽埋入一金屬薄膜；及 於該金屬薄膜形成—阻障金屬薄膜。 18.如申請專利範圍第17項所述之方法’其中該邊牆 絕緣薄膜係藉由在形成該鑲嵌溝槽後於該多孔二氧化矽薄 膜及該鑲嵌溝槽側部及底部形成一第一絕緣薄臈’並非等 相性蝕刻該第一絕緣薄膜以移除位於該鑲嵌溝槽底部之部 分並剩下位於該鑲嵌溝槽側部之部分。 1 9.如申請專利範圍第1項述之方法’更包括下列步 驟： 在形成該多孔二氧化矽薄膜後於該該多孔二氧化矽薄 膜形成一覆蓋絕緣薄膜。
    2060-3028-pf2.ptc 第59頁
TW089102262A 1999-03-17 2000-02-11 Forming method of interlayer insulating film TW455944B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11072252A JP3084367B1 (ja) 1999-03-17 1999-03-17 層間絶縁膜の形成方法及び半導体装置

Publications (1)

Publication Number Publication Date
TW455944B true TW455944B (en) 2001-09-21

Family

ID=13483926

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102262A TW455944B (en) 1999-03-17 2000-02-11 Forming method of interlayer insulating film

Country Status (6)

Country Link
US (1) US6413879B1 (zh)
EP (1) EP1037275B1 (zh)
JP (1) JP3084367B1 (zh)
KR (1) KR100375999B1 (zh)
DE (1) DE60005874T2 (zh)
TW (1) TW455944B (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076935A1 (en) * 1997-10-22 2002-06-20 Karen Maex Anisotropic etching of organic-containing insulating layers
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6800571B2 (en) 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
JP3184177B2 (ja) * 1999-03-26 2001-07-09 キヤノン販売株式会社 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
US7011868B2 (en) 2000-03-20 2006-03-14 Axcelis Technologies, Inc. Fluorine-free plasma curing process for porous low-k materials
US6913796B2 (en) * 2000-03-20 2005-07-05 Axcelis Technologies, Inc. Plasma curing process for porous low-k materials
WO2001097269A1 (fr) * 2000-06-13 2001-12-20 Applied Materials Inc. Procede et systeme de transformation de film et tranche
US6794311B2 (en) 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
KR100519373B1 (ko) * 2000-12-01 2005-10-07 주식회사 하이닉스반도체 반도체 소자의 층간 절연막 및 그 층간 절연막을 형성하는방법
US6486057B1 (en) * 2001-04-12 2002-11-26 National Science Council Process for preparing Cu damascene interconnection
US6486082B1 (en) 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US6632735B2 (en) 2001-08-07 2003-10-14 Applied Materials, Inc. Method of depositing low dielectric constant carbon doped silicon oxide
US6620745B2 (en) * 2001-10-19 2003-09-16 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a blocking layer
US6759344B2 (en) * 2002-01-29 2004-07-06 Asm Japan K.K. Method for forming low dielectric constant interlayer insulation film
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6815373B2 (en) 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US8293001B2 (en) 2002-04-17 2012-10-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US8951342B2 (en) 2002-04-17 2015-02-10 Air Products And Chemicals, Inc. Methods for using porogens for low k porous organosilica glass films
US20080268177A1 (en) 2002-05-17 2008-10-30 Air Products And Chemicals, Inc. Porogens, Porogenated Precursors and Methods for Using the Same to Provide Porous Organosilica Glass Films with Low Dielectric Constants
US7384471B2 (en) 2002-04-17 2008-06-10 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US6846515B2 (en) 2002-04-17 2005-01-25 Air Products And Chemicals, Inc. Methods for using porogens and/or porogenated precursors to provide porous organosilica glass films with low dielectric constants
US9061317B2 (en) 2002-04-17 2015-06-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US7023093B2 (en) * 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
JP3845061B2 (ja) * 2002-10-24 2006-11-15 株式会社半導体プロセス研究所 半導体装置及びその製造方法
US7404990B2 (en) 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US6872588B2 (en) * 2002-11-22 2005-03-29 Palo Alto Research Center Inc. Method of fabrication of electronic devices using microfluidic channels
KR100465058B1 (ko) * 2002-12-26 2005-01-05 매그나칩 반도체 유한회사 반도체 소자의 장벽 금속층 형성 방법
US7205248B2 (en) * 2003-02-04 2007-04-17 Micron Technology, Inc. Method of eliminating residual carbon from flowable oxide fill
US6921978B2 (en) * 2003-05-08 2005-07-26 International Business Machines Corporation Method to generate porous organic dielectric
JP4086753B2 (ja) 2003-10-03 2008-05-14 キヤノン株式会社 画像形成装置及びその駆動制御方法
DE102004007186B4 (de) * 2004-02-13 2008-10-30 Qimonda Ag Verfahren zum Entfernen einer Schicht auf einem Grabenboden eines in einem Substrat ausgebildeten Grabens
JP2005294525A (ja) 2004-03-31 2005-10-20 Toshiba Corp 半導体装置の製造方法
JP4499487B2 (ja) * 2004-06-14 2010-07-07 三星電子株式会社 半導体装置の製造方法
KR101222428B1 (ko) * 2004-08-31 2013-01-15 질렉스 오와이 폴리유기실록산 유전 물질
US7332445B2 (en) 2004-09-28 2008-02-19 Air Products And Chemicals, Inc. Porous low dielectric constant compositions and methods for making and using same
US7608470B2 (en) * 2005-06-28 2009-10-27 Intel Corporation Interconnection device including one or more embedded vias and method of producing the same
JP4778018B2 (ja) * 2008-04-23 2011-09-21 富士通セミコンダクター株式会社 絶縁膜形成方法
US9922818B2 (en) 2014-06-16 2018-03-20 Versum Materials Us, Llc Alkyl-alkoxysilacyclic compounds
KR101580130B1 (ko) 2014-07-04 2015-12-28 한국과학기술연구원 리튬-황 전지용 전이금속 산화물-유황 복합소재 양극 활물질 및 이의 제조방법
CN107293588A (zh) * 2016-03-30 2017-10-24 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
KR20180052161A (ko) * 2016-11-09 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
US11884689B2 (en) 2017-08-30 2024-01-30 Versum Materials Us, Llc Alkoxysilacyclic or acyloxysilacyclic compounds and methods for depositing films using same
KR101879789B1 (ko) * 2017-10-10 2018-07-18 주성엔지니어링(주) 실리콘 절연막 형성방법
US20190134663A1 (en) 2017-10-27 2019-05-09 Versum Materials Us, Llc Silacyclic Compounds and Methods for Depositing Silicon-Containing Films Using Same
JP2020053469A (ja) * 2018-09-25 2020-04-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6863940B2 (ja) * 2018-09-26 2021-04-21 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US20220301862A1 (en) 2019-09-13 2022-09-22 Versum Materials Us, Llc Monoalkoxysilanes and dense organosilica films made therefrom

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494859A (en) 1994-02-04 1996-02-27 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
JPH08148280A (ja) * 1994-04-14 1996-06-07 Toshiba Corp 半導体装置およびその製造方法
US5472913A (en) 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5744399A (en) 1995-11-13 1998-04-28 Lsi Logic Corporation Process for forming low dielectric constant layers using fullerenes
US5614270A (en) 1996-02-09 1997-03-25 National Science Council Method of improving electrical characteristics of a liquid phase deposited silicon dioxide film by plasma treatment
JP2991657B2 (ja) 1996-04-05 1999-12-20 キヤノン販売株式会社 成膜方法
US6157083A (en) 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
US6030706A (en) * 1996-11-08 2000-02-29 Texas Instruments Incorporated Integrated circuit insulator and method
KR19980064176A (ko) 1996-12-17 1998-10-07 윌리엄비.켐플러 집적 회로 유전체
US6451686B1 (en) 1997-09-04 2002-09-17 Applied Materials, Inc. Control of semiconductor device isolation properties through incorporation of fluorine in peteos films

Also Published As

Publication number Publication date
DE60005874D1 (de) 2003-11-20
KR20000076694A (ko) 2000-12-26
DE60005874T2 (de) 2004-05-19
JP3084367B1 (ja) 2000-09-04
US6413879B1 (en) 2002-07-02
EP1037275B1 (en) 2003-10-15
KR100375999B1 (ko) 2003-03-17
JP2000269207A (ja) 2000-09-29
EP1037275A1 (en) 2000-09-20

Similar Documents

Publication Publication Date Title
TW455944B (en) Forming method of interlayer insulating film
KR100372216B1 (ko) O.5 및 0.5 미크론 이하의 ulsi 회로용 인터레벨 유전체소자로서의수소실세큐옥산계유동가능한산화물
KR100724508B1 (ko) 초저 Ｋ(ＵＬＫ) ＳｉＣＯＨ 막 및 그 형성 방법
KR100602469B1 (ko) 저 유전 필름을 위한 기계적 강화제 첨가제
TWI246117B (en) Bilayer HDP CVD/PE CVD cap in advanced BEOL interconnect structures and method thereof
JP4288251B2 (ja) 半導体相互接続構造体を形成する方法
US7968451B2 (en) Method for forming self-assembled mono-layer liner for Cu/porous low-k interconnections
KR100702508B1 (ko) 유전 물질 및 ｂｅｏｌ 상호 접속 구조체
KR101144535B1 (ko) 전구체 함유 질소를 사용한 유전 장벽 증착
TW200539251A (en) Structures and methods for integration of ultralow-k dielectrics with improved reliability
TW543115B (en) Method and apparatus for forming an interlayer insulating film, and semiconductor device
TW552639B (en) Method for forming interlayer insulating film and its semiconductor device
US10134632B2 (en) Low-K dielectric layer and porogen
JP2001223269A (ja) 半導体装置およびその製造方法
JP3463416B2 (ja) 絶縁膜の製造方法および半導体装置
KR100746679B1 (ko) 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치
TW479286B (en) Method for forming an interlayer insulating film
JP2006190872A (ja) 半導体装置の製造方法
JP3789501B2 (ja) 半導体装置に用いられる絶縁膜構造の製造方法
TWI821645B (zh) 用於沉積具有高彈性模數的膜的新穎前驅物及方法
TWI822044B (zh) 用於氣相沉積一介電膜的組合物及用於沉積一有機矽膜的方法
KR20080062528A (ko) 반도체 소자의 제조방법
TW440949B (en) Method for forming low-k material
KR20090070779A (ko) 반도체 소자의 층간 절연막 형성방법
JP2005340262A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent