JP3084367B1 - 層間絶縁膜の形成方法及び半導体装置 - Google Patents

層間絶縁膜の形成方法及び半導体装置

Info

Publication number
JP3084367B1
JP3084367B1 JP11072252A JP7225299A JP3084367B1 JP 3084367 B1 JP3084367 B1 JP 3084367B1 JP 11072252 A JP11072252 A JP 11072252A JP 7225299 A JP7225299 A JP 7225299A JP 3084367 B1 JP3084367 B1 JP 3084367B1
Authority
JP
Japan
Prior art keywords
film
sio
insulating film
forming
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11072252A
Other languages
English (en)
Other versions
JP2000269207A (ja
Inventor
和夫 前田
Original Assignee
キヤノン販売株式会社
株式会社半導体プロセス研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン販売株式会社, 株式会社半導体プロセス研究所 filed Critical キヤノン販売株式会社
Priority to JP11072252A priority Critical patent/JP3084367B1/ja
Priority to US09/499,519 priority patent/US6413879B1/en
Priority to TW089102262A priority patent/TW455944B/zh
Priority to KR10-2000-0007971A priority patent/KR100375999B1/ko
Priority to DE60005874T priority patent/DE60005874T2/de
Priority to EP00103333A priority patent/EP1037275B1/en
Application granted granted Critical
Publication of JP3084367B1 publication Critical patent/JP3084367B1/ja
Publication of JP2000269207A publication Critical patent/JP2000269207A/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【要約】 【課題】 耐吸湿性、及び、耐熱性が良い低誘電率層間
絶縁膜の形成方法、及び、それを用いた半導体装置を提
供すること。 【解決手段】ＳｉとＣを含む化合物をプラズマ重合さ
せ、Ｓｉ−Ｃ膜、又は、Ｓｉ−Ｃ−Ｈ膜１０６を下地絶
縁膜１０５上に形成し、前記Ｓｉ−Ｃ膜、又は、Ｓｉ−
Ｃ−Ｈ膜をＯ（酸素）プラズマにより酸化し、多孔性を
有するＳｉＯ2膜を形成１０７し、該多孔性を有するＳ
ｉＯ2膜１０７をＨ（水素）プラズマ処理し、該多孔性
を有するＳｉＯ2膜１０７の上部にカバー絶縁膜１０９
を形成する、層間絶縁膜の形成方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は層間絶縁膜の形成方
法に関し、より詳しくは、高密度化された半導体装置に
必要な低誘電率層間絶縁膜の形成方法に関する。近年、
半導体装置の高密度化が進んでおり、それに伴い配線間
の間隔が狭くなっている。このため、配線間の電気容量
が増加するので、低誘電率の層間絶縁膜が要望されてい
る。
【０００２】
【従来の技術】近年、ＬＳＩデバイスの高密度化、高集
積化が進むに従い、配線が微細化、多層化ている。それ
に伴ない配線間の配線容量も増大している。そして、こ
の配線容量の増加に起因する動作速度の低下が著しいの
で、その改善要求が高まっている。その改善策として、
現在層間絶縁膜として用いられているＳｉＯ2 よりも誘
電率の小さい低誘電率層間絶縁膜を用いて配線間の電気
容量を小さくする方法が検討されている。
【０００３】現在研究されている低誘電率層間絶縁膜の
代表的なものとして、ＳｉＯＦ膜、有機系低誘電率
絶縁膜、がある。これらの膜について、以下に簡単に説
明する。 ＳｉＯＦ膜 ＳｉＯＦ膜は、Ｆを含んだ反応ガスを用いて、ＳｉＯ2
中のＳｉ−Ｏ結合の一部をＳｉ−Ｆ結合に置換すること
により形成され、その比誘電率は、膜中のＦの濃度が増
加するにつれて単調に減少する。
【０００４】ＳｉＯＦ膜を形成する方法として、いくつ
かの方法が報告されている（月刊Ｓｅｍｉｃｏｎｄｏｃ
ｔｏｒ Ｗｏｒｄ １９９６年２月号、ｐ８２参照）。
その中で現在最も有望視されているものの１つに、原料
ガスとして、ＳｉＨ4 、Ｏ2、Ａｒ、ＳｉＦ4 、を用い
て、高密度プラズマＣＶＤ法（ＨＤＰＣＶＤ法）によ
り、ＳｉＯＦ膜を形成する方法がある。この方法で形成
されたＳｉＯＦ膜の比誘電率は、３．１〜４．０（膜中
のＦ濃度により異なる）であり、従来層間絶縁膜として
用いられているＳｉＯ2 の比誘電率４．０よりも小さな
値となっている。
【０００５】有機系低誘電率絶縁膜 ＳｉＯＦ膜に比べて小さい誘電率（３．０以下）を示す
絶縁膜として、有機系低誘電率絶縁膜が注目されてい
る。現在までに報告されている有機系低誘電率絶縁膜の
いくつかと、その比誘電率、及び、その熱分解温度を表
１に示す。
【０００６】
【表１】
【０００７】
【発明が解決しようとする課題】しかし、上記のＳｉＯ
Ｆ膜では、膜中のＦ濃度が増加するにつれて、耐吸湿性
が低下するという欠点がある。耐吸湿性の低下は、トラ
ンジスター特性や上部バリヤーメタル層の密着性に影響
を及ぼすため、深刻な問題となる。また、上記の有機系
低誘電率絶縁膜は、Ｓｉ膜と、ＳｉＯ2 膜との密着性が
悪く剥がれやすい。更に、熱分解温度が４００℃前後
で、耐熱性が悪いという欠点がある。耐熱性が悪いとい
う欠点は、ウェハーを高温でアニールする際に問題とな
る。
【０００８】本発明は、係る従来例の課題に鑑みて創作
されたものであり、耐吸湿性、及び、耐熱性が良い低誘
電率層間絶縁膜の形成方法、及び、それを用いた半導体
装置の提供を目的とする。
【０００９】
【課題を解決するための手段】上記課題は、第１の発明
である、ＳｉとＣを含む化合物をプラズマ重合させ、Ｓ
ｉ−Ｃ膜、又は、Ｓｉ−Ｃ−Ｈ膜を被形成体上に形成
し、前記Ｓｉ−Ｃ膜、又は、Ｓｉ−Ｃ−Ｈ膜を酸化する
ことにより、多孔性を有するＳｉＯ2 膜を形成する層間
絶縁膜の形成方法によって解決する。
【００１０】または、第２の発明である、ＳｉとＣを含
む化合物と、Ｏ2 とをプラズマ重合させ、Ｓｉ−Ｃ−Ｏ
膜、又は、Ｓｉ−Ｃ−Ｏ−Ｈ膜を被形成体上に形成し、
前記Ｓｉ−Ｃ−Ｏ膜、又は、前記Ｓｉ−Ｃ−Ｏ−Ｈ膜を
酸化することにより、多孔性を有するＳｉＯ2 膜を形成
する層間絶縁膜の形成方法によって解決する。または、
第３の発明である、ＳｉとＣを含む化合物と、Ｈ2 Ｏと
をプラズマ重合させ、Ｓｉ−Ｃ−Ｏ−Ｈ膜を被形成体上
に形成し、前記Ｓｉ−Ｃ−Ｏ−Ｈ膜を酸化、又はアニー
ルすることにより、多孔性を有するＳｉＯ2 膜を形成す
る層間絶縁膜の形成方法によって解決する。
【００１１】または、第４の発明である、ＳｉとＣを含
む化合物と、ＢとＨを含む化合物とをプラズマ重合さ
せ、Ｓｉ−Ｃ−Ｂ膜、又は、Ｓｉ−Ｃ−Ｂ−Ｈ膜を被形
成体上に形成し、前記Ｓｉ−Ｃ−Ｂ膜、又は、前記Ｓｉ
−Ｃ−Ｂ−Ｈ膜を酸化することにより、多孔性を有する
Ｂ含有のＳｉＯ2 膜を形成する層間絶縁膜の形成方法に
よって解決する。
【００１２】または、第５の発明である、ＳｉとＣを含
む化合物と、ＢとＨを含む化合物と、Ｏ2 とをプラズマ
重合させ、Ｓｉ−Ｃ−Ｂ−Ｏ膜、又は、Ｓｉ−Ｃ−Ｂ−
Ｏ−Ｈ膜を被形成体上に形成し、前記Ｓｉ−Ｃ−Ｂ−Ｏ
膜、又は、前記Ｓｉ−Ｃ−Ｂ−Ｏ−Ｈ膜を酸化すること
により、多孔性を有するＢ含有のＳｉＯ2 膜を形成する
層間絶縁膜の形成方法によって解決する。
【００１３】または、第６の発明である、ＳｉとＣを含
む化合物と、ＢとＨを含む化合物と、Ｈ2 Ｏとをプラズ
マ重合させ、Ｓｉ−Ｃ−Ｂ−Ｏ−Ｈ膜を被形成体上に形
成し、前記Ｓｉ−Ｃ−Ｂ−Ｏ−Ｈ膜を酸化、又はアニー
ルすることにより、多孔性を有するＢ含有のＳｉＯ2 膜
を形成する層間絶縁膜の形成方法によって解決する。ま
たは、第７の発明である、ＳｉとＣを含む化合物と、Ｃ
とＦを含む化合物とをプラズマ重合させ、Ｓｉ−Ｃ−Ｆ
膜、又は、Ｓｉ−Ｃ−Ｆ−Ｈ膜を被形成体上に形成し、
前記Ｓｉ−Ｃ−Ｆ膜、又は、前記Ｓｉ−Ｃ−Ｆ−Ｈ膜を
酸化することにより、多孔性を有するＦ含有のＳｉＯ2
膜を形成する層間絶縁膜の形成方法によって解決する。
【００１４】または、第８の発明である、ＳｉとＣを含
む化合物と、ＣとＦを含む化合物と、Ｏ2 とをプラズマ
重合させ、Ｓｉ−Ｃ−Ｆ−Ｏ膜、又は、Ｓｉ−Ｃ−Ｆ−
Ｏ−Ｈ膜を被形成体上に形成し、前記Ｓｉ−Ｃ−Ｆ−Ｏ
膜、又は、前記Ｓｉ−Ｃ−Ｆ−Ｏ−Ｈ膜を酸化すること
により、多孔性を有するＦ含有のＳｉＯ2 膜を形成する
層間絶縁膜の形成方法によって解決する。
【００１５】または、第９の発明である、ＳｉとＣを含
む化合物と、ＣとＦを含む化合物と、Ｈ2 Ｏとをプラズ
マ重合させ、Ｓｉ−Ｃ−Ｆ−Ｏ−Ｈ膜を被形成体上に形
成し、前記Ｓｉ−Ｃ−Ｆ−Ｏ−Ｈ膜を酸化することによ
り、多孔性を有するＦ含有のＳｉＯ2 膜を形成する層間
絶縁膜の形成方法によって解決する。または、第１０の
発明である、前記ＢとＨを含む化合物はＢ2 Ｈ6 、ＴＭ
Ｂ（Ｂ（ＯＣＨ3 ）3）、ＴＥＢ（Ｂ（ＯＣ2 Ｈ5 ）3）
のいずれか一であることを特徴とする第４の発明から第
６の発明のいずれかに記載の層間絶縁膜の形成方法によ
って解決する。
【００１６】または、第１１の発明である、前記ＣとＦ
を含む化合物はＣ2 Ｆ6 であることを特徴とする第７の
発明から第９の発明のいずれかに記載の層間絶縁膜の形
成方法によって解決する。または、第１２の発明であ
る、前記ＳｉとＣを含む化合物はＴＥＯＳ、メチルシラ
ン（Ｓｉ（ＣＨ3 ）Ｈ3 ）、トリメチルシリルボレート
（｛（ＣＨ3 ）3ＳｉＯ｝3Ｂ）のいずれか一であること
を特徴とする第１の発明から第１１発明のいずれかに記
載の層間絶縁膜の形成方法によって解決する。
【００１７】または、第１３の発明である、前記プラズ
マ重合を行うとき、不活性ガスを添加することを特徴と
する第１の発明から第１２の発明のいずれかに記載の層
間絶縁膜の形成方法によって解決する。または、第１４
の発明である、前記酸化は、Ｏ（酸素）プラズマにより
行われることを特徴とする第１の発明から第１３の発明
のいずれかに記載の層間絶縁膜の形成方法によって解決
する。
【００１８】または、第１５の発明である、被形成体上
に前記層間絶縁膜を形成後、該層間絶縁膜をＨ（水素）
プラズマ処理することを特徴とする第１の発明から第１
４の発明のいずれかに記載の層間絶縁膜の形成方法によ
って解決する。または、第１６の発明である、被形成体
上に下地絶縁膜を形成し、前記下地絶縁膜上に、前記層
間絶縁膜を形成することを特徴とする第１の発明から第
１５の発明のいずれかに記載の層間絶縁膜の形成方法に
よって解決する。
【００１９】または、第１７の発明である、被形成体上
に前記層間絶縁膜を形成した後、該層間絶縁膜に、パタ
ーニングにより、ダマシン溝を形成し、前記ダマシン溝
の側部にサイドウォール絶縁膜を形成し、前記ダマシン
溝の内部に金属膜を埋め込み、前記金属膜上にバリヤメ
タル層を形成することを特徴とする第１の発明から第１
６の発明のいずれかに記載の層間絶縁膜の形成方法によ
って解決する。
【００２０】または、第１８の発明である、前記サイド
ウォール絶縁膜は、前記ダマシン溝を形成後、前記層間
絶縁膜の上部、該ダマシン溝の側部、及び、該ダマシン
溝の下部に第１の絶縁膜を形成し、前記第１の絶縁膜
を、前記ダマシン溝の側部に形成された該第１の絶縁膜
が残り、かつ、該ダマシン溝の底部に形成された該第１
の絶縁膜が除去される程度に異方的にエッチングするこ
とにより形成することを特徴とする第１７の発明に記載
の層間絶縁膜の形成方法によって解決する。
【００２１】または、第１９の発明である、前記層間絶
縁膜を形成後、該層間絶縁膜上に、カバー絶縁膜を形成
することを特徴とする第１の発明から第１８の発明のい
ずれかに記載の層間絶縁膜の形成方法によって解決す
る。または、第２０の発明である、第１の発明から第１
９の発明のいずれかに記載の層間絶縁膜の形成方法によ
り形成された層間絶縁膜を有する半導体装置によって解
決する。
【００２２】次ぎに、本発明に係る層間絶縁膜につい
て、表２を用いて説明する。本発明に係る多孔性を有す
るＳｉＯ2 膜を形成する場合は、反応ガスとして、ＴＥ
ＯＳ、ＴＥＯＳ＋Ｏ3 、ＴＥＯＳ＋Ｈ2 Ｏを用いる。こ
れらの反応ガスをプラズマ重合することにより、被形成
体上に、Ｓｉ−Ｃ膜、Ｓｉ−Ｃ−Ｈ膜、Ｓｉ−Ｃ−Ｏ
膜、又はＳｉ−Ｃ−Ｏ−Ｈ膜が形成される。そして、こ
れらの膜をＯ（酸素）プラズマ処理することにより、膜
中のＣ、又はＨが酸化される。膜中でＣ、又はＨが酸化
され、抜けた部分では空隙が形成され、これにより、多
孔性を有するＳｉＯ2 膜が形成される。なお、上記のＴ
ＥＯＳに代えて、メチルシラン（Ｓｉ（ＣＨ3 ）Ｈ3 ）
を用いても、多孔性を有するＳｉＯ2 膜を形成すること
ができる。
【００２３】また、本発明に係る多孔性を有するＢ含有
のＳｉＯ2 膜を形成する場合は、反応ガスとして、ＴＥ
ＯＳ＋Ｂ2 Ｈ6 、ＴＥＯＳ＋Ｂ2 Ｈ6 ＋Ｏ3 、ＴＥＯＳ
＋Ｂ 2 Ｈ6 ＋Ｈ2 Ｏを用いる。これらの反応ガスをプラ
ズマ重合することにより、被形成体上に、Ｓｉ−Ｃ−Ｂ
膜、Ｓｉ−Ｃ−Ｂ−Ｈ膜、Ｓｉ−Ｃ−Ｂ−Ｏ膜、又はＳ
ｉ−Ｃ−Ｂ−Ｏ−Ｈ膜が形成される。そして、これらの
膜をＯ（酸素）プラズマ処理することにより、膜中の
Ｃ、又はＨが酸化される。膜中でＣ、又はＨが酸化さ
れ、抜けた部分では空隙が形成され、これにより、多孔
性を有するＢ含有のＳｉＯ2 膜が形成される。なお、上
記反応ガス中のＴＥＯＳに代えて、メチルシラン（Ｓｉ
（ＣＨ3 ）Ｈ3 ）、又はトリメチルシリルボレート
（｛（ＣＨ3 ）3ＳｉＯ｝3Ｂ）を用いても、多孔性を有
するＢ（ホウ素）含有のＳｉＯ2 膜を形成することがで
きる。また、上記反応ガス中のＢ2 Ｈ6 に代えて、ＴＭ
Ｂ（Ｂ（ＯＣＨ3 ）3）、又はＴＥＢ（Ｂ（ＯＣ
2 Ｈ5 ）3）を用いても、多孔性を有するＢ（ホウ素）
含有のＳｉＯ2 膜を形成することができる。
【００２４】そして、本発明に係る多孔性を有するＦ含
有のＳｉＯ2 膜を形成する場合は、反応ガスとして、Ｔ
ＥＯＳ＋Ｃ2 Ｆ6 、ＴＥＯＳ＋Ｃ2 Ｆ6 ＋Ｏ3 、ＴＥＯ
Ｓ＋Ｃ2 Ｆ6 ＋Ｈ2 Ｏを用いる。これらの反応ガスをプ
ラズマ重合することにより、被形成体上に、Ｓｉ−Ｃ−
Ｆ膜、Ｓｉ−Ｃ−Ｆ−Ｈ膜、Ｓｉ−Ｃ−Ｆ−Ｏ膜、又は
Ｓｉ−Ｃ−Ｆ−Ｏ−Ｈ膜が形成される。そして、これら
の膜をＯ（酸素）プラズマ処理することにより、膜中の
Ｃ、又はＨが酸化される。膜中でＣ、又はＨが酸化さ
れ、抜けた部分では空隙が形成され、これにより、多孔
性を有するＦ含有のＳｉＯ2 膜が形成される。なお、上
記のＴＥＯＳに代えて、メチルシラン（Ｓｉ（ＣＨ3 ）
Ｈ3 ）を用いても多孔性を有するＦ含有のＳｉＯ2 膜を
形成することができる。
【００２５】
【表２】
【００２６】
【発明の実施の形態】次ぎに、図面を参照しながら、本
発明の実施の形態について説明する。 （第１の実施の形態）図１の（ａ）〜（ｄ）、及び、図
２の（ａ）〜（ｄ）は、第１の実施の形態を説明するた
めの断面図である。
【００２７】まず、図１（ａ）に示すように、シリコン
基板１０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜１０２を形成する。そし
て、ＢＰＳＧ膜１０２上にアルミニウム膜を形成後、そ
れをパターニングしてアルミニウム配線層１０３を形成
する。このように形成されたシリコン基板１０１、ＢＰ
ＳＧ膜１０２、及び、アルミニウム配線層１０３によ
り、被形成体１０４が構成される。
【００２８】次ぎに、図１（ｂ）に示すように、被形成
体１０４の上にＳｉＯ2 膜１０５（下地絶縁膜）を形成
する。このＳｉＯ2 膜１０５は、プラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。このＳｉＯ2 膜１０５の膜厚は１０００Åである。
このＳｉＯ2 膜１０５により、Ｈ2 Ｏがアルミニウム配
線層１０３に拡散し、腐食するのを防ぐことができる。
【００２９】続いて、図１（ｃ）に示すように、ＳｉＯ
2 膜１０５（下地絶縁膜）の上に、炭素、又は、炭素と
水素とを含む膜（以下、Ｓｉ−Ｃ（−Ｈ）と書く）１０
６を形成する。このＳｉ−Ｃ（−Ｈ）膜１０６は、反応
ガスとしてＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｌ−Ｏｒｔｈ
ｏ−Ｓｉｌｉｃａｔｅ）を用い、シリコン基板１０１を
１００℃に保持しながら、周波数が１３．５６ＭＨｚで
あるＲＦ電圧を印加し、圧力が１Ｔｏｒｒの下で形成さ
れる。このＳｉ−Ｃ（−Ｈ）膜１０６の膜厚は５０００
Åである。
【００３０】次ぎに、図１（ｄ）に示すように、Ｓｉ−
Ｃ（−Ｈ）膜１０６に対しＯ（酸素）プラズマ処理を行
う。これにより、Ｓｉ−Ｃ（−Ｈ）膜１０６に含まれる
Ｃ及びＨが酸化され、膜外に放出される。Ｃ及びＨが放
出された部分には空隙ができるとともに、Ｓｉ−Ｏ結合
が形成される。これにより、Ｓｉ−Ｃ（−Ｈ）膜１０６
は多孔性を有するＳｉＯ2 膜１０７となる。
【００３１】続いて、図２（ａ）に示すように、多孔性
を有するＳｉＯ2 膜１０７に対してＨ（水素）プラズマ
処理を行う。これにより、空隙の表面のＳｉ−Ｏ結合中
のＳｉのダングリングボンドがＳＩ−Ｈ結合に置き換え
られ、耐吸湿性が良くなる。続いて、図２（ｂ）に示す
ように、多孔性を有するＳｉＯ2 膜１０７の上に、Ｓｉ
Ｏ2 膜１０８を形成する。このＳｉＯ2 膜１０８は、反
応ガスとしてＴＥＯＳと、Ｏ3 とを含むＣＶＤ法（化学
的気相成長法）により形成される。このとき、反応ガス
中に含まれるＯ3 の濃度はＴＥＯＳを酸化するのに十分
な濃度であるため、ＳｉＯ2 膜１０８は流動性を示し、
かなりの平坦化を実現できる。
【００３２】次ぎに、図２（ｃ）に示すように、ＳｉＯ
2 膜１０８をＣＭＰ法により研磨し、表面を平坦化す
る。このとき、先に形成されたＳｉＯ2 膜１０５の一
部、及び、ＳｉＯ2 膜１０７の一部が研磨により除去さ
れる。ＣＭＰによる平坦化は、アルミニウム配線層の凸
部１０３ａ上に形成されたＳｉＯ2 膜１０５が、完全に
除去されてしまわない程度に行う。
【００３３】続いて、図２（ｄ）に示すように、平坦化
された表面上に、ＳｉＯ2 膜１０９（カバー絶縁膜）を
形成する。このＳｉＯ2 膜１０８は、プラズマＣＶＤ法
により形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用
いる。このＳｉＯ2 膜１０９の膜厚は１０００Åであ
る。以上のように形成されたＳｉＯ2 膜１０５（下地絶
縁膜）、１０７、及び、１０９（カバー絶縁膜）によ
り、被形成体１０４上に耐熱性、及び、耐吸湿性の良い
低誘電率の層間絶縁膜が形成されたことになる。すなわ
ち、ＳｉＯ2 膜１０７が多孔性を有しているため、その
比誘電率は通常のＳｉＯ2 膜よりも小さくなる。また、
多孔性を有するＳｉＯ2 膜１０７の上部に通常のＳｉＯ
2 膜１０９が形成されているため、ＳｉＯ2 膜１０７の
内部に水分が侵入するのを防ぐことができる。更に、Ｓ
ｉＯ2 膜１０５、１０７、１０９は有機絶縁膜に比べて
耐熱性が良い。
【００３４】（第２の実施の形態）第２の実施の形態
は、第１の実施の形態をダマシンプロセスに適用したも
のである。図３の（ａ）〜（ｄ）、図４の（ａ）〜
（ｄ）、図５の（ａ）〜（ｄ）、及び、図６の（ａ）は
第２の実施の形態を説明するための断面図である。
【００３５】まず、図３（ａ）に示すように、シリコン
基板２０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜２０２を形成し、その上
にアルミニウム層を形成した後パターニングすることに
より、アルミニウム配線層２０３を形成する。これらが
被形成体２０４となる。図３（ｂ）に示すように、アル
ミニウム配線層２０３の上に膜厚が１０００ÅのＳｉＯ
2 膜２０５（下地絶縁膜）を形成する。このＳｉＯ2 膜
２０５はプラズマＣＶＤ法により形成され、反応ガスと
してＳｉＨ4 とＮ2 Ｏを用いる。
【００３６】続いて、図３（ｃ）に示すように、ＳｉＯ
2 膜２０５（下地絶縁膜）の上に、Ｓｉ−Ｃ（−Ｈ）膜
２０６を形成する。このＳｉ−Ｃ（−Ｈ）膜２０６は、
反応ガスとしてＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｌ−Ｏｒ
ｔｈｏ−Ｓｉｌｉｃａｔｅ）を用い、シリコン基板１０
１を１００℃に保持しながら、周波数が１３．５６ＭＨ
ｚであるＲＦ電圧を印加し、圧力が１Ｔｏｒｒの下で形
成される。このＳｉ−Ｃ（−Ｈ）膜１０６の膜厚は５０
００Åである。
【００３７】次ぎに、図３（ｄ）に示すように、Ｓｉ−
Ｃ（−Ｈ）膜２０６に対しＯ（酸素）プラズマ処理を行
う。これにより、Ｓｉ−Ｃ（−Ｈ）膜２０６に含まれる
Ｃ及びＨが酸化され、膜外に放出される。Ｃ及びＨが放
出された部分には空隙ができるとともに、Ｓｉ−Ｏ結合
が形成される。これにより、Ｓｉ−Ｃ（−Ｈ）膜２０６
は多孔性を有するＳｉＯ2 膜２０７となる。
【００３８】続いて、図４（ａ）に示すように、多孔性
を有するＳｉＯ2 膜２０７に対してＨ（水素）プラズマ
処理を行う。これにより、空隙の表面のＳｉ−Ｏ結合中
のＳｉのダングリングボンドがＳｉ−Ｈ結合に置き換え
られ、耐吸湿性が良くなる。続いて、図４（ｂ）に示す
ように、ＳｉＯ2 膜２０７をパターニングにより開孔
し、ダマシン溝２０８を形成する。このダマシン溝２０
８は、ＳｉＯ2 膜２０７の下部に形成されているＳｉＯ
2 膜２０５まで通じている。
【００３９】次ぎに、図４（ｃ）に示すように、ＳｉＯ
2 膜２０７の上部、及び、ダマシン溝２０８の側部と下
部にＳｉＯ2 膜２０９（第１の絶縁膜）を形成する。こ
のＳｉＯ2 膜２０９は、プラズマＣＶＤ法により形成さ
れ、反応ガスとしてＳｉＨ4とＮ2 Ｏを用いる。ダマシ
ン溝２０８の側部に形成されるＳｉＯ2 膜２０９によ
り、後でダマシン溝２０８の内部に埋め込まれるＣｕ
が、多孔性を有するＳｉＯ 2 膜２０７の内部に拡散する
のを防ぐことができる。
【００４０】次ぎに、図４（ｄ）に示すように、ＳｉＯ
2 膜２０９（第１の絶縁膜）、及び、ダマシン溝２０８
の下部に形成されているＳｉＯ2 膜２０５（下地絶縁
膜）を異方的にエッチングする。これにより、ＳｉＯ2
膜２０９は、ダマシン溝２０８の側部に形成されたもの
を残して除去されることになる。また、ダマシン溝２０
８の下部に形成されているＳｉＯ2 膜２０５が除去され
るため、ダマシン溝２０８の下部に、アルミニウム配線
層２０３に通じるコンタクトホールが形成される。
【００４１】続いて、図５（ａ）に示すように、ダマシ
ン溝２０８の内部、及び、ＳｉＯ2膜２０７の上部にＣ
ｕメッキ膜２１０を形成する。ダマシン溝２０８の内部
に形成されるＣｕメッキ膜２１０は、Ｃｕ配線として用
いられるものである。次ぎに、図５（ｂ）に示すよう
に、ＳｉＯ2 膜２０７の上部に形成されたＣｕメッキ膜
２１０を、ＣＭＰ法により研磨し、除去する。これによ
り、ダマシン溝２０８の内部にのみＣｕメッキ膜が残る
ことになる。
【００４２】続いて、図５（ｃ）に示すように、ダマシ
ン溝２０８上部にバリヤメタル用のＴｉＮ膜２１１を形
成する。これにより、ダマシン溝２０８の内部のＣｕ
が、後でダマシン溝２０８の上部に形成されるＳｉＯ2
膜の膜中に拡散するのを防ぐことができる。次ぎに、図
５（ｄ）に示すように、パターニングにより、ダマシン
溝２０８の上部に形成されたＴｉＮ膜２１１ａを残し
て、他の部分に形成されたＴｉＮ膜２１１をエッチング
して除去する。
【００４３】続いて、図６（ａ）に示すように、ＳｉＯ
2 膜２０７及びＴｉＮ膜２１１ａの上部に、ＳｉＯ2 膜
２１２（カバー絶縁膜）を形成する。このＳｉＯ2 膜２
１２はプラズマＣＶＤ法により形成され、反応ガスとし
てＳｉＨ4 とＮ2 Ｏを用いる。以上により、被形成体２
０４の上に耐熱性、及び、耐吸湿性の良い低誘電率の層
間絶縁膜が形成されたことになる。すなわち、ＳｉＯ2
膜２０７が多孔性を有しているため、その比誘電率は通
常のＳｉＯ2 膜よりも小さくなる。また、多孔性を有す
るＳｉＯ2 膜２０７の上部に通常のＳｉＯ2 膜２１２
（カバー絶縁膜）が形成されているため、ＳｉＯ2 膜２
０７の内部に水分が侵入するのを防ぐことができる。更
に、ＳｉＯ2 膜２０７と２１２は有機絶縁膜に比べて耐
熱性が良い。
【００４４】（第３の実施の形態）図１の（ａ）〜
（ｄ）、及び、図２の（ａ）〜（ｄ）は、第３の実施の
形態を説明するための断面図である。まず、図１（ａ）
に示すように、シリコン基板１０１上にＢＰＳＧ（ｂｏ
ｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜
１０２を形成する。そして、ＢＰＳＧ膜１０２上にアル
ミニウム膜を形成後、それをパターニングしてアルミニ
ウム配線層１０３を形成する。このように形成されたシ
リコン基板１０１、ＢＰＳＧ膜１０２、及び、アルミニ
ウム配線層１０３により、被形成体１０４が構成され
る。
【００４５】次ぎに、図１（ｂ）に示すように、被形成
体１０４の上にＳｉＯ2 膜１０５（下地絶縁膜）を形成
する。このＳｉＯ2 膜１０５は、プラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。このＳｉＯ2 膜１０５の膜厚は１０００Åである。
このＳｉＯ2 膜１０５により、Ｈ2 Ｏがアルミニウム配
線層１０３に拡散し、腐食するのを防ぐことができる。
【００４６】続いて、図１（ｃ）に示すように、ＳｉＯ
2 膜１０５（下地絶縁膜）の上に、炭素、又は、炭素と
水素とを含む膜（以下、Ｓｉ−Ｃ（−Ｈ）と書く）１０
６を形成する。このＳｉ−Ｃ（−Ｈ）膜１０６は、反応
ガスとしてＳｉＨ4 とＨ2 Ｏとを用い、シリコン基板１
０１を１００℃に保持しながら、周波数が１３．５６Ｍ
Ｈｚで、パワーが３００ＷであるＲＦ電圧を印加し、圧
力が１Ｔｏｒｒの下で形成される。このときの反応ガス
の流量は、ＳｉＨ4 が３０ｓｃｃｍであり、Ｈ 2 Ｏが６
０ｓｃｃｍである。このＳｉ−Ｃ（−Ｈ）膜１０６の膜
厚は５０００Åである。
【００４７】次ぎに、図１（ｄ）に示すように、Ｓｉ−
Ｃ（−Ｈ）膜１０６に対しＯ（酸素）プラズマ処理を行
う。これにより、Ｓｉ−Ｃ（−Ｈ）膜１０６に含まれる
Ｃ及びＨが酸化され、膜外に放出される。Ｃ及びＨが放
出された部分には空隙ができるとともに、Ｓｉ−Ｏ結合
が形成される。これにより、Ｓｉ−Ｃ（−Ｈ）膜１０６
は多孔性を有するＳｉＯ2 膜１０７となる。
【００４８】続いて、図２（ａ）に示すように、多孔性
を有するＳｉＯ2 膜１０７に対してＨ（水素）プラズマ
処理を行う。これにより、空隙の表面のＳｉ−Ｏ結合中
のＳｉのダングリングボンドがＳＩ−Ｈ結合に置き換え
られ、耐吸湿性が良くなる。続いて、図２（ｂ）に示す
ように、多孔性を有するＳｉＯ2 膜１０７の上に、Ｓｉ
Ｏ2 膜１０８を形成する。このＳｉＯ2 膜１０８は、反
応ガスとしてＴＥＯＳと、Ｏ3 とを含むＣＶＤ法（化学
的気相成長法）により形成される。このとき、反応ガス
中に含まれるＯ3 の濃度はＴＥＯＳを酸化するのに十分
な濃度であるため、ＳｉＯ2 膜１０８は流動性を示し、
かなりの平坦化を実現できる。
【００４９】次ぎに、図２（ｃ）に示すように、ＳｉＯ
2 膜１０８をＣＭＰ法により研磨し、表面を平坦化す
る。このとき、先に形成されたＳｉＯ2 膜１０５の一
部、及び、ＳｉＯ2 膜１０７の一部が研磨により除去さ
れる。ＣＭＰによる平坦化は、アルミニウム配線層の凸
部１０３ａ上に形成されたＳｉＯ2 膜１０５が、完全に
除去されてしまわない程度に行う。
【００５０】続いて、図２（ｄ）に示すように、平坦化
された表面上に、ＳｉＯ2 膜１０９（カバー絶縁膜）を
形成する。このＳｉＯ2 膜１０８は、プラズマＣＶＤ法
により形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用
いる。このＳｉＯ2 膜１０９の膜厚は１０００Åであ
る。以上のように形成されたＳｉＯ2 膜１０５（下地絶
縁膜）、１０７、及び、１０９（カバー絶縁膜）によ
り、被形成体１０４上に耐熱性、及び、耐吸湿性の良い
低誘電率の層間絶縁膜が形成されたことになる。すなわ
ち、ＳｉＯ2 膜１０７が多孔性を有しているため、その
比誘電率は通常のＳｉＯ2 膜よりも小さくなる。また、
多孔性を有するＳｉＯ2 膜１０７の上部に通常のＳｉＯ
2 膜１０９が形成されているため、ＳｉＯ2 膜１０７の
内部に水分が侵入するのを防ぐことができる。更に、Ｓ
ｉＯ2 膜１０５、１０７、１０９は有機絶縁膜に比べて
耐熱性が良い。
【００５１】（第４の実施の形態）第４の実施の形態
は、第３の実施の形態をダマシンプロセスに適用したも
のである。図３の（ａ）〜（ｄ）、図４の（ａ）〜
（ｄ）、図５の（ａ）〜（ｄ）、及び、図６の（ａ）は
第２の実施の形態を説明するための断面図である。
【００５２】まず、図３（ａ）に示すように、シリコン
基板２０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜２０２を形成し、その上
にアルミニウム層を形成した後パターニングすることに
より、アルミニウム配線層２０３を形成する。これらが
被形成体２０４となる。図３（ｂ）に示すように、アル
ミニウム配線層２０３の上に膜厚が１０００ÅのＳｉＯ
2 膜２０５（下地絶縁膜）を形成する。このＳｉＯ2 膜
２０５はプラズマＣＶＤ法により形成され、反応ガスと
してＳｉＨ4 とＮ2 Ｏを用いる。
【００５３】続いて、図３（ｃ）に示すように、ＳｉＯ
2 膜２０５（下地絶縁膜）の上に、Ｓｉ−Ｃ（−Ｈ）膜
２０６を形成する。このＳｉ−Ｃ（−Ｈ）膜２０６は、
反応ガスとしてＳｉＨ4 とＨ2 Ｏとを用い、シリコン基
板１０１を１００℃に保持しながら、周波数が１３．５
６ＭＨｚで、パワーが３００ＷであるＲＦ電圧を印加
し、圧力が１Ｔｏｒｒの下で形成される。このときの反
応ガスの流量は、ＳｉＨ 4 が３０ｓｃｃｍであり、Ｈ2
Ｏが６０ｓｃｃｍである。このＳｉ−Ｃ（−Ｈ）膜１０
６の膜厚は５０００Åである。
【００５４】次ぎに、図３（ｄ）に示すように、Ｓｉ−
Ｃ（−Ｈ）膜２０６に対しＯ（酸素）プラズマ処理を行
う。これにより、Ｓｉ−Ｃ（−Ｈ）膜２０６に含まれる
Ｃ及びＨが酸化され、膜外に放出される。Ｃ及びＨが放
出された部分には空隙ができるとともに、Ｓｉ−Ｏ結合
が形成される。これにより、Ｓｉ−Ｃ（−Ｈ）膜２０６
は多孔性を有するＳｉＯ2 膜２０７となる。
【００５５】続いて、図４（ａ）に示すように、多孔性
を有するＳｉＯ2 膜２０７に対してＨ（水素）プラズマ
処理を行う。これにより、空隙の表面のＳｉ−Ｏ結合中
のＳｉのダングリングボンドがＳｉ−Ｈ結合に置き換え
られ、耐吸湿性が良くなる。続いて、図４（ｂ）に示す
ように、ＳｉＯ2 膜２０７をパターニングにより開孔
し、ダマシン溝２０８を形成する。このダマシン溝２０
８は、ＳｉＯ2 膜２０７の下部に形成されているＳｉＯ
2 膜２０５まで通じている。
【００５６】次ぎに、図４（ｃ）に示すように、ＳｉＯ
2 膜２０７の上部、及び、ダマシン溝２０８の側部と下
部にＳｉＯ2 膜２０９（第１の絶縁膜）を形成する。こ
のＳｉＯ2 膜２０９は、プラズマＣＶＤ法により形成さ
れ、反応ガスとしてＳｉＨ4とＮ2 Ｏを用いる。ダマシ
ン溝２０８の側部に形成されるＳｉＯ2 膜２０９によ
り、後でダマシン溝２０８の内部に埋め込まれるＣｕ
が、多孔性を有するＳｉＯ 2 膜２０７の内部に拡散する
のを防ぐことができる。
【００５７】次ぎに、図４（ｄ）に示すように、ＳｉＯ
2 膜２０９（第１の絶縁膜）、及び、ダマシン溝２０８
の下部に形成されているＳｉＯ2 膜２０５（下地絶縁
膜）を異方的にエッチングする。これにより、ＳｉＯ2
膜２０９は、ダマシン溝２０８の側部に形成されたもの
を残して除去されることになる。また、ダマシン溝２０
８の下部に形成されているＳｉＯ2 膜２０５が除去され
るため、ダマシン溝２０８の下部に、アルミニウム配線
層２０３に通じるコンタクトホールが形成される。
【００５８】続いて、図５（ａ）に示すように、ダマシ
ン溝２０８の内部、及び、ＳｉＯ2膜２０７の上部にＣ
ｕメッキ膜２１０を形成する。ダマシン溝２０８の内部
に形成されるＣｕメッキ膜２１０は、Ｃｕ配線として用
いられるものである。次ぎに、図５（ｂ）に示すよう
に、ＳｉＯ2 膜２０７の上部に形成されたＣｕメッキ膜
２１０を、ＣＭＰ法により研磨し、除去する。これによ
り、ダマシン溝２０８の内部にのみＣｕメッキ膜が残る
ことになる。
【００５９】続いて、図５（ｃ）に示すように、ダマシ
ン溝２０８上部にバリヤメタル用のＴｉＮ膜２１１を形
成する。これにより、ダマシン溝２０８の内部のＣｕ
が、後でダマシン溝２０８の上部に形成されるＳｉＯ2
膜の膜中に拡散するのを防ぐことができる。次ぎに、図
５（ｄ）に示すように、パターニングにより、ダマシン
溝２０８の上部に形成されたＴｉＮ膜２１１ａを残し
て、他の部分に形成されたＴｉＮ膜２１１をエッチング
して除去する。
【００６０】続いて、図６（ａ）に示すように、ＳｉＯ
2 膜２０７及びＴｉＮ膜２１１ａの上部に、ＳｉＯ2 膜
２１２（カバー絶縁膜）を形成する。このＳｉＯ2 膜２
１２はプラズマＣＶＤ法により形成され、反応ガスとし
てＳｉＨ4 とＮ2 Ｏを用いる。以上により、被形成体２
０４の上に耐熱性、及び、耐吸湿性の良い低誘電率の層
間絶縁膜が形成されたことになる。すなわち、ＳｉＯ2
膜２０７が多孔性を有しているため、その比誘電率は通
常のＳｉＯ2 膜よりも小さくなる。また、多孔性を有す
るＳｉＯ2 膜２０７の上部に通常のＳｉＯ2 膜２１２
（カバー絶縁膜）が形成されているため、ＳｉＯ2 膜２
０７の内部に水分が侵入するのを防ぐことができる。更
に、ＳｉＯ2 膜２０７と２１２は有機絶縁膜に比べて耐
熱性が良い。
【００６１】（第５の実施の形態）第５の実施の形態が
第１から第４の実施の形態と異なる点は、ＴＥＯＳとＯ
2とをプラズマ重合させることにより、炭素と酸素、又
は、炭素と酸素と水素とを含む膜（以下、Ｓｉ−Ｃ−Ｏ
（−Ｈ）膜と書く）を形成する点である。図１の（ａ）
〜（ｄ）、及び、図２の（ａ）〜（ｄ）は、第５の実施
の形態を説明するための断面図である。
【００６２】まず、図１（ａ）に示すように、シリコン
基板１０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜１０２を形成する。そし
て、ＢＰＳＧ膜１０２上にアルミニウム膜を形成後、そ
れをパターニングしてアルミニウム配線層１０３を形成
する。このように形成されたシリコン基板１０１、ＢＰ
ＳＧ膜１０２、及び、アルミニウム配線層１０３によ
り、被形成体１０４が構成される。
【００６３】次ぎに、図１（ｂ）に示すように、被形成
体１０４の上にＳｉＯ2 膜１０５（下地絶縁膜）を形成
する。このＳｉＯ2 膜１０５は、プラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。このＳｉＯ2 膜１０５の膜厚は１０００Åである。
このＳｉＯ2 膜１０５により、Ｈ2 Ｏがアルミニウム配
線層１０３に拡散し、腐食するのを防ぐことができる。
【００６４】続いて、図１（ｃ）に示すように、ＳｉＯ
2 膜１０５（下地絶縁膜）の上に、Ｓｉ−Ｃ−Ｏ（−
Ｈ）膜１０６を形成する。このＳｉ−Ｃ−Ｏ（−Ｈ）膜
１０６は、ＴＥＯＳとＯ2 とをプラズマ重合させること
により形成される。このときの反応ガスの流量は、ＴＥ
ＯＳが３０ｓｃｃｍであり、Ｏ2 が２４０ｓｃｃｍであ
る。このＳｉ−Ｃ−Ｏ（−Ｈ）膜１０６の膜厚は５００
０Åである。
【００６５】次ぎに、図１（ｄ）に示すように、Ｓｉ−
Ｃ−Ｏ（−Ｈ）膜１０６に対しＯ（酸素）プラズマ処理
を行う。これにより、Ｓｉ−Ｃ−Ｏ（−Ｈ）膜１０６に
含まれるＣ及びＨが酸化され、膜外に放出される。Ｃ及
びＨが放出された部分には空隙ができるとともに、Ｓｉ
−Ｏ結合が形成される。これにより、Ｓｉ−Ｃ−Ｏ（−
Ｈ）膜１０６は多孔性を有するＳｉＯ2 膜１０７とな
る。
【００６６】続いて、図２（ａ）に示すように、多孔性
を有するＳｉＯ2 膜１０７に対してＨ（水素）プラズマ
処理を行う。これにより、空隙の表面のＳｉ−Ｏ結合中
のＳｉのダングリングボンドがＳｉ−Ｈ結合に置き換え
られ、耐吸湿性が良くなる。続いて、図２（ｂ）に示す
ように、多孔性を有するＳｉＯ2 膜１０７の上に、Ｓｉ
Ｏ2 膜１０８を形成する。このＳｉＯ2 膜１０８は、反
応ガスとしてＴＥＯＳと、Ｏ3 とを含むＣＶＤ法（化学
的気相成長法）により形成される。このとき、反応ガス
中に含まれるＯ3 の濃度はＴＥＯＳを酸化するのに十分
な濃度であるため、ＳｉＯ2 膜１０８は流動性を示し、
かなりの平坦化を実現できる。
【００６７】次ぎに、図２（ｃ）に示すように、ＳｉＯ
2 膜１０８をＣＭＰ法により研磨し、表面を平坦化す
る。このとき、先に形成されたＳｉＯ2 膜１０５の一
部、及び、ＳｉＯ2 膜１０７の一部が研磨により除去さ
れる。ＣＭＰによる平坦化は、アルミニウム配線層の凸
部１０３ａ上に形成されたＳｉＯ2 膜１０５が、完全に
除去されてしまわない程度に行う。
【００６８】続いて、図２（ｄ）に示すように、平坦化
された表面上に、ＳｉＯ2 膜１０９（カバー絶縁膜）を
形成する。このＳｉＯ2 膜１０９は、プラズマＣＶＤ法
により形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用
いる。このＳｉＯ2 膜１０９の膜厚は１０００Åであ
る。以上のように形成されたＳｉＯ2 膜１０５（下地絶
縁膜）、１０７、及び、１０９（カバー絶縁膜）によ
り、被形成体１０４上に耐熱性、及び、耐吸湿性の良い
低誘電率の層間絶縁膜が形成されたことになる。すなわ
ち、ＳｉＯ2 膜１０７が多孔性を有しているため、その
比誘電率は通常のＳｉＯ2 膜よりも小さくなる。また、
多孔性を有するＳｉＯ2 膜１０７の上部に通常のＳｉＯ
2 膜１０９が形成されているため、ＳｉＯ2 膜１０７の
内部に水分が侵入するのを防ぐことができる。更に、Ｓ
ｉＯ2 膜１０５、１０７、１０９は有機絶縁膜に比べて
耐熱性が良い。
【００６９】（第６の実施の形態）第６の実施の形態
は、第５の実施の形態をダマシンプロセスに適用したも
のである。図３の（ａ）〜（ｄ）、図４の（ａ）〜
（ｄ）、図５の（ａ）〜（ｄ）、及び、図６の（ａ）は
第６の実施の形態を説明するための断面図である。
【００７０】まず、図３（ａ）に示すように、シリコン
基板２０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜２０２を形成し、その上
にアルミニウム層を形成した後パターニングすることに
より、アルミニウム配線層２０３を形成する。これらが
被形成体２０４となる。図３（ｂ）に示すように、アル
ミニウム配線層２０３の上に膜厚が１０００ÅのＳｉＯ
2 膜２０５（下地絶縁膜）を形成する。このＳｉＯ2 膜
２０５はプラズマＣＶＤ法により形成され、反応ガスと
してＳｉＨ4 とＮ2 Ｏを用いる。
【００７１】続いて、図３（ｃ）に示すように、ＳｉＯ
2 膜２０５（下地絶縁膜）の上に、Ｓｉ−Ｃ−Ｏ（−
Ｈ）膜２０６を形成する。このＳｉ−Ｃ−Ｏ（−Ｈ）膜
２０６は、ＴＥＯＳとＯ2 とをプラズマ重合させること
により形成される。このときの反応ガスの流量は、ＴＥ
ＯＳが３０ｓｃｃｍであり、Ｏ2 が２４０ｓｃｃｍであ
る。このＳｉ−Ｃ−Ｏ（−Ｈ）膜１０６の膜厚は５００
０Åである。
【００７２】次ぎに、図３（ｄ）に示すように、Ｓｉ−
Ｃ−Ｏ（−Ｈ）膜２０６に対しＯ（酸素）プラズマ処理
を行う。これにより、Ｓｉ−Ｃ−Ｏ（−Ｈ）膜２０６に
含まれるＣ及びＨが酸化され、膜外に放出される。Ｃ及
びＨが放出された部分には空隙ができるとともに、Ｓｉ
−Ｏ結合が形成される。これにより、Ｓｉ−Ｃ−Ｏ（−
Ｈ）膜２０６は多孔性を有するＳｉＯ2 膜２０７とな
る。
【００７３】続いて、図４（ａ）に示すように、多孔性
を有するＳｉＯ2 膜２０７に対してＨ（水素）プラズマ
処理を行う。これにより、空隙の表面のＳｉ−Ｏ結合中
のＳｉのダングリングボンドがＳｉ−Ｈ結合に置き換え
られ、耐吸湿性が良くなる。続いて、図４（ｂ）に示す
ように、ＳｉＯ2 膜２０７をパターニングにより開孔
し、ダマシン溝２０８を形成する。このダマシン溝２０
８は、ＳｉＯ2 膜２０７の下部に形成されているＳｉＯ
2 膜２０５まで通じている。
【００７４】次ぎに、図４（ｃ）に示すように、ＳｉＯ
2 膜２０７の上部、及び、ダマシン溝２０８の側部と下
部にＳｉＯ2 膜２０９（第１の絶縁膜）を形成する。こ
のＳｉＯ2 膜２０９は、プラズマＣＶＤ法により形成さ
れ、反応ガスとしてＳｉＨ4とＮ2 Ｏを用いる。ダマシ
ン溝２０８の側部に形成されるＳｉＯ2 膜２０９によ
り、後でダマシン溝２０８の内部に埋め込まれるＣｕ
が、多孔性を有するＳｉＯ 2 膜２０７の内部に拡散する
のを防ぐことができる。
【００７５】次ぎに、図４（ｄ）に示すように、ＳｉＯ
2 膜２０９（第１の絶縁膜）、及び、ダマシン溝２０８
の下部に形成されているＳｉＯ2 膜２０５（下地絶縁
膜）を異方的にエッチングする。これにより、ＳｉＯ2
膜２０９は、ダマシン溝２０８の側部に形成されたもの
を残して除去されることになる。また、ダマシン溝２０
８の下部に形成されているＳｉＯ2 膜２０５が除去され
るため、ダマシン溝２０８の下部に、アルミニウム配線
層２０３に通じるコンタクトホールが形成される。
【００７６】続いて、図５（ａ）に示すように、ダマシ
ン溝２０８の内部、及び、ＳｉＯ2膜２０７の上部にＣ
ｕメッキ膜２１０を形成する。ダマシン溝２０８の内部
に形成されるＣｕメッキ膜２１０は、Ｃｕ配線として用
いられるものである。次ぎに、図５（ｂ）に示すよう
に、ＳｉＯ2 膜２０７の上部に形成されたＣｕメッキ膜
２１０を、ＣＭＰ法により研磨し、除去する。これによ
り、ダマシン溝２０８の内部にのみＣｕメッキ膜が残る
ことになる。
【００７７】続いて、図５（ｃ）に示すように、ダマシ
ン溝２０８上部にバリヤメタル用のＴｉＮ膜２１１を形
成する。これにより、ダマシン溝２０８の内部のＣｕ
が、後でダマシン溝２０８の上部に形成されるＳｉＯ2
膜の膜中に拡散するのを防ぐことができる。次ぎに、図
５（ｄ）に示すように、パターニングにより、ダマシン
溝２０８の上部に形成されたＴｉＮ膜２１１ａを残し
て、他の部分に形成されたＴｉＮ膜２１１をエッチング
して除去する。
【００７８】続いて、図６（ａ）に示すように、ＳｉＯ
2 膜２０７及びＴｉＮ膜２１１ａの上部に、ＳｉＯ2 膜
２１２（カバー絶縁膜）を形成する。このＳｉＯ2 膜２
１２はプラズマＣＶＤ法により形成され、反応ガスとし
てＳｉＨ4 とＮ2 Ｏを用いる。以上により、被形成体２
０４の上に耐熱性、及び、耐吸湿性の良い低誘電率の層
間絶縁膜が形成されたことになる。すなわち、ＳｉＯ2
膜２０７が多孔性を有しているため、その比誘電率は通
常のＳｉＯ2 膜よりも小さくなる。また、多孔性を有す
るＳｉＯ2 膜２０７の上部に通常のＳｉＯ2 膜２１２
（カバー絶縁膜）が形成されているため、ＳｉＯ2 膜２
０７の内部に水分が侵入するのを防ぐことができる。更
に、ＳｉＯ2 膜２０７と２１２は有機絶縁膜に比べて耐
熱性が良い。
【００７９】（第７の実施の形態）第７の実施の形態
が、第１の実施の形態から第６の実施の形態と異なる点
は、多孔性を有するＳｉＯ2 膜を形成する代わりに、多
孔性を有するＢ含有のＳｉＯ 2 膜を形成する点である。
図１の（ａ）〜（ｄ）、及び、図２の（ａ）〜（ｄ）
は、第５の実施の形態を説明するための断面図である。
【００８０】まず、図１（ａ）に示すように、シリコン
基板１０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜１０２を形成する。そし
て、ＢＰＳＧ膜１０２上にアルミニウム膜を形成後、そ
れをパターニングしてアルミニウム配線層１０３を形成
する。このように形成されたシリコン基板１０１、ＢＰ
ＳＧ膜１０２、及び、アルミニウム配線層１０３によ
り、被形成体１０４が構成される。
【００８１】次ぎに、図１（ｂ）に示すように、被形成
体１０４の上にＳｉＯ2 膜１０５（下地絶縁膜）を形成
する。このＳｉＯ2 膜１０５は、プラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。このＳｉＯ2 膜１０５の膜厚は１０００Åである。
このＳｉＯ2 膜１０５により、Ｈ2 Ｏがアルミニウム配
線層１０３に拡散し、腐食するのを防ぐことができる。
【００８２】続いて、図１（ｃ）に示すように、ＳｉＯ
2 膜１０５（下地絶縁膜）の上に、炭素とホウ素、又
は、炭素とホウ素と水素とを含む膜（以下、Ｓｉ−Ｃ−
Ｂ（−Ｈ）膜と書く）１０６を形成する。このＳｉ−Ｃ
−Ｂ（−Ｈ）膜１０６は、反応ガスとしてＴＥＯＳとＢ
2 Ｈ6 とを用い、シリコン基板１０１を１００℃に保持
しながら、周波数が１３．５６ＭＨｚであるＲＦ電圧を
印加し、圧力が１Ｔｏｒｒの下で形成される。このとき
の反応ガスの流量は、ＴＥＯＳが３０ｓｃｃｍであり、
Ｂ2 Ｈ6 が２４ｓｃｃｍである。このＳｉ−Ｃ−Ｂ（−
Ｈ）膜１０６の膜厚は５０００Åである。
【００８３】次ぎに、図１（ｄ）に示すように、Ｓｉ−
Ｃ−Ｂ（−Ｈ）膜１０６に対しＯ（酸素）プラズマ処理
を行う。これにより、Ｓｉ−Ｃ−Ｂ（−Ｈ）膜１０６に
含まれるＣ及びＨが酸化され、膜外に放出される。Ｃ及
びＨが放出された部分には空隙ができるとともに、Ｓｉ
−Ｏ結合が形成される。これにより、Ｓｉ−Ｃ−Ｂ（−
Ｈ）膜１０６は、多孔性を有するＢ含有のＳｉＯ2 膜１
０７となる。
【００８４】続いて、図２（ａ）に示すように、多孔性
を有するＢ含有のＳｉＯ2 膜１０７に対してＨ（水素）
プラズマ処理を行う。これにより、空隙の表面のＳｉ−
Ｏ結合中のＳｉのダングリングボンドがＳｉ−Ｈ結合に
置き換えられ、耐吸湿性が良くなる。続いて、図２
（ｂ）に示すように、多孔性を有するＢ含有のＳｉＯ2
膜１０７の上に、ＳｉＯ2 膜１０８を形成する。このＳ
ｉＯ2 膜１０８は、反応ガスとしてＴＥＯＳと、Ｏ3 と
を含むＣＶＤ法（化学的気相成長法）により形成され
る。このとき、反応ガス中に含まれるＯ3 の濃度はＴＥ
ＯＳを酸化するのに十分な濃度であるため、ＳｉＯ2 膜
１０８は流動性を示し、かなりの平坦化を実現できる。
【００８５】次ぎに、図２（ｃ）に示すように、ＳｉＯ
2 膜１０８をＣＭＰ法により研磨し、表面を平坦化す
る。このとき、先に形成されたＳｉＯ2 膜１０５の一
部、及び、Ｂ含有のＳｉＯ2 膜１０７の一部が研磨によ
り除去される。ＣＭＰによる平坦化は、アルミニウム配
線層の凸部１０３ａ上に形成されたＳｉＯ2 膜１０５
が、完全に除去されてしまわない程度に行う。
【００８６】続いて、図２（ｄ）に示すように、平坦化
された表面上に、ＳｉＯ2 膜１０９（カバー絶縁膜）を
形成する。このＳｉＯ2 膜１０９は、プラズマＣＶＤ法
により形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用
いる。このＳｉＯ2 膜１０９の膜厚は１０００Åであ
る。以上のように形成されたＳｉＯ2 膜１０５（下地絶
縁膜）、１０９（カバー絶縁膜）、及び、Ｂ含有のＳｉ
Ｏ2 膜１０７により、被形成体１０４上に耐熱性、及
び、耐吸湿性の良い低誘電率の層間絶縁膜が形成された
ことになる。すなわち、Ｂ含有のＳｉＯ2 膜１０７が多
孔性を有しているため、その比誘電率は通常のＳｉＯ2
膜よりも小さくなる。また、多孔性を有するＢ含有のＳ
ｉＯ2 膜１０７の上部に通常のＳｉＯ2 膜１０９が形成
されているため、Ｂ含有のＳｉＯ2 膜１０７の内部に水
分が侵入するのを防ぐことができる。更に、ＳｉＯ2 膜
１０５、１０９、及び、Ｂ含有のＳｉＯ2 膜１０７は有
機絶縁膜に比べて耐熱性が良い。
【００８７】（第８の実施の形態）第８の実施の形態
は、第７の実施の形態をダマシンプロセスに適用したも
のである。図３の（ａ）〜（ｄ）、図４の（ａ）〜
（ｄ）、図５の（ａ）〜（ｄ）、及び、図６の（ａ）は
第８の実施の形態を説明するための断面図である。
【００８８】まず、図３（ａ）に示すように、シリコン
基板２０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜２０２を形成し、その上
にアルミニウム層を形成した後パターニングすることに
より、アルミニウム配線層２０３を形成する。これらが
被形成体２０４となる。図３（ｂ）に示すように、アル
ミニウム配線層２０３の上に膜厚が１０００ÅのＳｉＯ
2 膜２０５（下地絶縁膜）を形成する。このＳｉＯ2 膜
２０５はプラズマＣＶＤ法により形成され、反応ガスと
してＳｉＨ4 とＮ2 Ｏを用いる。
【００８９】続いて、図３（ｃ）に示すように、ＳｉＯ
2 膜２０５（下地絶縁膜）の上に、Ｓｉ−Ｃ−Ｂ（−
Ｈ）膜２０６を形成する。このＳｉ−Ｃ−Ｂ（−Ｈ）膜
２０６は、反応ガスとしてＴＥＯＳ（Ｔｅｔｒａ−Ｅｔ
ｈｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）とＢ2 Ｈ6 を用
い、シリコン基板１０１を１００℃に保持しながら、周
波数が１３．５６ＭＨｚであるＲＦ電圧を印加し、圧力
が１Ｔｏｒｒの下で形成される。このときの反応ガスの
流量は、ＴＥＯＳが３０ｓｃｃｍであり、Ｂ2 Ｈ 6 が２
４ｓｃｃｍである。このＳｉ−Ｃ−Ｂ（−Ｈ）膜１０６
の膜厚は５０００Åである。
【００９０】次ぎに、図３（ｄ）に示すように、Ｓｉ−
Ｃ−Ｂ（−Ｈ）膜２０６に対しＯ（酸素）プラズマ処理
を行う。これにより、Ｓｉ−Ｃ−Ｂ（−Ｈ）膜２０６に
含まれるＣ及びＨが酸化され、膜外に放出される。Ｃ及
びＨが放出された部分には空隙ができるとともに、Ｓｉ
−Ｏ結合が形成される。これにより、Ｓｉ−Ｃ−Ｂ（−
Ｈ）膜２０６は多孔性を有するＢ含有のＳｉＯ2 膜２０
７となる。
【００９１】続いて、図４（ａ）に示すように、多孔性
を有するＢ含有のＳｉＯ2 膜２０７に対してＨ（水素）
プラズマ処理を行う。これにより、空隙の表面のＳｉ−
Ｏ結合中のＳｉのダングリングボンドがＳｉ−Ｈ結合に
置き換えられ、耐吸湿性が良くなる。続いて、図４
（ｂ）に示すように、Ｂ含有ＳｉＯ2 膜２０７をパター
ニングにより開孔し、ダマシン溝２０８を形成する。こ
のダマシン溝２０８は、Ｂ含有のＳｉＯ2 膜２０７の下
部に形成されているＳｉＯ2 膜２０５まで通じている。
【００９２】次ぎに、図４（ｃ）に示すように、Ｂ含有
のＳｉＯ2 膜２０７の上部、及び、ダマシン溝２０８の
側部と下部にＳｉＯ2 膜２０９（第１の絶縁膜）を形成
する。このＳｉＯ2 膜２０９は、プラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。ダマシン溝２０８の側部に形成されるＳｉＯ2 膜２
０９により、後でダマシン溝２０８の内部に埋め込まれ
るＣｕが、多孔性を有するＢ含有のＳｉＯ2 膜２０７の
内部に拡散するのを防ぐことができる。
【００９３】次ぎに、図４（ｄ）に示すように、ＳｉＯ
2 膜２０９（第１の絶縁膜）、及び、ダマシン溝２０８
の下部に形成されているＳｉＯ2 膜２０５（下地絶縁
膜）を異方的にエッチングする。これにより、ＳｉＯ2
膜２０９は、ダマシン溝２０８の側部に形成されたもの
を残して除去されることになる。また、ダマシン溝２０
８の下部に形成されているＳｉＯ2 膜２０５が除去され
るため、ダマシン溝２０８の下部に、アルミニウム配線
層２０３に通じるコンタクトホールが形成される。
【００９４】続いて、図５（ａ）に示すように、ダマシ
ン溝２０８の内部、及び、Ｂ含有のＳｉＯ2 膜２０７の
上部にＣｕメッキ膜２１０を形成する。ダマシン溝２０
８の内部に形成されるＣｕメッキ膜２１０は、Ｃｕ配線
として用いられるものである。次ぎに、図５（ｂ）に示
すように、Ｂ含有のＳｉＯ2 膜２０７の上部に形成され
たＣｕメッキ膜２１０を、ＣＭＰ法により研磨し、除去
する。これにより、ダマシン溝２０８の内部にのみＣｕ
メッキ膜が残ることになる。
【００９５】続いて、図５（ｃ）に示すように、ダマシ
ン溝２０８上部にバリヤメタル用のＴｉＮ膜２１１を形
成する。これにより、ダマシン溝２０８の内部のＣｕ
が、後でダマシン溝２０８の上部に形成されるＳｉＯ2
膜の膜中に拡散するのを防ぐことができる。次ぎに、図
５（ｄ）に示すように、パターニングにより、ダマシン
溝２０８の上部に形成されたＴｉＮ膜２１１ａを残し
て、他の部分に形成されたＴｉＮ膜２１１をエッチング
して除去する。
【００９６】続いて、図６（ａ）に示すように、Ｂ含有
のＳｉＯ2 膜２０７及びＴｉＮ膜２１１ａの上部に、Ｓ
ｉＯ2 膜２１２（カバー絶縁膜）を形成する。このＳｉ
Ｏ2膜２１２はプラズマＣＶＤ法により形成され、反応
ガスとしてＳｉＨ4 とＮ2 Ｏを用いる。以上により、被
形成体２０４の上に耐熱性、及び、耐吸湿性の良い低誘
電率の層間絶縁膜が形成されたことになる。すなわち、
Ｂ含有のＳｉＯ2 膜２０７が多孔性を有しているため、
その比誘電率は通常のＳｉＯ2 膜よりも小さくなる。ま
た、多孔性を有するＢ含有のＳｉＯ2 膜２０７の上部に
通常のＳｉＯ2 膜２１２（カバー絶縁膜）が形成されて
いるため、Ｂ含有のＳｉＯ2 膜２０７の内部に水分が侵
入するのを防ぐことができる。更に、Ｂ含有のＳｉＯ2
膜２０７とＳｉＯ 2 膜２１２は、有機絶縁膜に比べて耐
熱性が良い。
【００９７】（第９の実施の形態）第９の実施の形態
は、多孔性を有するＢ含有のＳｉＯ2 膜を形成するため
に、炭素とホウ素と酸素、又は、炭素とホウ素と酸素及
び水素を含む膜（以下、Ｓｉ−Ｃ−Ｂ−Ｏ（−Ｈ）膜と
書く）を形成する。図１の（ａ）〜（ｄ）、及び、図２
の（ａ）〜（ｄ）は、第９の実施の形態を説明するため
の断面図である。
【００９８】まず、図１（ａ）に示すように、シリコン
基板１０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜１０２を形成する。そし
て、ＢＰＳＧ膜１０２上にアルミニウム膜を形成後、そ
れをパターニングしてアルミニウム配線層１０３を形成
する。このように形成されたシリコン基板１０１、ＢＰ
ＳＧ膜１０２、及び、アルミニウム配線層１０３によ
り、被形成体１０４が構成される。
【００９９】次ぎに、図１（ｂ）に示すように、被形成
体１０４の上にＳｉＯ2 膜１０５（下地絶縁膜）を形成
する。このＳｉＯ2 膜１０５は、プラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。このＳｉＯ2 膜１０５の膜厚は１０００Åである。
このＳｉＯ2 膜１０５により、Ｈ2 Ｏがアルミニウム配
線層１０３に拡散し、腐食するのを防ぐことができる。
【０１００】続いて、図１（ｃ）に示すように、ＳｉＯ
2 膜１０５（下地絶縁膜）の上に、Ｓｉ−Ｃ−Ｂ−Ｏ
（−Ｈ）膜１０６を形成する。このＳｉ−Ｃ−Ｂ−Ｏ
（−Ｈ）膜１０６は、ＴＥＯＳと、Ｂ2 Ｈ6 と、Ｏ2 と
をプラズマ重合させることにより形成される。このとき
の反応ガスの流量は、ＴＥＯＳが３０ｓｃｃｍ、Ｂ2 Ｈ
6が２４ｓｃｃｍ、Ｏ2 が２６０ｓｃｃｍである。この
Ｓｉ−Ｃ−Ｂ−Ｏ（−Ｈ）膜１０６の膜厚は５０００Å
である。
【０１０１】次ぎに、図１（ｄ）に示すように、Ｓｉ−
Ｃ−Ｂ−Ｏ（−Ｈ）膜１０６に対しＯ（酸素）プラズマ
処理を行う。これにより、Ｓｉ−Ｃ−Ｂ−Ｏ（−Ｈ）膜
１０６に含まれるＣ及びＨが酸化され、膜外に放出され
る。Ｃ及びＨが放出された部分には空隙ができるととも
に、Ｓｉ−Ｏ結合が形成される。これにより、Ｓｉ−Ｃ
−Ｂ−Ｏ（−Ｈ）膜１０６は多孔性を有するＢ含有のＳ
ｉＯ2 膜１０７となる。
【０１０２】続いて、図２（ａ）に示すように、多孔性
を有するＢ含有のＳｉＯ2 膜１０７に対してＨ（水素）
プラズマ処理を行う。これにより、空隙の表面のＳｉ−
Ｏ結合中のＳｉのダングリングボンドがＳｉ−Ｈ結合に
置き換えられ、耐吸湿性が良くなる。続いて、図２
（ｂ）に示すように、多孔性を有するＢ含有のＳｉＯ2
膜１０７の上に、ＳｉＯ2 膜１０８を形成する。このＳ
ｉＯ2 膜１０８は、反応ガスとしてＴＥＯＳと、Ｏ3 と
を含むＣＶＤ法（化学的気相成長法）により形成され
る。このとき、反応ガス中に含まれるＯ3 の濃度はＴＥ
ＯＳを酸化するのに十分な濃度であるため、ＳｉＯ2 膜
１０８は流動性を示し、かなりの平坦化を実現できる。
【０１０３】次ぎに、図２（ｃ）に示すように、ＳｉＯ
2 膜１０８をＣＭＰ法により研磨し、表面を平坦化す
る。このとき、先に形成されたＳｉＯ2 膜１０５の一
部、及び、Ｂ含有のＳｉＯ2 膜１０７の一部が研磨によ
り除去される。ＣＭＰによる平坦化は、アルミニウム配
線層の凸部１０３ａ上に形成されたＳｉＯ2 膜１０５
が、完全に除去されてしまわない程度に行う。
【０１０４】続いて、図２（ｄ）に示すように、平坦化
された表面上に、ＳｉＯ2 膜１０９（カバー絶縁膜）を
形成する。このＳｉＯ2 膜１０９は、プラズマＣＶＤ法
により形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用
いる。このＳｉＯ2 膜１０９の膜厚は１０００Åであ
る。以上のように形成されたＳｉＯ2 膜１０５（下地絶
縁膜）、１０９（カバー絶縁膜）、及びＢ含有のＳｉＯ
2 膜１０７により、被形成体１０４上に耐熱性、及び、
耐吸湿性の良い低誘電率の層間絶縁膜が形成されたこと
になる。すなわち、Ｂ含有のＳｉＯ2 膜１０７が多孔性
を有しているため、その比誘電率は通常のＳｉＯ2 膜よ
りも小さくなる。また、多孔性を有するＢ含有のＳｉＯ
2 膜１０７の上部に通常のＳｉＯ2 膜１０９が形成され
ているため、Ｂ含有のＳｉＯ2 膜１０７の内部に水分が
侵入するのを防ぐことができる。更に、ＳｉＯ2 膜１０
５、１０９、及び、Ｂ含有のＳｉＯ2 膜１０７は有機絶
縁膜に比べて耐熱性が良い。
【０１０５】（第１０の実施の形態）第１０の実施の形
態は、第９の実施の形態をダマシンプロセスに適用した
ものである。図３の（ａ）〜（ｄ）、図４の（ａ）〜
（ｄ）、図５の（ａ）〜（ｄ）、及び、図６の（ａ）は
第９の実施の形態を説明するための断面図である。
【０１０６】まず、図３（ａ）に示すように、シリコン
基板２０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜２０２を形成し、その上
にアルミニウム層を形成した後パターニングすることに
より、アルミニウム配線層２０３を形成する。これらが
被形成体２０４となる。図３（ｂ）に示すように、アル
ミニウム配線層２０３の上に膜厚が１０００ÅのＳｉＯ
2 膜２０５（下地絶縁膜）を形成する。このＳｉＯ2 膜
２０５はプラズマＣＶＤ法により形成され、反応ガスと
してＳｉＨ4 とＮ2 Ｏを用いる。
【０１０７】続いて、図３（ｃ）に示すように、ＳｉＯ
2 膜２０５（下地絶縁膜）の上に、Ｓｉ−Ｃ−Ｂ−Ｏ
（−Ｈ）膜２０６を形成する。このＳｉ−Ｃ−Ｂ−Ｏ
（−Ｈ）膜２０６は、反応ガスとしてＴＥＯＳ（Ｔｅｔ
ｒａ−Ｅｔｈｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）と、
Ｂ2 Ｈ6 と、Ｏ2 とを用い、それらをプラズマ重合する
ことにより形成される。このときの反応ガスの流量は、
ＴＥＯＳが３０ｓｃｃｍ、Ｂ2 Ｈ6 が２４ｓｃｃｍ、Ｏ
2 が２６０ｓｃｃｍである。このＳｉ−Ｃ−Ｂ−Ｏ（−
Ｈ）膜１０６の膜厚は５０００Åである。
【０１０８】次ぎに、図３（ｄ）に示すように、Ｓｉ−
Ｃ−Ｂ−Ｏ（−Ｈ）膜２０６に対しＯ（酸素）プラズマ
処理を行う。これにより、Ｓｉ−Ｃ−Ｂ−Ｏ（−Ｈ）膜
２０６に含まれるＣ及びＨが酸化され、膜外に放出され
る。Ｃ及びＨが放出された部分には空隙ができるととも
に、Ｓｉ−Ｏ結合が形成される。これにより、Ｓｉ−Ｃ
−Ｂ−Ｏ（−Ｈ）膜２０６は多孔性を有するＢ含有のＳ
ｉＯ2 膜２０７となる。
【０１０９】続いて、図４（ａ）に示すように、多孔性
を有するＢ含有のＳｉＯ2 膜２０７に対してＨ（水素）
プラズマ処理を行う。これにより、空隙の表面のＳｉ−
Ｏ結合中のＳｉのダングリングボンドがＳｉ−Ｈ結合に
置き換えられ、耐吸湿性が良くなる。続いて、図４
（ｂ）に示すように、Ｂ含有ＳｉＯ2 膜２０７をパター
ニングにより開孔し、ダマシン溝２０８を形成する。こ
のダマシン溝２０８は、Ｂ含有のＳｉＯ2 膜２０７の下
部に形成されているＳｉＯ2 膜２０５まで通じている。
【０１１０】次ぎに、図４（ｃ）に示すように、Ｂ含有
のＳｉＯ2 膜２０７の上部、及び、ダマシン溝２０８の
側部と下部にＳｉＯ2 膜２０９（第１の絶縁膜）を形成
する。このＳｉＯ2 膜２０９は、プラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。ダマシン溝２０８の側部に形成されるＳｉＯ2 膜２
０９により、後でダマシン溝２０８の内部に埋め込まれ
るＣｕが、多孔性を有するＢ含有のＳｉＯ2 膜２０７の
内部に拡散するのを防ぐことができる。
【０１１１】次ぎに、図４（ｄ）に示すように、ＳｉＯ
2 膜２０９（第１の絶縁膜）、及び、ダマシン溝２０８
の下部に形成されているＳｉＯ2 膜２０５（下地絶縁
膜）を異方的にエッチングする。これにより、ＳｉＯ2
膜２０９は、ダマシン溝２０８の側部に形成されたもの
を残して除去されることになる。また、ダマシン溝２０
８の下部に形成されているＳｉＯ2 膜２０５が除去され
るため、ダマシン溝２０８の下部に、アルミニウム配線
層２０３に通じるコンタクトホールが形成される。
【０１１２】続いて、図５（ａ）に示すように、ダマシ
ン溝２０８の内部、及び、Ｂ含有のＳｉＯ2 膜２０７の
上部にＣｕメッキ膜２１０を形成する。ダマシン溝２０
８の内部に形成されるＣｕメッキ膜２１０は、Ｃｕ配線
として用いられるものである。次ぎに、図５（ｂ）に示
すように、Ｂ含有のＳｉＯ2 膜２０７の上部に形成され
たＣｕメッキ膜２１０を、ＣＭＰ法により研磨し、除去
する。これにより、ダマシン溝２０８の内部にのみＣｕ
メッキ膜が残ることになる。
【０１１３】続いて、図５（ｃ）に示すように、ダマシ
ン溝２０８上部にバリヤメタル用のＴｉＮ膜２１１を形
成する。これにより、ダマシン溝２０８の内部のＣｕ
が、後でダマシン溝２０８の上部に形成されるＳｉＯ2
膜の膜中に拡散するのを防ぐことができる。次ぎに、図
５（ｄ）に示すように、パターニングにより、ダマシン
溝２０８の上部に形成されたＴｉＮ膜２１１ａを残し
て、他の部分に形成されたＴｉＮ膜２１１をエッチング
して除去する。
【０１１４】続いて、図６（ａ）に示すように、Ｂ含有
のＳｉＯ2 膜２０７及びＴｉＮ膜２１１ａの上部に、Ｓ
ｉＯ2 膜２１２（カバー絶縁膜）を形成する。このＳｉ
Ｏ2膜２１２はプラズマＣＶＤ法により形成され、反応
ガスとしてＳｉＨ4 とＮ2 Ｏを用いる。以上により、被
形成体２０４の上に耐熱性、及び、耐吸湿性の良い低誘
電率の層間絶縁膜が形成されたことになる。すなわち、
Ｂ含有のＳｉＯ2 膜２０７が多孔性を有しているため、
その比誘電率は通常のＳｉＯ2 膜よりも小さくなる。ま
た、多孔性を有するＢ含有のＳｉＯ2 膜２０７の上部に
通常のＳｉＯ2 膜２１２（カバー絶縁膜）が形成されて
いるため、Ｂ含有のＳｉＯ2 膜２０７の内部に水分が侵
入するのを防ぐことができる。更に、Ｂ含有のＳｉＯ2
膜２０７とＳｉＯ 2 膜２１２は、有機絶縁膜に比べて耐
熱性が良い。
【０１１５】（第１１の実施の形態）第１１の実施の形
態が、第１の実施の形態から第１０の実施の形態と異な
る点は、多孔性を有するＳｉＯ2 膜、又は、多孔性を有
するＢ含有のＳｉＯ2 膜を形成する代わりに、多孔性を
有するＦ含有のＳｉＯ2 膜を形成する点である。図１の
（ａ）〜（ｄ）、及び、図２の（ａ）〜（ｄ）は、第１
１の実施の形態を説明するための断面図である。
【０１１６】まず、図１（ａ）に示すように、シリコン
基板１０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜１０２を形成する。そし
て、ＢＰＳＧ膜１０２上にアルミニウム膜を形成後、そ
れをパターニングしてアルミニウム配線層１０３を形成
する。このように形成されたシリコン基板１０１、ＢＰ
ＳＧ膜１０２、及び、アルミニウム配線層１０３によ
り、被形成体１０４が構成される。
【０１１７】次ぎに、図１（ｂ）に示すように、被形成
体１０４の上にＳｉＯ2 膜１０５（下地絶縁膜）を形成
する。このＳｉＯ2 膜１０５は、プラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。このＳｉＯ2 膜１０５の膜厚は１０００Åである。
このＳｉＯ2 膜１０５により、Ｈ2 Ｏがアルミニウム配
線層１０３に拡散し、腐食するのを防ぐことができる。
【０１１８】続いて、図１（ｃ）に示すように、ＳｉＯ
2 膜１０５（下地絶縁膜）の上に、炭素とフッ素、又
は、炭素とフッ素と水素とを含む膜（以下、Ｓｉ−Ｃ−
Ｆ（−Ｈ）膜と書く）１０６を形成する。このＳｉ−Ｃ
−Ｆ（−Ｈ）膜１０６は、反応ガスとしてＴＥＯＳとＣ
2 Ｆ6 とを用い、シリコン基板１０１を１００℃に保持
しながら、周波数が１３．５６ＭＨｚであるＲＦ電圧を
印加し、圧力が１Ｔｏｒｒの下で形成される。このとき
の反応ガスの流量は、ＴＥＯＳが３０ｓｃｃｍであり、
Ｃ2 Ｆ6 が５ｓｃｃｍである。このＳｉ−Ｃ−Ｆ（−
Ｈ）膜１０６の膜厚は５０００Åである。
【０１１９】次ぎに、図１（ｄ）に示すように、Ｓｉ−
Ｃ−Ｆ（−Ｈ）膜１０６に対しＯ（酸素）プラズマ処理
を行う。これにより、Ｓｉ−Ｃ−Ｆ（−Ｈ）膜１０６に
含まれるＣ及びＨが酸化され、膜外に放出される。Ｃ及
びＨが放出された部分には空隙ができるとともに、Ｓｉ
−Ｏ結合が形成される。これにより、Ｓｉ−Ｃ−Ｆ（−
Ｈ）膜１０６は、多孔性を有するＦ含有のＳｉＯ2 膜１
０７となる。
【０１２０】続いて、図２（ａ）に示すように、多孔性
を有するＦ含有のＳｉＯ2 膜１０７に対してＨ（水素）
プラズマ処理を行う。これにより、空隙の表面のＳｉ−
Ｏ結合中のＳｉのダングリングボンドがＳｉ−Ｈ結合に
置き換えられ、耐吸湿性が良くなる。続いて、図２
（ｂ）に示すように、多孔性を有するＦ含有のＳｉＯ2
膜１０７の上に、ＳｉＯ2 膜１０８を形成する。このＳ
ｉＯ2 膜１０８は、反応ガスとしてＴＥＯＳと、Ｏ3 と
を含むＣＶＤ法（化学的気相成長法）により形成され
る。このとき、反応ガス中に含まれるＯ3 の濃度はＴＥ
ＯＳを酸化するのに十分な濃度であるため、ＳｉＯ2 膜
１０８は流動性を示し、かなりの平坦化を実現できる。
【０１２１】次ぎに、図２（ｃ）に示すように、ＳｉＯ
2 膜１０８をＣＭＰ法により研磨し、表面を平坦化す
る。このとき、先に形成されたＳｉＯ2 膜１０５の一
部、及び、Ｆ含有のＳｉＯ2 膜１０７の一部が研磨によ
り除去される。ＣＭＰによる平坦化は、アルミニウム配
線層の凸部１０３ａ上に形成されたＳｉＯ2 膜１０５
が、完全に除去されてしまわない程度に行う。
【０１２２】続いて、図２（ｄ）に示すように、平坦化
された表面上に、ＳｉＯ2 膜１０９（カバー絶縁膜）を
形成する。このＳｉＯ2 膜１０９は、プラズマＣＶＤ法
により形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用
いる。このＳｉＯ2 膜１０９の膜厚は１０００Åであ
る。以上のように形成されたＳｉＯ2 膜１０５（下地絶
縁膜）、１０９（カバー絶縁膜）、及び、Ｆ含有のＳｉ
Ｏ2 膜１０７により、被形成体１０４上に耐熱性、及
び、耐吸湿性の良い低誘電率の層間絶縁膜が形成された
ことになる。すなわち、Ｆ含有のＳｉＯ2 膜１０７が多
孔性を有しているため、その比誘電率は通常のＳｉＯ2
膜よりも小さくなる。また、多孔性を有するＦ含有のＳ
ｉＯ2 膜１０７の上部に通常のＳｉＯ2 膜１０９が形成
されているため、Ｆ含有のＳｉＯ2 膜１０７の内部に水
分が侵入するのを防ぐことができる。更に、ＳｉＯ2 膜
１０５、１０９、及び、Ｆ含有のＳｉＯ2 膜１０７は有
機絶縁膜に比べて耐熱性が良い。
【０１２３】（第１２の実施の形態）第１２の実施の形
態は、第１１の実施の形態をダマシンプロセスに適用し
たものである。図３の（ａ）〜（ｄ）、図４の（ａ）〜
（ｄ）、図５の（ａ）〜（ｄ）、及び、図６の（ａ）は
第１０の実施の形態を説明するための断面図である。
【０１２４】まず、図３（ａ）に示すように、シリコン
基板２０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜２０２を形成し、その上
にアルミニウム層を形成した後パターニングすることに
より、アルミニウム配線層２０３を形成する。これらが
被形成体２０４となる。図３（ｂ）に示すように、アル
ミニウム配線層２０３の上に膜厚が１０００ÅのＳｉＯ
2 膜２０５（下地絶縁膜）を形成する。このＳｉＯ2 膜
２０５はプラズマＣＶＤ法により形成され、反応ガスと
してＳｉＨ4 とＮ2 Ｏを用いる。
【０１２５】続いて、図３（ｃ）に示すように、ＳｉＯ
2 膜２０５（下地絶縁膜）の上に、Ｓｉ−Ｃ−Ｆ（−
Ｈ）膜２０６を形成する。このＳｉ−Ｃ−Ｆ（−Ｈ）膜
２０６は、反応ガスとしてＴＥＯＳ（Ｔｅｔｒａ−Ｅｔ
ｈｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）とＣ2 Ｆ6 を用
い、シリコン基板１０１を１００℃に保持しながら、周
波数が１３．５６ＭＨｚであるＲＦ電圧を印加し、圧力
が１Ｔｏｒｒの下で形成される。このときの反応ガスの
流量は、ＴＥＯＳが３０ｓｃｃｍであり、Ｃ2 Ｆ 6 が５
ｓｃｃｍである。このＳｉ−Ｃ−Ｆ（−Ｈ）膜１０６の
膜厚は５０００Åである。
【０１２６】次ぎに、図３（ｄ）に示すように、Ｓｉ−
Ｃ−Ｆ（−Ｈ）膜２０６に対しＯ（酸素）プラズマ処理
を行う。これにより、Ｓｉ−Ｃ−Ｆ（−Ｈ）膜２０６に
含まれるＣ及びＨが酸化され、膜外に放出される。Ｃ及
びＨが放出された部分には空隙ができるとともに、Ｓｉ
−Ｏ結合が形成される。これにより、Ｓｉ−Ｃ−Ｆ（−
Ｈ）膜２０６は多孔性を有するＦ含有のＳｉＯ2 膜２０
７となる。
【０１２７】続いて、図４（ａ）に示すように、多孔性
を有するＦ含有のＳｉＯ2 膜２０７に対してＨ（水素）
プラズマ処理を行う。これにより、空隙の表面のＳｉ−
Ｏ結合中のＳｉのダングリングボンドがＳｉ−Ｈ結合に
置き換えられ、耐吸湿性が良くなる。続いて、図４
（ｂ）に示すように、Ｆ含有ＳｉＯ2 膜２０７をパター
ニングにより開孔し、ダマシン溝２０８を形成する。こ
のダマシン溝２０８は、Ｆ含有のＳｉＯ2 膜２０７の下
部に形成されているＳｉＯ2 膜２０５まで通じている。
【０１２８】次ぎに、図４（ｃ）に示すように、Ｆ含有
のＳｉＯ2 膜２０７の上部、及び、ダマシン溝２０８の
側部と下部にＳｉＯ2 膜２０９（第１の絶縁膜）を形成
する。このＳｉＯ2 膜２０９は、プラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。ダマシン溝２０８の側部に形成されるＳｉＯ2 膜２
０９により、後でダマシン溝２０８の内部に埋め込まれ
るＣｕが、多孔性を有するＢ含有のＳｉＯ2 膜２０７の
内部に拡散するのを防ぐことができる。
【０１２９】次ぎに、図４（ｄ）に示すように、ＳｉＯ
2 膜２０９（第１の絶縁膜）、及び、ダマシン溝２０８
の下部に形成されているＳｉＯ2 膜２０５（下地絶縁
膜）を異方的にエッチングする。これにより、ＳｉＯ2
膜２０９は、ダマシン溝２０８の側部に形成されたもの
を残して除去されることになる。また、ダマシン溝２０
８の下部に形成されているＳｉＯ2 膜２０５が除去され
るため、ダマシン溝２０８の下部に、アルミニウム配線
層２０３に通じるコンタクトホールが形成される。
【０１３０】続いて、図５（ａ）に示すように、ダマシ
ン溝２０８の内部、及び、Ｆ含有のＳｉＯ2 膜２０７の
上部にＣｕメッキ膜２１０を形成する。ダマシン溝２０
８の内部に形成されるＣｕメッキ膜２１０は、Ｃｕ配線
として用いられるものである。次ぎに、図５（ｂ）に示
すように、Ｆ含有のＳｉＯ2 膜２０７の上部に形成され
たＣｕメッキ膜２１０を、ＣＭＰ法により研磨し、除去
する。これにより、ダマシン溝２０８の内部にのみＣｕ
メッキ膜が残ることになる。
【０１３１】続いて、図５（ｃ）に示すように、ダマシ
ン溝２０８上部にバリヤメタル用のＴｉＮ膜２１１を形
成する。これにより、ダマシン溝２０８の内部のＣｕ
が、後でダマシン溝２０８の上部に形成されるＳｉＯ2
膜の膜中に拡散するのを防ぐことができる。次ぎに、図
５（ｄ）に示すように、パターニングにより、ダマシン
溝２０８の上部に形成されたＴｉＮ膜２１１ａを残し
て、他の部分に形成されたＴｉＮ膜２１１をエッチング
して除去する。
【０１３２】続いて、図６（ａ）に示すように、Ｆ含有
のＳｉＯ2 膜２０７及びＴｉＮ膜２１１ａの上部に、Ｓ
ｉＯ2 膜２１２（カバー絶縁膜）を形成する。このＳｉ
Ｏ2膜２１２はプラズマＣＶＤ法により形成され、反応
ガスとしてＳｉＨ4 とＮ2 Ｏを用いる。以上により、被
形成体２０４の上に耐熱性、及び、耐吸湿性の良い低誘
電率の層間絶縁膜が形成されたことになる。すなわち、
Ｆ含有のＳｉＯ2 膜２０７が多孔性を有しているため、
その比誘電率は通常のＳｉＯ2 膜よりも小さくなる。ま
た、多孔性を有するＦ含有のＳｉＯ2 膜２０７の上部に
通常のＳｉＯ2 膜２１２（カバー絶縁膜）が形成されて
いるため、Ｆ含有のＳｉＯ2 膜２０７の内部に水分が侵
入するのを防ぐことができる。更に、Ｆ含有のＳｉＯ2
膜２０７とＳｉＯ 2 膜２１２は、有機絶縁膜に比べて耐
熱性が良い。
【０１３３】（第１３の実施の形態）第１３の実施の形
態は、多孔性を有するＦ含有のＳｉＯ2 膜を形成するた
めに、炭素とフッ素と酸素、又は、炭素とフッ素と酸素
及び水素を含む膜（以下、Ｓｉ−Ｃ−Ｆ−Ｏ（−Ｈ）膜
と書く）を形成する。図１の（ａ）〜（ｄ）、及び、図
２の（ａ）〜（ｄ）は、第１３の実施の形態を説明する
ための断面図である。
【０１３４】まず、図１（ａ）に示すように、シリコン
基板１０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜１０２を形成する。そし
て、ＢＰＳＧ膜１０２上にアルミニウム膜を形成後、そ
れをパターニングしてアルミニウム配線層１０３を形成
する。このように形成されたシリコン基板１０１、ＢＰ
ＳＧ膜１０２、及び、アルミニウム配線層１０３によ
り、被形成体１０４が構成される。
【０１３５】次ぎに、図１（ｂ）に示すように、被形成
体１０４の上にＳｉＯ2 膜１０５（下地絶縁膜）を形成
する。このＳｉＯ2 膜１０５は、プラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。このＳｉＯ2 膜１０５の膜厚は１０００Åである。
このＳｉＯ2 膜１０５により、Ｈ2 Ｏがアルミニウム配
線層１０３に拡散し、腐食するのを防ぐことができる。
【０１３６】続いて、図１（ｃ）に示すように、ＳｉＯ
2 膜１０５（下地絶縁膜）の上に、Ｓｉ−Ｃ−Ｆ−Ｏ
（−Ｈ）膜１０６を形成する。このＳｉ−Ｃ−Ｆ−Ｏ
（−Ｈ）膜１０６は、ＴＥＯＳと、Ｃ2 Ｆ6 と、Ｏ2 と
をプラズマ重合させることにより形成される。このとき
の反応ガスの流量は、ＴＥＯＳが３０ｓｃｃｍ、Ｃ2 Ｆ
6が５ｓｃｃｍ、Ｏ2 が２６０ｓｃｃｍである。このＳ
ｉ−Ｃ−Ｆ−Ｏ（−Ｈ）膜１０６の膜厚は５０００Åで
ある。
【０１３７】次ぎに、図１（ｄ）に示すように、Ｓｉ−
Ｃ−Ｆ−Ｏ（−Ｈ）膜１０６に対しＯ（酸素）プラズマ
処理を行う。これにより、Ｓｉ−Ｃ−Ｆ−Ｏ（−Ｈ）膜
１０６に含まれるＣ及びＨが酸化され、膜外に放出され
る。Ｃ及びＨが放出された部分には空隙ができるととも
に、Ｓｉ−Ｏ結合が形成される。これにより、Ｓｉ−Ｃ
−Ｆ−Ｏ（−Ｈ）膜１０６は多孔性を有するＦ含有のＳ
ｉＯ2 膜１０７となる。
【０１３８】続いて、図２（ａ）に示すように、多孔性
を有するＦ含有のＳｉＯ2 膜１０７に対してＨ（水素）
プラズマ処理を行う。これにより、空隙の表面のＳｉ−
Ｏ結合中のＳｉのダングリングボンドがＳｉ−Ｈ結合に
置き換えられ、耐吸湿性が良くなる。続いて、図２
（ｂ）に示すように、多孔性を有するＦ含有のＳｉＯ2
膜１０７の上に、ＳｉＯ2 膜１０８を形成する。このＳ
ｉＯ2 膜１０８は、反応ガスとしてＴＥＯＳと、Ｏ3 と
を含むＣＶＤ法（化学的気相成長法）により形成され
る。このとき、反応ガス中に含まれるＯ3 の濃度はＴＥ
ＯＳを酸化するのに十分な濃度であるため、ＳｉＯ2 膜
１０８は流動性を示し、かなりの平坦化を実現できる。
【０１３９】次ぎに、図２（ｃ）に示すように、ＳｉＯ
2 膜１０８をＣＭＰ法により研磨し、表面を平坦化す
る。このとき、先に形成されたＳｉＯ2 膜１０５の一
部、及び、Ｆ含有のＳｉＯ2 膜１０７の一部が研磨によ
り除去される。ＣＭＰによる平坦化は、アルミニウム配
線層の凸部１０３ａ上に形成されたＳｉＯ2 膜１０５
が、完全に除去されてしまわない程度に行う。
【０１４０】続いて、図２（ｄ）に示すように、平坦化
された表面上に、ＳｉＯ2 膜１０９（カバー絶縁膜）を
形成する。このＳｉＯ2 膜１０９は、プラズマＣＶＤ法
により形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用
いる。このＳｉＯ2 膜１０９の膜厚は１０００Åであ
る。以上のように形成されたＳｉＯ2 膜１０５（下地絶
縁膜）、１０９（カバー絶縁膜）、及びＦ含有のＳｉＯ
2 膜１０７により、被形成体１０４上に耐熱性、及び、
耐吸湿性の良い低誘電率の層間絶縁膜が形成されたこと
になる。すなわち、Ｆ含有のＳｉＯ2 膜１０７が多孔性
を有しているため、その比誘電率は通常のＳｉＯ2 膜よ
りも小さくなる。また、多孔性を有するＦ含有のＳｉＯ
2 膜１０７の上部に通常のＳｉＯ2 膜１０９が形成され
ているため、Ｆ含有のＳｉＯ2 膜１０７の内部に水分が
侵入するのを防ぐことができる。更に、ＳｉＯ2 膜１０
５、１０９、及び、Ｆ含有のＳｉＯ2 膜１０７は有機絶
縁膜に比べて耐熱性が良い。
【０１４１】（第１４の実施の形態）第１４の実施の形
態は、第１３の実施の形態をダマシンプロセスに適用し
たものである。図３の（ａ）〜（ｄ）、図４の（ａ）〜
（ｄ）、図５の（ａ）〜（ｄ）、及び、図６の（ａ）は
第１４の実施の形態を説明するための断面図である。
【０１４２】まず、図３（ａ）に示すように、シリコン
基板２０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜２０２を形成し、その上
にアルミニウム層を形成した後パターニングすることに
より、アルミニウム配線層２０３を形成する。これらが
被形成体２０４となる。図３（ｂ）に示すように、アル
ミニウム配線層２０３の上に膜厚が１０００ÅのＳｉＯ
2 膜２０５（下地絶縁膜）を形成する。このＳｉＯ2 膜
２０５はプラズマＣＶＤ法により形成され、反応ガスと
してＳｉＨ4 とＮ2 Ｏを用いる。
【０１４３】続いて、図３（ｃ）に示すように、ＳｉＯ
2 膜２０５（下地絶縁膜）の上に、Ｓｉ−Ｃ−Ｆ−Ｏ
（−Ｈ）膜２０６を形成する。このＳｉ−Ｃ−Ｆ−Ｏ
（−Ｈ）膜２０６は、反応ガスとしてＴＥＯＳ（Ｔｅｔ
ｒａ−Ｅｔｈｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）と、
Ｃ2 Ｆ6 と、Ｏ2 とを用い、それらをプラズマ重合する
ことにより形成される。このときの反応ガスの流量は、
ＴＥＯＳが３０ｓｃｃｍ、Ｃ2 Ｆ6 が５ｓｃｃｍ、Ｏ2
が２６０ｓｃｃｍである。このＳｉ−Ｃ−Ｆ−Ｏ（−
Ｈ）膜１０６の膜厚は５０００Åである。
【０１４４】次ぎに、図３（ｄ）に示すように、Ｓｉ−
Ｃ−Ｆ−Ｏ（−Ｈ）膜２０６に対しＯ（酸素）プラズマ
処理を行う。これにより、Ｓｉ−Ｃ−Ｆ−Ｏ（−Ｈ）膜
２０６に含まれるＣ及びＨが酸化され、膜外に放出され
る。Ｃ及びＨが放出された部分には空隙ができるととも
に、Ｓｉ−Ｏ結合が形成される。これにより、Ｓｉ−Ｃ
−Ｆ−Ｏ（−Ｈ）膜２０６は多孔性を有するＦ含有のＳ
ｉＯ2 膜２０７となる。
【０１４５】続いて、図４（ａ）に示すように、多孔性
を有するＦ含有のＳｉＯ2 膜２０７に対してＨ（水素）
プラズマ処理を行う。これにより、空隙の表面のＳｉ−
Ｏ結合中のＳｉのダングリングボンドがＳｉ−Ｈ結合に
置き換えられ、耐吸湿性が良くなる。続いて、図４
（ｂ）に示すように、Ｂ含有ＳｉＯ2 膜２０７をパター
ニングにより開孔し、ダマシン溝２０８を形成する。こ
のダマシン溝２０８は、Ｆ含有のＳｉＯ2 膜２０７の下
部に形成されているＳｉＯ2 膜２０５まで通じている。
【０１４６】次ぎに、図４（ｃ）に示すように、Ｆ含有
のＳｉＯ2 膜２０７の上部、及び、ダマシン溝２０８の
側部と下部にＳｉＯ2 膜２０９（第１の絶縁膜）を形成
する。このＳｉＯ2 膜２０９は、プラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。ダマシン溝２０８の側部に形成されるＳｉＯ2 膜２
０９により、後でダマシン溝２０８の内部に埋め込まれ
るＣｕが、多孔性を有するＢ含有のＳｉＯ2 膜２０７の
内部に拡散するのを防ぐことができる。
【０１４７】次ぎに、図４（ｄ）に示すように、ＳｉＯ
2 膜２０９、及び、ダマシン溝２０８の下部に形成され
ているＳｉＯ2 膜２０５（下地絶縁膜）を異方的にエッ
チングする。これにより、ＳｉＯ2 膜２０９（第１の絶
縁膜）は、ダマシン溝２０８の側部に形成されたものを
残して除去されることになる。また、ダマシン溝２０８
の下部に形成されているＳｉＯ2 膜２０５が除去される
ため、ダマシン溝２０８の下部に、アルミニウム配線層
２０３に通じるコンタクトホールが形成される。
【０１４８】続いて、図５（ａ）に示すように、ダマシ
ン溝２０８の内部、及び、Ｂ含有のＳｉＯ2 膜２０７の
上部にＣｕメッキ膜２１０を形成する。ダマシン溝２０
８の内部に形成されるＣｕメッキ膜２１０は、Ｃｕ配線
として用いられるものである。次ぎに、図５（ｂ）に示
すように、Ｆ含有のＳｉＯ2 膜２０７の上部に形成され
たＣｕメッキ膜２１０を、ＣＭＰ法により研磨し、除去
する。これにより、ダマシン溝２０８の内部にのみＣｕ
メッキ膜が残ることになる。
【０１４９】続いて、図５（ｃ）に示すように、ダマシ
ン溝２０８上部にバリヤメタル用のＴｉＮ膜２１１を形
成する。これにより、ダマシン溝２０８の内部のＣｕ
が、後でダマシン溝２０８の上部に形成されるＳｉＯ2
膜の膜中に拡散するのを防ぐことができる。次ぎに、図
５（ｄ）に示すように、パターニングにより、ダマシン
溝２０８の上部に形成されたＴｉＮ膜２１１ａを残し
て、他の部分に形成されたＴｉＮ膜２１１をエッチング
して除去する。
【０１５０】続いて、図６（ａ）に示すように、Ｆ含有
のＳｉＯ2 膜２０７及びＴｉＮ膜２１１ａの上部に、Ｓ
ｉＯ2 膜２１２（カバー絶縁膜）を形成する。このＳｉ
Ｏ2膜２１２はプラズマＣＶＤ法により形成され、反応
ガスとしてＳｉＨ4 とＮ2 Ｏを用いる。以上により、被
形成体２０４の上に耐熱性、及び、耐吸湿性の良い低誘
電率の層間絶縁膜が形成されたことになる。すなわち、
Ｆ含有のＳｉＯ2 膜２０７が多孔性を有しているため、
その比誘電率は通常のＳｉＯ2 膜よりも小さくなる。ま
た、多孔性を有するＦ含有のＳｉＯ2 膜２０７の上部に
通常のＳｉＯ2 膜２１２（カバー絶縁膜）が形成されて
いるため、ＳｉＯ2 膜２０７の内部に水分が侵入するの
を防ぐことができる。更に、Ｆ含有のＳｉＯ2 膜２０７
とＳｉＯ2 膜２１２は、有機絶縁膜に比べて耐熱性が良
い。
【０１５１】
【発明の効果】以上、本発明にかかる層間絶縁膜の形成
方法においては、被形成体上に多孔性を有するＳｉＯ2
膜、多孔性を有するＢ含有のＳｉＯ2 膜、又は多孔性を
有するＦ含有のＳｉＯ2 膜を形成する。これらの絶縁膜
の比誘電率は２．０〜３．０となり、多孔性を有さない
通常のＳｉＯ2 膜の比誘電率４．０に比べて小さくな
る。
【０１５２】そして、これらの多孔性を有する絶縁膜は
有機絶縁膜に比べて耐熱性が良い。また、これらの多孔
性を有する絶縁膜に対し、Ｈ（水素）プラズマ処理を行
う。これにより、膜中に形成される空隙の表面のＳｉ−
Ｏ結合中のＳｉのダングリングボンドがＳｉ−Ｈ結合に
置換され、膜の耐吸湿性が良くなる。更に、これらの多
孔性を有する絶縁膜上に、カバー絶縁膜を形成する。こ
れにより、膜の耐吸湿性が更に良くなる。
【０１５３】また、この多孔性を有する絶縁膜を、ダマ
シンプロセスに適用することができる。ダマシンプロセ
スでは、電気抵抗の少ないＣｕ配線層を形成することが
できる。そのため、この多孔性を有する絶縁膜とＣｕ配
線層を併用することにより、配線容量の少ない、データ
処理速度の速い半導体装置を作ることができる。これに
より、ＬＳＩ等の半導体装置に、本発明に係る多孔性を
有する絶縁膜を用いれば、データ処理速度を従来に比べ
て高速化することが可能となる。即ち、本発明における
多孔性を有する絶縁膜は、従来用いられているＳｉＯ2
膜に比べて比誘電率が低いので、配線間の電気容量を減
らすことが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態、第３の実施の形
態、第５の実施の形態、第７の実施の形態、第９の実施
の形態、第１１の実施の形態、及び第１３の実施の形態
に係る層間絶縁膜の形成方法について示す断面図（その
１）である。
【図２】 本発明の第１の実施の形態、第３の実施の形
態、第５の実施の形態、第７の実施の形態、第９の実施
の形態、第１１の実施の形態、及び第１３の実施の形態
に係る層間絶縁膜の形成方法について示す断面図（その
２）である。
【図３】 本発明の第２の実施の形態、第４の実施の形
態、第６の実施の形態、第８の実施の形態、第１０の実
施の形態、第１２の実施の形態、及び第１４の実施の形
態に係る層間絶縁膜の形成方法について示す断面図（そ
の１）である。
【図４】 本発明の第２の実施の形態、第４の実施の形
態、第６の実施の形態、第８の実施の形態、第１０の実
施の形態、第１２の実施の形態、及び第１４の実施の形
態に係る層間絶縁膜の形成方法について示す断面図（そ
の２）である。
【図５】 本発明の第２の実施の形態、第４の実施の形
態、第６の実施の形態、第８の実施の形態、第１０の実
施の形態、第１２の実施の形態、及び第１４の実施の形
態に係る層間絶縁膜の形成方法について示す断面図（そ
の３）である。
【図６】 本発明の第２の実施の形態、第４の実施の形
態、第６の実施の形態、第８の実施の形態、第１０の実
施の形態、第１２の実施の形態、及び第１４の実施の形
態に係る層間絶縁膜の形成方法について示す断面図（そ
の４）である。
【符号の説明】
１０１、２０１ シリコン基板、 １０２、２０２ ＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓ
ｉｌｉｃａｔｅ ｇｌａｓｓ）膜、 １０３、２０３ アルミニウム配線層、 １０３ａ アルミニウム配線層の凸部、 １０４、２０４ 被形成体、 １０５、２０５ プラズマＳｉＯ2 膜（下地絶縁膜）、 １０６、２０６ 炭素、ホウ素、フッ素、酸素、又は、
水素を含む膜、 １０７、２０７ 多孔性を有するＳｉＯ2 膜、多孔性を
有するＢ含有のＳｉＯ 2 膜、又は、多孔性を有するＦ含
有のＳｉＯ2 膜、 １０８ （ＴＥＯＳ＋Ｏ3 ）ＳｉＯ2 膜、 １０９、２１２ プラズマＳｉＯ2 膜（カバー絶縁
膜）、 ２０８ ダマシン溝、 ２０９ プラズマＳｉＯ2 膜（第１の絶縁膜）、 ２１０ Ｃｕメッキ膜、 ２１１ ＴｉＮ膜（バリヤメタル層）、 ２１１ａ ダマシン溝上部のＴｉＮ膜（バリヤメタル
層）。
フロントページの続き (56)参考文献 特開 昭54−101273（ＪＰ，Ａ) 特開 平11−16911（ＪＰ，Ａ) 特開 平６−216118（ＪＰ，Ａ) 特開 平２−285636（ＪＰ，Ａ) 特開 平８−203890（ＪＰ，Ａ) 特開 平５−121568（ＪＰ，Ａ) 特開 平９−199490（ＪＰ，Ａ) 特開 平10−326829（ＪＰ，Ａ) 特開 平11−135503（ＪＰ，Ａ) 特開 平７−135205（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316

Claims (20)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＳｉとＣを含む化合物をプラズマ重合さ
    せ、Ｓｉ−Ｃ膜、又は、Ｓｉ−Ｃ−Ｈ膜を被形成体上に
    形成し、 前記Ｓｉ−Ｃ膜、又は、Ｓｉ−Ｃ−Ｈ膜を酸化すること
    により、多孔性を有するＳｉＯ2 膜を形成する層間絶縁
    膜の形成方法。
  2. 【請求項２】 ＳｉとＣを含む化合物と、Ｏ2 とをプラ
    ズマ重合させ、Ｓｉ−Ｃ−Ｏ膜、又は、Ｓｉ−Ｃ−Ｏ−
    Ｈ膜を被形成体上に形成し、 前記Ｓｉ−Ｃ−Ｏ膜、又は、前記Ｓｉ−Ｃ−Ｏ−Ｈ膜を
    酸化することにより、多孔性を有するＳｉＯ2 膜を形成
    する層間絶縁膜の形成方法。
  3. 【請求項３】 ＳｉとＣを含む化合物と、Ｈ2 Ｏとをプ
    ラズマ重合させ、Ｓｉ−Ｃ−Ｏ−Ｈ膜を被形成体上に形
    成し、 前記Ｓｉ−Ｃ−Ｏ−Ｈ膜を酸化、又はアニールすること
    により、多孔性を有するＳｉＯ2 膜を形成する層間絶縁
    膜の形成方法。
  4. 【請求項４】 ＳｉとＣを含む化合物と、ＢとＨを含む
    化合物とをプラズマ重合させ、Ｓｉ−Ｃ−Ｂ膜、又は、
    Ｓｉ−Ｃ−Ｂ−Ｈ膜を被形成体上に形成し、 前記Ｓｉ−Ｃ−Ｂ膜、又は、前記Ｓｉ−Ｃ−Ｂ−Ｈ膜を
    酸化することにより、多孔性を有するＢ含有のＳｉＯ2
    膜を形成する層間絶縁膜の形成方法。
  5. 【請求項５】 ＳｉとＣを含む化合物と、ＢとＨを含む
    化合物と、Ｏ2 とをプラズマ重合させ、Ｓｉ−Ｃ−Ｂ−
    Ｏ膜、又は、Ｓｉ−Ｃ−Ｂ−Ｏ−Ｈ膜を被形成体上に形
    成し、 前記Ｓｉ−Ｃ−Ｂ−Ｏ膜、又は、前記Ｓｉ−Ｃ−Ｂ−Ｏ
    −Ｈ膜を酸化することにより、多孔性を有するＢ含有の
    ＳｉＯ2 膜を形成する層間絶縁膜の形成方法。
  6. 【請求項６】 ＳｉとＣを含む化合物と、ＢとＨを含む
    化合物と、Ｈ2 Ｏとをプラズマ重合させ、Ｓｉ−Ｃ−Ｂ
    −Ｏ−Ｈ膜を被形成体上に形成し、 前記Ｓｉ−Ｃ−Ｂ−Ｏ−Ｈ膜を酸化、又はアニールする
    ことにより、多孔性を有するＢ含有のＳｉＯ2 膜を形成
    する層間絶縁膜の形成方法。
  7. 【請求項７】 ＳｉとＣを含む化合物と、ＣとＦを含む
    化合物とをプラズマ重合させ、Ｓｉ−Ｃ−Ｆ膜、又は、
    Ｓｉ−Ｃ−Ｆ−Ｈ膜を被形成体上に形成し、 前記Ｓｉ−Ｃ−Ｆ膜、又は、前記Ｓｉ−Ｃ−Ｆ−Ｈ膜を
    酸化することにより、多孔性を有するＦ含有のＳｉＯ2
    膜を形成する層間絶縁膜の形成方法。
  8. 【請求項８】 ＳｉとＣを含む化合物と、ＣとＦを含む
    化合物と、Ｏ2 とをプラズマ重合させ、Ｓｉ−Ｃ−Ｆ−
    Ｏ膜、又は、Ｓｉ−Ｃ−Ｆ−Ｏ−Ｈ膜を被形成体上に形
    成し、 前記Ｓｉ−Ｃ−Ｆ−Ｏ膜、又は、前記Ｓｉ−Ｃ−Ｆ−Ｏ
    −Ｈ膜を酸化することにより、多孔性を有するＦ含有の
    ＳｉＯ2 膜を形成する層間絶縁膜の形成方法。
  9. 【請求項９】 ＳｉとＣを含む化合物と、ＣとＦを含む
    化合物と、Ｈ2 Ｏとをプラズマ重合させ、Ｓｉ−Ｃ−Ｆ
    −Ｏ−Ｈ膜を被形成体上に形成し、 前記Ｓｉ−Ｃ−Ｆ−Ｏ−Ｈ膜を酸化することにより、多
    孔性を有するＦ含有のＳｉＯ2 膜を形成する層間絶縁膜
    の形成方法。
  10. 【請求項１０】 前記ＢとＨを含む化合物はＢ2 Ｈ6 、
    ＴＭＢ（Ｂ（ＯＣＨ 3 ）3）、ＴＥＢ（Ｂ（ＯＣ
    2 Ｈ5 ）3）のいずれか一であることを特徴とする請求
    項４から請求項６のいずれかに記載の層間絶縁膜の形成
    方法。
  11. 【請求項１１】 前記ＣとＦを含む化合物はＣ2 Ｆ6 で
    あることを特徴とする請求項７から請求項９のいずれか
    に記載の層間絶縁膜の形成方法。
  12. 【請求項１２】 前記ＳｉとＣを含む化合物はＴＥＯ
    Ｓ、メチルシラン（Ｓｉ（ＣＨ3 ）Ｈ3 ）、トリメチル
    シリルボレート（｛（ＣＨ3 ）3ＳｉＯ｝3Ｂ）のいずれ
    か一であることを特徴とする請求項１から請求項１１の
    いずれかに記載の層間絶縁膜の形成方法。
  13. 【請求項１３】 前記プラズマ重合を行うとき、不活性
    ガスを添加することを特徴とする請求項１から請求項１
    ２のいずれかに記載の層間絶縁膜の形成方法。
  14. 【請求項１４】 前記酸化は、Ｏ（酸素）プラズマによ
    り行われることを特徴とする請求項１から請求項１３の
    いずれかに記載の層間絶縁膜の形成方法。
  15. 【請求項１５】 被形成体上に前記層間絶縁膜を形成
    後、該層間絶縁膜をＨ（水素）プラズマ処理することを
    特徴とする請求項１から請求項１４のいずれかに記載の
    層間絶縁膜の形成方法。
  16. 【請求項１６】 前記被形成体上に下地絶縁膜を形成
    し、 前記下地絶縁膜上に、前記層間絶縁膜を形成することを
    特徴とする請求項１から請求項１５のいずれかに記載の
    層間絶縁膜の形成方法。
  17. 【請求項１７】 前記被形成体上に前記層間絶縁膜を形
    成した後、該層間絶縁膜に、パターニングにより、ダマ
    シン溝を形成し、 前記ダマシン溝の側部にサイドウォール絶縁膜を形成
    し、 前記ダマシン溝の内部に金属膜を埋め込み、 前記金属膜上にバリヤメタル層を形成することを特徴と
    する請求項１から請求項１６のいずれかに記載の層間絶
    縁膜の形成方法。
  18. 【請求項１８】 前記サイドウォール絶縁膜は、前記ダ
    マシン溝を形成後、前記層間絶縁膜の上部、該ダマシン
    溝の側部、及び、該ダマシン溝の下部に第１の絶縁膜を
    形成し、 前記第１の絶縁膜を、前記ダマシン溝の側部に形成され
    た該第１の絶縁膜が残り、かつ、該ダマシン溝の底部に
    形成された該第１の絶縁膜が除去される程度に異方的に
    エッチングすることにより形成することを特徴とする請
    求項１７に記載の層間絶縁膜の形成方法。
  19. 【請求項１９】 前記層間絶縁膜を形成後、該層間絶縁
    膜上に、カバー絶縁膜を形成することを特徴とする請求
    項１から請求項１８のいずれかに記載の層間絶縁膜の形
    成方法。
  20. 【請求項２０】 請求項１から請求項１９のいずれかに
    記載の層間絶縁膜の形成方法により形成された層間絶縁
    膜を有する半導体装置。
JP11072252A 1999-03-17 1999-03-17 層間絶縁膜の形成方法及び半導体装置 Expired - Lifetime JP3084367B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP11072252A JP3084367B1 (ja) 1999-03-17 1999-03-17 層間絶縁膜の形成方法及び半導体装置
US09/499,519 US6413879B1 (en) 1999-03-17 2000-02-10 Method for forming an interlayer insulating film, and semiconductor device
TW089102262A TW455944B (en) 1999-03-17 2000-02-11 Forming method of interlayer insulating film
KR10-2000-0007971A KR100375999B1 (ko) 1999-03-17 2000-02-19 층간 절연막의 형성방법, 및 반도체 장치
DE60005874T DE60005874T2 (de) 1999-03-17 2000-02-21 Herstellungsverfahren für einen porösen Siliziumoxid-Film
EP00103333A EP1037275B1 (en) 1999-03-17 2000-02-21 Method for forming a porous silicon oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11072252A JP3084367B1 (ja) 1999-03-17 1999-03-17 層間絶縁膜の形成方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP3084367B1 true JP3084367B1 (ja) 2000-09-04
JP2000269207A JP2000269207A (ja) 2000-09-29

Family

ID=13483926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11072252A Expired - Lifetime JP3084367B1 (ja) 1999-03-17 1999-03-17 層間絶縁膜の形成方法及び半導体装置

Country Status (6)

Country Link
US (1) US6413879B1 (ja)
EP (1) EP1037275B1 (ja)
JP (1) JP3084367B1 (ja)
KR (1) KR100375999B1 (ja)
DE (1) DE60005874T2 (ja)
TW (1) TW455944B (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076935A1 (en) * 1997-10-22 2002-06-20 Karen Maex Anisotropic etching of organic-containing insulating layers
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6800571B2 (en) 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
JP3184177B2 (ja) * 1999-03-26 2001-07-09 キヤノン販売株式会社 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
US7011868B2 (en) 2000-03-20 2006-03-14 Axcelis Technologies, Inc. Fluorine-free plasma curing process for porous low-k materials
US6913796B2 (en) * 2000-03-20 2005-07-05 Axcelis Technologies, Inc. Plasma curing process for porous low-k materials
WO2001097269A1 (fr) * 2000-06-13 2001-12-20 Applied Materials Inc. Procede et systeme de transformation de film et tranche
US6794311B2 (en) 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
KR100519373B1 (ko) * 2000-12-01 2005-10-07 주식회사 하이닉스반도체 반도체 소자의 층간 절연막 및 그 층간 절연막을 형성하는방법
US6486057B1 (en) * 2001-04-12 2002-11-26 National Science Council Process for preparing Cu damascene interconnection
US6486082B1 (en) 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US6632735B2 (en) 2001-08-07 2003-10-14 Applied Materials, Inc. Method of depositing low dielectric constant carbon doped silicon oxide
US6620745B2 (en) * 2001-10-19 2003-09-16 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a blocking layer
US6759344B2 (en) * 2002-01-29 2004-07-06 Asm Japan K.K. Method for forming low dielectric constant interlayer insulation film
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6815373B2 (en) 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US9061317B2 (en) 2002-04-17 2015-06-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US6846515B2 (en) 2002-04-17 2005-01-25 Air Products And Chemicals, Inc. Methods for using porogens and/or porogenated precursors to provide porous organosilica glass films with low dielectric constants
US7384471B2 (en) 2002-04-17 2008-06-10 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US8951342B2 (en) 2002-04-17 2015-02-10 Air Products And Chemicals, Inc. Methods for using porogens for low k porous organosilica glass films
US20080268177A1 (en) 2002-05-17 2008-10-30 Air Products And Chemicals, Inc. Porogens, Porogenated Precursors and Methods for Using the Same to Provide Porous Organosilica Glass Films with Low Dielectric Constants
US8293001B2 (en) 2002-04-17 2012-10-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US7023093B2 (en) * 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
JP3845061B2 (ja) * 2002-10-24 2006-11-15 株式会社半導体プロセス研究所 半導体装置及びその製造方法
US7404990B2 (en) 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US6872588B2 (en) * 2002-11-22 2005-03-29 Palo Alto Research Center Inc. Method of fabrication of electronic devices using microfluidic channels
KR100465058B1 (ko) * 2002-12-26 2005-01-05 매그나칩 반도체 유한회사 반도체 소자의 장벽 금속층 형성 방법
US7205248B2 (en) * 2003-02-04 2007-04-17 Micron Technology, Inc. Method of eliminating residual carbon from flowable oxide fill
US6921978B2 (en) * 2003-05-08 2005-07-26 International Business Machines Corporation Method to generate porous organic dielectric
JP4086753B2 (ja) 2003-10-03 2008-05-14 キヤノン株式会社 画像形成装置及びその駆動制御方法
DE102004007186B4 (de) * 2004-02-13 2008-10-30 Qimonda Ag Verfahren zum Entfernen einer Schicht auf einem Grabenboden eines in einem Substrat ausgebildeten Grabens
JP2005294525A (ja) 2004-03-31 2005-10-20 Toshiba Corp 半導体装置の製造方法
JP4499487B2 (ja) * 2004-06-14 2010-07-07 三星電子株式会社 半導体装置の製造方法
KR101222428B1 (ko) * 2004-08-31 2013-01-15 질렉스 오와이 폴리유기실록산 유전 물질
US7332445B2 (en) 2004-09-28 2008-02-19 Air Products And Chemicals, Inc. Porous low dielectric constant compositions and methods for making and using same
US7608470B2 (en) * 2005-06-28 2009-10-27 Intel Corporation Interconnection device including one or more embedded vias and method of producing the same
JP4778018B2 (ja) * 2008-04-23 2011-09-21 富士通セミコンダクター株式会社 絶縁膜形成方法
US9922818B2 (en) 2014-06-16 2018-03-20 Versum Materials Us, Llc Alkyl-alkoxysilacyclic compounds
KR101580130B1 (ko) 2014-07-04 2015-12-28 한국과학기술연구원 리튬-황 전지용 전이금속 산화물-유황 복합소재 양극 활물질 및 이의 제조방법
CN107293588A (zh) * 2016-03-30 2017-10-24 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
KR20180052161A (ko) * 2016-11-09 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
JP7323511B2 (ja) 2017-08-30 2023-08-08 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー アルコキシシラ環式又はアシルオキシシラ環式化合物を含む組成物及びそれを使用してフィルムを堆積させるための方法
KR101879789B1 (ko) * 2017-10-10 2018-07-18 주성엔지니어링(주) 실리콘 절연막 형성방법
US20190134663A1 (en) 2017-10-27 2019-05-09 Versum Materials Us, Llc Silacyclic Compounds and Methods for Depositing Silicon-Containing Films Using Same
JP2020053469A (ja) * 2018-09-25 2020-04-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6863940B2 (ja) * 2018-09-26 2021-04-21 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN114616652A (zh) 2019-09-13 2022-06-10 弗萨姆材料美国有限责任公司 单烷氧基硅烷及由其制备的致密有机二氧化硅膜

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494859A (en) 1994-02-04 1996-02-27 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
JPH08148280A (ja) * 1994-04-14 1996-06-07 Toshiba Corp 半導体装置およびその製造方法
US5472913A (en) 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5744399A (en) 1995-11-13 1998-04-28 Lsi Logic Corporation Process for forming low dielectric constant layers using fullerenes
US5614270A (en) 1996-02-09 1997-03-25 National Science Council Method of improving electrical characteristics of a liquid phase deposited silicon dioxide film by plasma treatment
JP2991657B2 (ja) 1996-04-05 1999-12-20 キヤノン販売株式会社 成膜方法
US6157083A (en) 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
US6030706A (en) * 1996-11-08 2000-02-29 Texas Instruments Incorporated Integrated circuit insulator and method
KR19980064176A (ko) 1996-12-17 1998-10-07 윌리엄비.켐플러 집적 회로 유전체
US6451686B1 (en) 1997-09-04 2002-09-17 Applied Materials, Inc. Control of semiconductor device isolation properties through incorporation of fluorine in peteos films

Also Published As

Publication number Publication date
EP1037275B1 (en) 2003-10-15
KR20000076694A (ko) 2000-12-26
US6413879B1 (en) 2002-07-02
JP2000269207A (ja) 2000-09-29
EP1037275A1 (en) 2000-09-20
DE60005874T2 (de) 2004-05-19
DE60005874D1 (de) 2003-11-20
TW455944B (en) 2001-09-21
KR100375999B1 (ko) 2003-03-17

Similar Documents

Publication Publication Date Title
JP3084367B1 (ja) 層間絶縁膜の形成方法及び半導体装置
US6348407B1 (en) Method to improve adhesion of organic dielectrics in dual damascene interconnects
KR100689917B1 (ko) 반도체 장치 및 그 제조 방법
US6265321B1 (en) Air bridge process for forming air gaps
KR100424969B1 (ko) 반도체 장치의 제조방법
US6774048B2 (en) Method of manufacturing a semiconductor device
US8158521B2 (en) Two step post-deposition treatment of ILD layer for a lower dielectric constant and improved mechanical properties
US6423630B1 (en) Process for forming low K dielectric material between metal lines
KR100484321B1 (ko) 반도체 장치 및 그 제조 방법
US6800940B2 (en) Low k dielectric composite layer for integrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US7465676B2 (en) Method for forming dielectric film to improve adhesion of low-k film
JP2000164716A (ja) 半導体装置及びその製造方法
KR19990006346A (ko) 반도체 장치 및 그 제조 방법
KR20010051102A (ko) 초저 유전 상수를 갖는 박막용 캡핑층
US6207554B1 (en) Gap filling process in integrated circuits using low dielectric constant materials
JP3827056B2 (ja) 層間絶縁膜の形成方法及び半導体装置
JP3236576B2 (ja) 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
KR100426147B1 (ko) 층간 절연막을 형성하기위한 방법 및, 반도체 장치
JP3184177B2 (ja) 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
JPH11233630A (ja) 半導体装置の製造方法およびこれを用いた半導体装置
TW457633B (en) Gap filling process in integrated circuits using low dielectric constant materials
TW413899B (en) Manufacturing process of unlanded via
KR100272661B1 (ko) 반도체디바이스의층간절연막형성방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000620

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080630

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

S805 Written request for registration of cancellation of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

S805 Written request for registration of cancellation of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10