TW451557B - Single-end-zero receiver circuit - Google Patents
Single-end-zero receiver circuit Download PDFInfo
- Publication number
- TW451557B TW451557B TW088121526A TW88121526A TW451557B TW 451557 B TW451557 B TW 451557B TW 088121526 A TW088121526 A TW 088121526A TW 88121526 A TW88121526 A TW 88121526A TW 451557 B TW451557 B TW 451557B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- low
- threshold
- signal
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/084—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Description
45 1557 五、發明說明(1) 發明之背景 本發明係關於一種用以處理差動資料的單端零接收器 .電路。 用以處理差動資料之習用單端零接收器電路的運作原 理,將參考圖1與2描述之。 圖1顯示習用單端接收器電路的範例。在圖1中顯示了 一個正端資料(DAT A + )輸入端點1〇1,一個負端資料 (DATA-)輸入端點102’斯密特緩衝器(schmitt buffer) 10 3與104,一個反或(NOR)閘電路,一個SEO輸出端點_ ( 106» DAT A+輸入端點101輸入了差動資料輸入訊號DAX(A+, 而DATA-輸入端點10 2輸入了差動資料輸入訊號DATA-»此 兩個輸入端點藉由Schmitt緩衝器1〇3與104連接至NOR閘電 路105。NOR閘電路105的輪出則連接至SE0輸出端點106。 圖2則是一個代表圖1的單端零接收器電路之時序圖。 圖2顯示了一個代表DATA+輸入端點之差動資料輸入訊號 DATA+’ 一個代表DATA-輸入端點之差動資料輸入訊號 DATA-’ Schmitt緩衝器103與104相對之輸出,以及一個從 SEO輸出端點10 6所輸出的單端零訊號SEOβ 每個如圖1所顯示的Schmitt緩衝器1〇 3與10 4皆有一個 輸入臨界遲滞特性。因此’如圖2所示,S c h m i 11緩衝器 1 03的輸出將會在基於輸入臨界值的時間差之時間點al-、 a4、a5改變。同樣的,Schmitt緩衝器1〇4的輸出將會在時
五、發明說明(2) 間點a2' a3改變。單端零訊號SEO是藉由將Schmitt緩衝器 10 3與104和NOR閘電路1〇5解碼而獲得。因此,故障gl與g2 在輸出端點SEO於時間點al與a2之間以及時間點a3與巳4之 間的間隔内會產生。 然而,單端零訊號SE0真正有效的區間應該是在時間 點a5與a6之間。同時故障gl與g2在當差動資料輸入訊號 DATA+與DATA-相互交錯時將會產生於SE0輸出端點106之 上,如前所述β因此’一個消除故障之確定測量方法必須 要使用於單端零訊號SE0的輸入端,這意謂著一個受封限 制的電路設計。 登J之概述 本發明的目的乃為提供一個差動訊號的單端零接收 | 器,其避免了内部電路由於故障所產生之誤動作以及對電 路針對故障的反制措施作一補強。 ν 本發明提供了一個單端零接收器電路包含一個低值臨 界偵測器,一個高值臨界偵測器,以及一個設定/重設閂 鎖電路。 低值臨界偵測器接收了差動資料輸入訊號同時並偵測 是否兩個差動資料輸入訊號皆大於第一臨界電壓》高值臨
第7頁 4^1557' 五、發明說明(3) I i界偵測器則接收了差動資料耠λ I差動資料輸人訊號中有一個:二=號同時並彳貞測 亢於第一臨界電壓β 同時設定/重設問鎖電路輸出SE〇訊號。此設 閂鎖電路在當兩個差動資料輪入訊號皆低於或等 界電壓時設定。而此設定/重設閂鎖電路在當雨令 料輸入訊號皆高於或等於第二臨界電壓時重設。 上述每一個部分可以很簡單的以邏輯電路來 現。由於在兩個差動資料輪入訊號互相交錯時玎 障發生於SEO輪出訊號或單端零訊號,在内部電3 有故障所產生的誤動作。更進一步,不需要有外 對抗故障。 施例之說明 本發明之實施例之用於差動資料的單端零接 之操作特性將隨著圖3作一描述β如圖3所示,'本 例之單端零接收器電路包含一個低值臨界偵測器 個高值臨界偵測器4,以及一個設定/重設閂鎖電 測器3以及高值臨界偵測器4皆連 DATA-端點2作為輸入訊號,以及 至設定/重設閂鎖電路5其連至作 是否兩個 定/重設 於第一臨 3差動資 加以實 以避浼故 ί·將不會 加電路來 低值臨界销 DatA+端點1以及 的.輪出訊號連接 訊號之SEO端點 收器電路 發明實施 3以及一 路5。 接至 將偵測器 為其輪出 4 515 5 7, 五、發明說明(4) 低值臨界偵測器3接收兩個差動資料輸入訊號(或是 1)八?人+與1)人1人-訊號)。當偵測到兩個輸入1^1^+與5灰了丸-訊 號同時低於前述的低值臨界電壓’此低值臨界偵測器3會 I輸出一個偵測結果至設定/重設閂鎖電路5。高值臨界偵測 j器4也接收兩個輸入DATA+與DATA-訊號。當偵測到兩個輸 | 入DATA+與DATA-訊號其中之一高於前述的高值臨界電壓, 此高值臨界偵測器4會輸出一個偵測結果至設定/重設閂鎖 電路5。當接收到低值臨界偵測器3以及高值臨界偵測器4 的輸出,設定/重設閂鎖電路5會輸出一個單端零(或邸0) 訊號至SE0端點6。 接下來,具有上述組態之單端零接收器電路的操作將 會作一描述。參照圖3,當輪入DAT A+與DATA-皆低於前述 之低值臨界電壓,低值臨界偵測器3的輸出會處於高位準 "Γ同時設定/重設閂鎖電路5的設定訊號便設為有效。在 此時,因為輸入DATA+與DATA-皆低於前述之低值臨界電 壓,高值臨界偵測器4的輸出會處於低位準"〇"同時設定/ 重設閂鎖電路5的重設訊號便設為無效。因此’輸出SEOtH 號便位於高位準H 1 ”。 有一個情況是轉換發生在從輸入DATA+與DATA-訊號皆 低於前述的低值臨界電壓的狀態到輸入DATA+與DATA-訊號 之一高於前述的高值臨界電壓的狀態。在這樣的情況之
451557 五、發明說明(5) 下,高值臨界偵測器4的輸出會變為高值準”丨"同時設定/ 重設閂鎖電路5的重設訊號便設為有效。在此時,由*^輸 .入DATA+與DATA-訊號之一會高於低值臨界電壓,伋' ^ 偵測器3的輸出會處於低位準"0"同時設定/重設問鎖電路丨 的設定訊號便設為無效。SE0訊號的位準變成低位準"〇" / 接下來,參照圖4與5,將會對上述單蠕零接收器電路 做更詳盡的介紹。 圖4顯示了作為圖3之單端零接收器電路的基本組應之 範例邏輯電路圃。如圖4所述’顯示於圖3的低值臨界1貞測 器3包含低值臨界緩衝器9與1 0以及一個〇R電路1卜另一方 面,類示於圖3的高值臨界横測器4則包含高值臨界緩衝器 | 12與13以及一個NOR電路14。 輸入DATA+訊號輸入至低值臨界緩衝器9以及高值臨界 緩衝器12,同時另一個輸入DAT A -訊號則輸入至低值臨界 緩衝器10以及高值臨界緩衝器13。 為了要讓描述易於理解及說明,先假設低值臨界緩衝 器9以及高值臨界緩衝器12的輸出會在當輸入DATA+訊號達 到0. 8 V之時間點達到輸出反相。同時低值臨界緩衝器1 〇以 及高值臨界緩衝器13的輸出會在當輸入DATA-訊號達到-1. 3V之時間點也會反相。
第10頁
。的 6 4 IX H 451557 五、發明說明(6) OR閘電路11接收了低值臨界緩衝器9與丨0的輸出,而 N 0 R閘電路1 4則接收了高值臨界緩衝器1 2與1 3的輸出。 而 A νλ 的輸 接定 串設 相為。 互作入 含來輸 包用設 5 趴是重 t出為 V# ST㈣來 1 用 /, 71 1 定g出 設OR輸 與t 5路 1A rr -¾ 路3 電R ο 閘 Ν 接下來’參照阖5與圖4,將要對單端零接收電路在接 收到差動資料輸入訊號(DAM+與 DATA_)之後的操作原痒作 一番描述。 一圓5為如圈4所述的單端零接收器電路之時序圖。圖5 顯不了輸入端點1與2的相對輸入DATA^ DATA_訊號,
SchlD1 U緩衝器9、1〇 ' 12與13的相對輸出,OR閘電路11與 NOR閘電路14的相對輪*丨、,R β„认, SE0訊號。 輪出’以及要輸出至輸出SE0端點6之 11ί Π! 1«^ DATA-訊號同時皆為'‘的變=。如果輸入DATA+與 情況SE0訊號為"丨、二f古^謂=封包的結束以及在此 料線會上拉以及下妆料輪的閒置狀態中,資 同時另一則為”(Γ u確疋輸入DATA+與DATA_之一為"1 ”
第11頁 -51557 五、發明說明(7) 一 B圖1顯示了上升時間以及下降時間不均衡的 .就疋上升時間比下降時間還長。在習用的單端零接’ 路,在上升時間與下降時間不均衡之下故障 訊號》本發明是用來避免在上升時間與下;間:= 下故障的發生。 π间不均衡之 顯示於圖4的低值臨界緩衝器9之輸出變化於 DATA+訊號的低臨界值端,也就是在圖5中的時間^八3、 ( Α6 Α10、與Α11β同樣的,另一個低值臨界緩衝器之輸 出變化於輪入DATA-訊號的低臨界值端’也就是在圖5中的 時間點A2、A7 »高值臨界緩衝器丨2之輸出變化於輸入 DATA+訊號的高臨界值端,也就是在圖5t的時間點Ai、 A8、A9、與A12"同樣的,另一個高值臨界緩衝器13之輸 出變化於輸入DATA-訊號的高臨界值端,也就是在圖5中的 時間點A4、A5。 如圖4所述的OR閘電路11之輸出變為由NAND閘電路15 與16所構成的設定/重設閂鎖電路5之設定訊號》在圖5中 之時間點A10,OR閘電路II的輸出變為"0",也就是設定訊 號變為有效。在此時間點,作為重設訊號的NOR閘電路1 4 的輸出變為π 1”,也就是無效。因此,在圖5中的時間點 Α10,SE0訊號變為"1” ’也就是有效。在圖5中的時間點 Α11,由於輸入DATA+訊號從0"變為” Γ ’低值臨界緩衝
第12頁 451557 五'發明說明⑻ 冰μ閛電路11的輸出也舍” * 器9的輸出會改變同時路#站^會由0變為 "1,'。在此時間點,雖然SE0訊號號變為無效,作 •為重設訊號的_閛電珞=::六"“伴:就是無效。 因此,SEO訊號維持了之前的狀^ 時保持有效。 在圖5中之時間黠Α12’輸入DATA+訊號變為與高臨界 值相同,高值臨界緩衡器12會改變同時N〇R閉電路14的輸 出會從,,1,'變為"。在此時間點,重設7設疋閂鎖電路5的 重設訊號以及設定訊號變為有效與無效,因此SE佩號變 為無效。為了要達成SEO訊號的有效寬度,輸出SEOm、號的 重設/設定閂鎖電路5是在時間點A1 0設定以及在時間點 A12重設。 藉由將上述行為解碼而獲得單端零訊號’儘管在差動 資料訊號之上升時間與下降時間不均衡的情況之下也可以 避免SE0訊號故障的發生。 藉由上述的組態,由於在兩個差動資料訊號互相交錯 時可以避免故障發生在單端零訊號,在内部電路便不會發 生由故障所引起的誤動作。更進一步,不需要外家電錄用 以防止故障的發生》 更進一步,本發明在儘管差動資料輸入訊號一端的上 升時間與差動資料輸入訊號另一端的下降時間不均衡的情
第13頁
第14頁 A 5 ί 5 5 Τ' ί 圖式簡單說明 I 圖ί顯示了習用的單端零接受器電路的組態; 圖2為顯示如圖1所示之習用單端零接受器電路操作之 | 時序圖; 圖3顯示了根據本發明所提出的單端零接受器電路之 基本組態, 圖4顯示了一個相對於單端零接受器電路之基本組態 ί的邏輯電路;以及 , 圖5為顯示了此單端零接受器電路操作之時序圖。 符號說明 卜DATA+端點 2 ~ D A Τ Α _端點 3 ~低值臨界偵測器 ‘ 4〜高值臨界偵測器 5〜設定/重設閂鎖電路 6~ SEO端點 9 ~低值臨界緩衝器 10〜低值臨界緩衝器 11〜OR電路 · 1 2〜高值臨界緩衝器
第15頁 ;4515571 i « I 圖式簡單說明 I 1 3〜高值臨界緩衝器 j 14〜NOR電路 丨1 5~ NAND閘電路 i 1 6~ NAND閘電路 10卜正端資料(DATA + )輸入端點 ;102〜負端資料(DATA-)輸入端點 ; 1 0 3 ~斯密特緩衝器 ί 1 0 4 ~斯密特緩衝器 ! 1 05~ NOR閘電路 1 0 6〜SE0輸出端點 DATA+,DATA- ~資料輸入 NOR-反或閘 SE0~單端零輸出訊號 VTL〜低值臨界緩衝器 VTH ~高值臨界缓衝器 0 R -或問 NOR〜反或閘 NAND〜反及閘 SET~設定輸入訊號 RESET〜重設輸入訊號
第16頁
Claims (1)
- 451557 案號88121526 和年t 1 ^ 六、申請專利範圍 ---/ 1. 一種單端零接收器電路,包含:一低值臨界偵測器’用以接收第一及第二差動資料輸 入訊號並且偵測是否差動資料輸入訊號兩者皆低於第一臨 界電壓; 一高值臨界偵測器,用以接收第一及第二差動資料輸 入訊號並且偵測是否差動資料輪入訊號兩者中有一高於第 一臨界電壓;與 、 一設定/重設問鎖電路,用以輸出單端零訊號,此設 定/重設閂鎖電路在當第一及第二差動資料輪入訊號的位 準皆低於或等於第一臨界電壓時設定,而在當第一及第二 差動資料輸入訊號的位準有一高於或等於第二臨界電壓^ 2. 如申請專利範圍第丨項之單端零接收器電路, 低值臨界❹ 1器係包含:第—及第二低值 衝^ 接收第-及第二差動資料輸入 緩衝15其 第-及第二低值臨界緩衝器相對的輸出。 其接收 3. 如申請專利範圍第IjS夕S , ★从二田二 項單端零接收器電路,装Φ ’兮 接收第-及第二差動資料:八值臨界緩衝器,其 竹爾八汛號;及一NOR雪政 ^ ,4 收第-及第二高值臨界緩衝器相對的輸出。 ’、 4.如申請專利範園第1項之單端零接收器電路,其中 該第17頁 4 5 ΐ 5 5 7 S1 88121526 六、_請專利範圍 月 曰 fM-:第一及第二NAND閉電路,其接 臨界緩衝器相對的輸出,同時 設定/重設閂鎖電路包含 收低值臨界偵測器與高值 N A N D閉電路相互串接。 5. 如申請專利範圃笫彳· 低佶臨瓦招,項之單端零接收器電路,其中,1 低值臨界偵測器係包合笛 -¾ 收第-及第二差動資及第二低值臨界緩衝器’其接 含第-及第二高值臨號:而該高值臨界價測器包 二低值臨界緩衝器皆二重設問鎖電路在當第-及第 一及第二高值臨界緩徐i邏輯值"〇"時設定,而在當第 設。 ’衝器中任一憤測到邏輯值” 1"時重 6.如申請專利範圍第丨項至贫„ 器電路,其中,在沒 f;第5項中任一項之单端零接收 料線將上拉及下拉以確料訊號的閒置狀態之下’資 維持在高位準同時另 及第一差動資料訊號之一將 J時另一端將維持在低位準。 7·如申請專利範圍第1項至笼 器電路,其中,該設定/ 第5項中任一項之單端零接收 定及重設以滿足需求及閂鎖電路在不同的時間點設 第一及第二差動資料訊端零訊號的有效宽度,藉此儘管 時間不均衡時仍舊可之•的上升時間以及另一的下降 制單端零訊號之故障的發生。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34643798A JP3156782B2 (ja) | 1998-12-07 | 1998-12-07 | シングルエンドゼロレシーバ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW451557B true TW451557B (en) | 2001-08-21 |
Family
ID=18383426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088121526A TW451557B (en) | 1998-12-07 | 1999-12-07 | Single-end-zero receiver circuit |
Country Status (4)
Country | Link |
---|---|
US (1) | US6570934B1 (zh) |
JP (1) | JP3156782B2 (zh) |
KR (1) | KR100309233B1 (zh) |
TW (1) | TW451557B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE427611T1 (de) * | 2000-10-05 | 2009-04-15 | Panasonic Corp | Digitaler datensender |
KR100405023B1 (ko) * | 2000-12-05 | 2003-11-07 | 옵티시스 주식회사 | 유니버셜 직렬 버스용 광통신 인터페이스 모듈 |
US20030198302A1 (en) * | 2002-04-17 | 2003-10-23 | Wireless Interface Technologies, Inc. | DC-tolerant bit slicer and method |
KR100440451B1 (ko) * | 2002-05-31 | 2004-07-14 | 삼성전자주식회사 | 전압 글리치 검출 회로, 그것을 구비하는 집적회로장치,그리고 전압 글리치 어택으로부터 집적회로장치를보호하는 장치 및 방법 |
US7592844B2 (en) * | 2007-01-19 | 2009-09-22 | Power Integrations, Inc. | Comparator with complementary differential input stages |
KR101079603B1 (ko) * | 2009-08-11 | 2011-11-03 | 주식회사 티엘아이 | 3레벨 전압을 이용하는 차동 데이터 송수신 장치 및 차동 데이터 송수신 방법 |
US8867595B1 (en) * | 2012-06-25 | 2014-10-21 | Rambus Inc. | Reference voltage generation and calibration for single-ended signaling |
US9523722B2 (en) | 2014-06-02 | 2016-12-20 | Winbond Electronics Corporation | Method and apparatus for supply voltage glitch detection in a monolithic integrated circuit device |
KR101730638B1 (ko) * | 2016-08-22 | 2017-04-26 | 윈본드 일렉트로닉스 코포레이션 | 모놀리틱 집적 회로 디바이스에서 공급 전압 글리치를 검출하는 방법 및 장치 |
CN107800409B (zh) * | 2017-11-16 | 2020-11-06 | 湖南工业大学 | 积累式干扰脉冲过滤方法 |
KR102552277B1 (ko) | 2018-06-21 | 2023-07-10 | 삼성디스플레이 주식회사 | 인터페이스 시스템 및 이를 포함하는 표시 장치 |
CN109831188A (zh) * | 2019-01-14 | 2019-05-31 | 四川九洲电器集团有限责任公司 | 信号处理方法及装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5889419A (en) * | 1996-11-01 | 1999-03-30 | Lucent Technologies Inc. | Differential comparison circuit having improved common mode range |
US5940448A (en) * | 1997-09-03 | 1999-08-17 | National Semiconductor Corporation | Universal serial bus receiver having input signal skew compensation |
US6433627B1 (en) * | 2000-07-20 | 2002-08-13 | Silicon Graphics, Inc. | GTL+one-one/zero-zero detector |
US6462589B2 (en) * | 2000-11-17 | 2002-10-08 | Tektronix, Inc. | Bus capture circuit for single-ended and differential signals |
-
1998
- 1998-12-07 JP JP34643798A patent/JP3156782B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-06 KR KR1019990055060A patent/KR100309233B1/ko not_active IP Right Cessation
- 1999-12-06 US US09/454,913 patent/US6570934B1/en not_active Expired - Fee Related
- 1999-12-07 TW TW088121526A patent/TW451557B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP3156782B2 (ja) | 2001-04-16 |
KR20000052417A (ko) | 2000-08-25 |
JP2000174826A (ja) | 2000-06-23 |
US6570934B1 (en) | 2003-05-27 |
KR100309233B1 (ko) | 2001-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW451557B (en) | Single-end-zero receiver circuit | |
US20060061494A1 (en) | Encoder apparatus and decoder apparatus | |
JP2010034710A (ja) | 半導体集積回路及びその誤動作防止方法 | |
EP2239848A2 (en) | Hardening of self-timed circuits against glitches | |
US6745353B2 (en) | Method and apparatus for sliding window link physical error detection | |
KR101081365B1 (ko) | 스퀄치 감지 회로 | |
US10567854B1 (en) | Redundant sensor system with fault detection and mitigation | |
US7734672B2 (en) | Checking of a bit flow | |
US20080294957A1 (en) | Communication Apparatus | |
Zhang et al. | Transient fault tolerant QDI interconnects using redundant check code | |
US10148418B2 (en) | Receiving device | |
TW201342385A (zh) | 用於動態變化容許之彈性暫存器檔案電路以及操作其之方法 | |
EP3139385B1 (en) | Safe secure bit storage with validation | |
US5559453A (en) | Interlocked restore circuit | |
JP4440214B2 (ja) | 半導体装置 | |
US20150030117A1 (en) | Shift frequency divider circuit | |
CN111241780A (zh) | 用于集成电路的防止故障注入控制信号的方法及集成电路 | |
JP2748765B2 (ja) | 多数決回路 | |
JP2008211708A (ja) | 信号ライン監視回路、保護方法およびそれらを用いた電子機器 | |
US7038505B2 (en) | Configurable enabling pulse clock generation for multiple signaling modes | |
US6958679B1 (en) | Binary hysteresis equal comparator circuits and methods | |
KR101162259B1 (ko) | 반도체 집적회로 및 그의 구동 방법 | |
US6998906B1 (en) | Low pass filter systems and methods | |
JP2024017038A (ja) | センサ | |
WO2020008229A1 (en) | Circuit and method for protecting asynchronous circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |