KR100309233B1 - 싱글-엔드-제로 수신기 회로 - Google Patents
싱글-엔드-제로 수신기 회로 Download PDFInfo
- Publication number
- KR100309233B1 KR100309233B1 KR1019990055060A KR19990055060A KR100309233B1 KR 100309233 B1 KR100309233 B1 KR 100309233B1 KR 1019990055060 A KR1019990055060 A KR 1019990055060A KR 19990055060 A KR19990055060 A KR 19990055060A KR 100309233 B1 KR100309233 B1 KR 100309233B1
- Authority
- KR
- South Korea
- Prior art keywords
- input signals
- differential data
- data
- data input
- zero
- Prior art date
Links
- 239000000872 buffer Substances 0.000 claims description 37
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/084—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
본 발명의 목적은 글리치(glitches)로 인한 내부 회로의 오동작을 방지하고, 글리치에 대한 대응 수단으로서의 회로를 불필요하게 하는 것이다. 저임계치 검출기, 고임계치 검출기 및 셋/리셋 래치 회로가 제공된다. 저임계치 검출기는 두 개의 차동 데이터 입력 DATA+ 및 DATA- 신호를 수신하고, 두 개의 입력 신호들이 모두 제1 임계 전압보다 낮은지를 검출한다. 고임계치 검출기는 입력 DATA+ 및 DATA- 신호를 수신하고, 입력 신호들 중 하나가 제2 임계 전압보다 높은지를 검출한다. 그리고, 셋/리셋 래치 회로는, 입력 DATA+ 및 DATA- 신호 둘 다의 레벨이 제1 임계 전압 이하일 때 셋되고, 입력 DATA+ 및 DATA- 신호 중 하나의 레벨이 제2 임계 전압 이상일 때 리셋된다.
Description
본 발명은 차동 데이터용 싱글-엔드-제로 수신기 회로에 관한 것이다.
이하에서, 도 1 및 도 2를 참조하여 종래의 차동 데이터용 싱글-엔드-제로 수신기 회로가 설명될 것이다.
도 1은 종래의 싱글-엔드-제로 수신기 회로의 일례를 도시하고 있다. 도 1은 DATA+ 입력 단자(101), DATA- 입력 단자(102), 슈미트 버퍼(103, 104), NOR 게이트 회로(105), 및 SE0 출력 단자(106)를 도시하고 있다. DATA+ 입력 단자(101)는 차동 데이터 입력 신호 DATA+를 입력한다. DATA- 입력 단자(102)는 차동 데이터 입력 신호 DATA-를 입력한다. 두 개의 입력 단자는 슈미트 버퍼(103 및 104) 각각을 통해 NOR 게이트 회로(105)에 접속된다.
도 2는 도 1에 도시된 싱글-엔드-제로 수신기 회로 상의 타이밍도이다. 도 2는 DATA+ 입력 단자(101)의 차동 데이터 입력 신호 DATA+, DATA- 입력 단자(102)의 차동 데이터 입력 신호 DATA-, 슈미트 버퍼(103 및 104) 각각의 출력, 및 SE0 출력 단자(106)로부터 출력되는 싱글-엔드-제로 신호 SE0를 도시하고 있다.
도 1에 도시된 각각의 슈미트 버퍼(103 및 104)는 입력 임계 히스테리시스(input threshold hysteresis)를 가진다. 그러므로, 도 2에 도시된 바와 같이, 슈미트 버퍼(103)의 출력은 시점 a1, a4, a5에서 순서대로 변화하며, 이 타이밍들의 편차는 입력 임계값에 기초한다. 마찬가지로, 슈미트 버퍼(104)의 출력은 시점 a2 및 a3에서 순서대로 변한다. 싱글-엔드-제로 신호 se0는 슈미트 버퍼(103 및 104)의 출력을 NOR 게이트 회로(105)로 디코딩함으로써 얻어진다. 그러므로, 시점 a1과 a2 사이의 기간 및 시점 a3와 a4 사이의 기간동안 SE0 출력 단자 상에 글리치(glitch) g1 및 g2가 각각 발생한다.
그러나, 실질적으로 필요한 싱글-엔드-제로 신호 SE0의 액티브 주기는 시점 a5와 a6 사이의 기간이다. 그리고, 전술한 바와 같이, 차동 데이터 입력 신호 DATA+와 DATA-가 서로 교차할 때, SE0 출력 단자(106) 상에서 글리치 g1 및 g2가 발생한다. 따라서, 싱글-엔드-제로 신호 SE0의 입력 측에서 글리치에 대한 일정한 측정이 수행되어야 할 필요가 있으며, 이것은 회로 설계의 제한을 의미한다.
본 발명의 목적은, 글리치로 인한 내부 회로의 오동작을 방지하고, 글리치에 대한 대응 수단으로서의 회로가 불필요한 차동 데이터용 싱글-엔드-제로 수신기를 제공하는 것이다.
본 발명은, 저임계치 검출기, 고임계치 검출기 및 셋/리셋 래치 회로를 포함하는 싱글-엔드-제로 수신기를 제공한다.
저임계치 검출기는 제1 및 제2 차동 입력 신호를 둘 다 수신하여, 제1 및 제2 차동 데이터 입력 신호가 둘 다 제1 임계 전압보다 낮은지를 검출한다. 고임계치 검출기는 제1 및 제2 차동 데이터 입력 신호를 둘 다 수신하여, 제1 및 제2 차동 데이터 입력 신호 중 하나가 제2 임계 전압 (제1 임계 전압보다 높음) 보다 높은지를 검출한다.
그리고, 셋/리셋 래치 회로는 SE0 신호를 출력한다. 셋/리셋 래치 회로는, 제1 및 제2 차동 데이터 입력 신호의 레벨이 모두 제1 임계 전압 이하이면 셋된다. 그리고, 셋/리셋 래치 회로는, 제1 및 제2 차동 데이터 입력 신호의 레벨 중 하나가 제2 임계 전압 이상이면 리셋된다.
상기 구성 요소들 각각은 논리 회로로서 용이하게 구성될 수 있다. 두 개의 차동 데이터 입력 신호가 서로 교차할 때 SE0 출력 단자 또는 싱글-엔드-제로 신호 상에서의 글리치 발생이 방지되기 때문에, 내부 회로에서 글리치로 인한 동작 오류는 발생하지 않는다. 또한, 글리치에 대한 대응 수단으로서의 외부 회로는 불필요하다.
도 1은 종래의 싱글-엔드-제로 수신기 회로의 구성을 도시하는 도면.
도 2는 도 1에 도시된 종래의 싱글-엔드-제로 수신기 회로의 동작을 도시하는 타이밍도.
도 3은 본 발명에 따른 싱글-엔드-제로 수신기 회로의 기본 구성을 나타내는 도면.
도 4는 도 3에 도시된 싱글-엔드-제로 수신기 회로의 기본 구성에 대응하는 논리 회로를 나타내는 도면.
도 5는 도 3에 도시된 싱글-엔드-제로 수신기 회로의 동작을 나타내는 타이밍도.
<도면의 주요 부분에 대한 부호의 설명>
1, 101 : DATA+ 단자
2, 102 : DATA- 단자
3 : 저임계치 검출기
4 : 고임계치 검출기
5 : 셋/리셋 래치 회로
6, 106 : SE0 단자
9, 10 : 저임계치 버퍼
11 : OR 회로
12, 13 : 고임계치 버퍼
14 : NOR 회로
103, 104 : 슈미트 버퍼
105 : NOR 게이트 회로
이하에서, 도 3을 참조하여, 본 발명의 일 실시예에 따른 차동 데이터용 싱글-엔드-제로 수신기 회로가 설명될 것이다. 도 3에 도시된 바와 같이, 본 실시예에 따른 싱글-엔드-제로 수신기 회로는 저임계치 검출기(3) 및 고임계치 검출기(4)와, 셋/리셋 래치 회로(5)를 가진다.
저임계치 검출기(3) 및 고임계치 검출기(4) 각각은, 입력 신호를 위한 DATA+ 단자(1) 및 DATA- 단자(2) 둘 다와, 출력 신호를 위한 SE0 단자에 접속된 셋/리셋 래치 회로(5)에 접속된다.
저임계치 검출기(3)는 두 개의 차동 데이터 입력 신호 (또는 DATA+ 및 DATA- 신호)를 수신한다. 입력 DATA+ 및 DATA- 신호가 미리 정해진 저임계치 전압보다 낮은 것으로 검출되면, 저임계치 검출기(3)는 셋/리셋 래치 회로(5)에 그 검출 결과를 출력한다. 고임계치 검출기(4)는 두 개의 입력 DATA+ 및 DATA- 신호를 수신한다. 두 개의 입력 DATA+ 및 DATA- 신호 중 하나가 미리 정해진 고임계치 전압보다 높은 것으로 검출되면, 고임계치 검출기(4)는 셋/리셋 래치 회로(5)에 그 검출 결과를 출력한다. 저임계치 검출기(3) 및 고임계치 검출기(4) 각각의 출력을 수신하면, 셋/리셋 래치 회로(5)는 SE0 단자(6)에 싱글-엔드-제로(또는 SE0) 신호를 출력한다.
다음으로, 상기의 구성을 가지는 싱글-엔드-제로 수신기 회로의 동작이 설명될 것이다. 도 3을 참조하면, 입력 DATA+ 및 DATA- 신호가 둘 다 미리 정해진 저임계치 전압보다 낮은 경우, 저임계치 검출기(3)의 출력은 하이 레벨 '1'에 있고, 셋/리셋 래치 회로(5)를 위한 셋 신호가 액티브 상태가 되게 한다. 이 때, 입력 DATA+ 및 DATA- 신호는 둘 다 미리 정해진 고임계치 전압보다 낮기 때문에, 고임계치 검출기(4)의 출력은 로우 레벨 '0'이 되고, 셋/리셋 래치 회로(5)를 위한 리셋 신호가 인액티브 상태가 된다. 따라서, 출력 SE0 신호는 하이 레벨 '1'이 된다.
입력 DATA+ 및 DATA- 신호가 둘 다 미리 정해진 저임계치 전압보다 낮은 상태로부터 두 개의 입력 DATA+ 및 DATA- 신호 중 하나가 고임계치 전압보다 높은 상태로의 전이가 발생하는 경우가 있다. 이 경우, 고임계치 검출기(4)의 출력 레벨은 하이 레벨 '1'이 되고, 셋/리셋 래치 회로(5)를 위한 리셋 신호는 액티브 상태가 된다. 이 때, 입력 DATA+ 및 DATA- 신호 중 하나가 저임계치 전압보다 높기 때문에, 저임계치 검출기(3)의 출력 레벨은 로우 레벨 '0'이 되고, 따라서 셋/리셋 래치 회로(5)를 위한 셋 신호는 인액티브 상태가 된다. SE0 신호의 레벨은 로우 레벨 '0'이 된다.
다음으로, 도 4 및 도 5를 참조하여, 상기의 싱글-엔드-제로 수신기 회로가 더 상세하게 설명될 것이다.
도 4는 도 3에 도시된 싱글-엔드-제로 수신기 회로의 기본 구성에 대응하는 특정예로서의 논리 회로를 도시하고 있다. 도 4에 도시된 바와 같이, 도 3에 도시된 저임계치 검출기(3)는 저임계치 버퍼(9 및 10)와 OR 회로(11)로 구성된다. 한편, 도 3에 도시된 고임계치 검출기(4)는 고임계치 버퍼(12 및 13)와 NOR 회로(14)로 구성된다.
하나의 입력 DATA+ 신호가 저임계치 버퍼(9) 및 고임계치 버퍼(12)에 입력되고, 다른 입력 DATA- 신호가 저임계치 버퍼(10) 및 고임계치 버퍼(13)에 입력된다.
설명에 대한 이해를 용이하게 하기 위해, 저임계치 버퍼(9) 및 고임계치 버퍼(12)의 출력은, 입력 DATA+ 신호가 0.8V에 도달하는 순간에 반전되는 것으로 가정한다. 저임계치 버퍼(10) 및 고임계치 버퍼(13)의 출력은 입력 DATA- 신호가 1.3V에 도달하는 순간에 반전된다.
OR 게이트 회로(11)는 저임계치 버퍼(9 및 10)의 출력을 수신하고, NOR 게이트 회로(14)는 고임계치 버퍼(12 및 13)의 출력을 수신한다.
셋/리셋 래치 회로(5)는 서로 교차 접속된 NAND 게이트 회로(15 및 16)로 구성된다. OR 게이트 회로(11)의 출력은 셋 입력으로 사용되고, NOR 게이트 회로(14)의 출력은 리셋 입력으로 사용된다.
다음으로, 도 4 및 도 5를 참조하여, 두 개의 차동 데이터 입력 (DATA+ 및 DATA-) 신호 수신시, 싱글-엔드-제로 수신기 회로가 어떻게 동작하는지가 설명될 것이다.
도 5는 도 4에 도시된 싱글-엔드-제로 수신기 회로의 타이밍도이다. 도 5는 입력 단자(1 및 2) 각각의 입력 DATA+ 및 DATA- 신호, 슈미트 버퍼(9, 10, 12, 13) 각각의 출력, OR 게이트 회로(11) 및 NOR 게이트 회로(14) 각각의 출력, 및 출력 SE0 단자(6)로부터 출력되는 SE0 신호를 도시하고 있다.
통상적으로, 데이터가 두 개의 차동 데이터 (또는 DATA+ 및 DATA-)로서 전송되는 경우, 데이터는 '0'과 '1'의 쌍의 형태로 변화한다. 입력 DATA+ 및 DATA- 신호가 둘 다 동시에 '0'인 경우, 이것은 패킷의 단부임을 의미하며, 이 때 SE0 신호는 '1'이다. 데이터가 전송되지 않는 아이들 상태(idle state)에서, 데이터 라인은 풀-업(pull-up) 또는 풀-다운(pull-down)되어, 입력 DATA+ 및 DATA- 신호 중 하나는 '1'이 되고, 다른 하나는 '0'이 되게 한다.
도 5는 입력 DATA+ 및 DATA- 신호 각각의 상승 시간 및 하강 시간이 언밸런스한 경우, 즉 상승 시간이 하강 시간보다 긴 경우를 도시하고 있다. 종래의싱글-엔드-제로 수신기 회로에서, 상승 시간 및 하강 시간이 언밸런스한 경우에는 SE0 신호 내에서 글리치가 발생하기 쉬웠다. 본 발명은, 상승 시간 및 하강 시간이 언밸런스한 경우에도, SE0 신호 내에서의 글리치 발생을 방지하기 위한 것이다.
도 4에 도시된 저임계치 버퍼(9)의 출력은 입력 DATA+ 신호의 저임계치측에서, 즉 도 5에서의 시점 A3, A6, A10 및 A11에서 변화한다. 마찬가지로, 다른 저임계치 버퍼(10)의 출력은 입력 DATA- 신호의 저임계치 측에서, 즉 도 5에서의 시점 A2 및 A7에서 변화한다. 고임계치 버퍼(12)의 출력은 입력 DATA+ 신호의 고임계치 측에서, 즉 도 5에서의 시점 A1, A8, A9 및 A12에서 변화한다. 마찬가지로, 다른 고임계치 버퍼(13)의 출력은 입력 DATA- 신호의 고임계치 측에서, 즉 도 5에서의 시점 A4 및 A5에서 변한다.
도 4에 도시된 OR 게이트 회로(11)의 출력은, NAND 게이트 회로(15 및 16)로 구성된 셋/리셋 래치 회로(5)용 셋 신호가 된다. 도 5의 시점 A10에서, OR 게이트 회로(11)의 출력은 '0'이 된다. 즉, 셋 신호는 액티브 상태가 된다. 이 때, 리셋 신호로서의 NOR 게이트 회로(14)의 출력은 '1'이다. 즉, 인액티브 상태가 된다. 따라서, 도 5의 시점 A10에서, SE0 신호는 '1', 즉 액티브 상태가 된다. 도 5의 시점 A11에서, 입력 DATA+ 신호는 '0'으로부터 '1'로 변하므로, 저임계치 버퍼(9)의 출력이 변화하는 동시에, OR 게이트 회로(11)의 출력도 '0'에서 '1'로 변한다. 이 때, SE0 신호용 셋 신호가 인액티브가 되더라도, 리셋 신호로서의 NOR 게이트 회로(14)의 출력도 '1', 즉 인액티브 상태가 된다. 따라서, SE0 신호는 이전 상태 '1'을 유지하고 액티브 상태로 유지된다.
도 5의 시점 A12에서, 입력 DATA+ 신호는 고임계치와 동일해지고, 고임계치 버퍼(12)의 출력이 변화하는 동시에, NOR 게이트 회로(14)의 출력은 '1'에서 '0'으로 변한다. 이 때, 셋/리셋 래치 회로(5)를 위한 리셋 신호 및 셋 신호는 각각 액티브 및 인액티브 상태가 되고, SE0 신호는 인액티브 상태가 된다. 요구되는 SE0 신호의 액티브 폭을 만족시키기 위해, SE0 신호를 출력하는 셋/리셋 래치 회로(5)는 시점 A10에서 셋되고, 시점 A12에서 리셋되도록 구성된다.
상기와 같은 방식의 디코딩을 통해 싱글-엔드-제로 신호를 얻음으로써, 각각의 차동 데이터 입력 신호의 상승 시간 및 하강 시간이 언밸런스한 경우에도, SE0 신호 내에서의 글리치 발생이 방지될 수 있다.
상기와 같은 구성에 의하면, 두 개의 차동 데이터 입력 신호가 서로 교차할 때, 싱글-엔드-제로 신호에서 글리치가 발생하는 것을 방지할 수 있기 때문에, 내부 회로에서 글리치로 인한 오동작이 발생하지 않는다. 또한, 글리치에 대한 대응 수단으로서의 외부 회로가 불필요하다.
또한, 본 발명은, 하나의 차동 데이터 입력 신호의 상승 시간과 다른 차동 데이터 입력 신호의 하강 시간이 언밸런스한 경우에도, 싱글-엔드-제로 신호 내에서의 글리치 발생을 방지할 수 있다. 이것은, 셋/리셋 래치 회로가 상이한 시점에서 셋 및 리셋되어, 요구되는 싱글-엔드-제로 신호의 액티브 폭을 만족시키도록 한 구성 때문이다.
Claims (7)
- 싱글-엔드-제로 수신기 회로(single-end-zero receiver circiut)에 있어서,제1 및 제2 차동 데이터 입력 신호를 둘 다 수신하고, 상기 제1 및 제2 차동 데이터 입력 신호 모두가 제1 임계 전압보다 낮은지를 검출하기 위한 저임계치 검출기(low-value threshold detector);상기 제1 및 제2 차동 데이터 입력 신호 모두를 수신하고, 상기 제1 및 제2 차동 데이터 입력 신호 중 하나가, 상기 제1 임계 전압보다 높은 제2 임계 전압보다 높은지를 검출하기 위한 고임계치 검출기(high-value threshold detector); 및싱글-엔드-제로 신호를 출력하기 위한 셋/리셋 래치 회로(set/reset latch circuit) -상기 셋/리셋 래치 회로는, 상기 제1 및 제2 차동 데이터 입력 신호 모두의 레벨이 상기 제1 임계 전압 이하인 경우 셋되고, 상기 제1 및 제2 차동 데이터 입력 신호의 레벨 중 하나가 상기 제2 임계 전압보다 높은 경우 리셋됨-를 포함하는 싱글-엔드-제로 수신기 회로.
- 제1항에 있어서, 상기 저임계치 검출기는,상기 제1 및 제2 차동 데이터 입력 신호를 각각 수신하는 제1 및 제2 저임계치 버퍼; 및상기 제1 및 제2 저임계치 버퍼 각각의 출력을 수신하는 OR 게이트 회로를 포함하는 싱글-엔드-제로 수신기 회로.
- 제1항에 있어서, 상기 고임계치 검출기는상기 제1 및 제2 차동 데이터 입력 신호를 각각 수신하는 제1 및 제2 고임계치 버퍼; 및상기 제1 및 제2 고임계치 버퍼 각각의 출력을 수신하는 NOR 게이트 회로를 포함하는 싱글-엔드-제로 수신기 회로.
- 제1항에 있어서, 상기 셋/리셋 래치 회로는,상기 저임계치 검출기 및 상기 고임계치 검출기의 출력을 각각 수신하고, 서로 교차 접속된 제1 및 제2 NAND 게이트 회로를 포함하는 싱글-엔드-제로 수신기 회로.
- 제1항에 있어서,상기 저임계치 검출기는, 상기 제1 및 제2 차동 데이터 입력 신호를 각각 수신하는 제1 및 제2 저임계치 버퍼를 포함하고,상기 고임계치 검출기는, 상기 제1 및 제2 차동 데이터 입력 신호를 각각 수신하는 제1 및 제2 고임계치 버퍼를 포함하며,상기 셋/리셋 래치 회로는, 상기 제1 및 제2 저임계치 버퍼 모두가 논리값 '0'을 검출할 때 셋되고, 상기 제1 및 제2 고임계치 버퍼 중 하나가 논리값 '1'을 검출할 때 리셋되는 싱글-엔드-제로 수신기 회로.
- 제1항 내지 제5항 중 어느 한 항에 있어서,데이터 신호가 전송되지 않는 아이들 상태(idle state)에서, 상기 제1 및 제2 차동 데이터 입력 신호 중 하나는 하이 레벨로 유지되고, 다른 하나는 로우 레벨로 유지되도록, 데이터 라인이 풀-업(pull-up) 및 풀-다운(pull-down)되는 싱글-엔드-제어 수신기 회로.
- 제1항 내지 제5항 중 어느 한 항에 있어서,상기 셋/리셋 래치 회로는 상기 싱글-엔드-제로 신호의 요구되는 액티브 폭(active width)을 만족시키도록 상이한 시점에서 셋 및 리셋되어, 상기 제1 및 제2 차동 데이터 입력 신호 중 하나의 상승 시간과 다른 하나의 하강 시간이 언밸런스한 경우에도, 상기 싱글-엔드-제로 신호의 글리치(glitches) 발생을 방지하는 싱글-엔드-제어 수신기 회로.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34643798A JP3156782B2 (ja) | 1998-12-07 | 1998-12-07 | シングルエンドゼロレシーバ回路 |
JP1998-346437 | 1998-12-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000052417A KR20000052417A (ko) | 2000-08-25 |
KR100309233B1 true KR100309233B1 (ko) | 2001-11-05 |
Family
ID=18383426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990055060A KR100309233B1 (ko) | 1998-12-07 | 1999-12-06 | 싱글-엔드-제로 수신기 회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6570934B1 (ko) |
JP (1) | JP3156782B2 (ko) |
KR (1) | KR100309233B1 (ko) |
TW (1) | TW451557B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10825416B2 (en) | 2018-06-21 | 2020-11-03 | Samsung Display Co., Ltd. | Interface system and display device including the same |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100544218B1 (ko) * | 2000-10-05 | 2006-01-23 | 마쓰시타 덴키 산교 가부시끼 가이샤 | 디지털 데이터 전송 장치, 전송로 부호화 방법, 및 복호방법 |
KR100405023B1 (ko) * | 2000-12-05 | 2003-11-07 | 옵티시스 주식회사 | 유니버셜 직렬 버스용 광통신 인터페이스 모듈 |
US20030198302A1 (en) * | 2002-04-17 | 2003-10-23 | Wireless Interface Technologies, Inc. | DC-tolerant bit slicer and method |
KR100440451B1 (ko) * | 2002-05-31 | 2004-07-14 | 삼성전자주식회사 | 전압 글리치 검출 회로, 그것을 구비하는 집적회로장치,그리고 전압 글리치 어택으로부터 집적회로장치를보호하는 장치 및 방법 |
US7592844B2 (en) * | 2007-01-19 | 2009-09-22 | Power Integrations, Inc. | Comparator with complementary differential input stages |
KR101079603B1 (ko) * | 2009-08-11 | 2011-11-03 | 주식회사 티엘아이 | 3레벨 전압을 이용하는 차동 데이터 송수신 장치 및 차동 데이터 송수신 방법 |
US8867595B1 (en) * | 2012-06-25 | 2014-10-21 | Rambus Inc. | Reference voltage generation and calibration for single-ended signaling |
US9523722B2 (en) | 2014-06-02 | 2016-12-20 | Winbond Electronics Corporation | Method and apparatus for supply voltage glitch detection in a monolithic integrated circuit device |
KR101730638B1 (ko) * | 2016-08-22 | 2017-04-26 | 윈본드 일렉트로닉스 코포레이션 | 모놀리틱 집적 회로 디바이스에서 공급 전압 글리치를 검출하는 방법 및 장치 |
CN107800409B (zh) * | 2017-11-16 | 2020-11-06 | 湖南工业大学 | 积累式干扰脉冲过滤方法 |
CN109831188A (zh) * | 2019-01-14 | 2019-05-31 | 四川九洲电器集团有限责任公司 | 信号处理方法及装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5889419A (en) * | 1996-11-01 | 1999-03-30 | Lucent Technologies Inc. | Differential comparison circuit having improved common mode range |
US5940448A (en) * | 1997-09-03 | 1999-08-17 | National Semiconductor Corporation | Universal serial bus receiver having input signal skew compensation |
US6433627B1 (en) * | 2000-07-20 | 2002-08-13 | Silicon Graphics, Inc. | GTL+one-one/zero-zero detector |
US6462589B2 (en) * | 2000-11-17 | 2002-10-08 | Tektronix, Inc. | Bus capture circuit for single-ended and differential signals |
-
1998
- 1998-12-07 JP JP34643798A patent/JP3156782B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-06 US US09/454,913 patent/US6570934B1/en not_active Expired - Fee Related
- 1999-12-06 KR KR1019990055060A patent/KR100309233B1/ko not_active IP Right Cessation
- 1999-12-07 TW TW088121526A patent/TW451557B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10825416B2 (en) | 2018-06-21 | 2020-11-03 | Samsung Display Co., Ltd. | Interface system and display device including the same |
Also Published As
Publication number | Publication date |
---|---|
JP3156782B2 (ja) | 2001-04-16 |
JP2000174826A (ja) | 2000-06-23 |
TW451557B (en) | 2001-08-21 |
US6570934B1 (en) | 2003-05-27 |
KR20000052417A (ko) | 2000-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100309233B1 (ko) | 싱글-엔드-제로 수신기 회로 | |
US5539337A (en) | Clock noise filter for integrated circuits | |
US7746131B2 (en) | Reset signal filter | |
US20070296455A1 (en) | Disconnection and short detecting circuit that can detect disconnection and short of a signal line transmitting a differential clock signal | |
US6591319B2 (en) | Glitch protection and detection for strobed data | |
US4591744A (en) | Transition detection circuit | |
US4282489A (en) | Metastable detector | |
US7800406B2 (en) | Apparatus, circuit and method of transmitting signal | |
US6377108B1 (en) | Low jitter differential amplifier with negative hysteresis | |
TWI701444B (zh) | 感測電路 | |
KR100486261B1 (ko) | 스큐가 없는 듀얼 레일 버스 드라이버 | |
US7222208B1 (en) | Simultaneous bidirectional port with synchronization circuit to synchronize the port with another port | |
US5732090A (en) | Edge detection circuit for detecting edge of input signal without erroneous detection | |
US6670832B1 (en) | Glitch detect filter | |
KR100305718B1 (ko) | 입/출력버퍼의글리치제거회로 | |
US6570930B2 (en) | Three-state differential data transmission with self latching ability | |
KR100313532B1 (ko) | 노이즈 제거 회로 | |
JP2540765B2 (ja) | 誤動作防止テスト回路 | |
US6958679B1 (en) | Binary hysteresis equal comparator circuits and methods | |
JP2012205041A (ja) | インターフェース回路 | |
US5057706A (en) | One-shot pulse generator | |
KR100437622B1 (ko) | 입력회로 | |
KR100243755B1 (ko) | 클럭 페일 검출장치 | |
KR100367739B1 (ko) | 노이즈 제거기 | |
KR100494646B1 (ko) | 반도체 메모리 소자의 어드레스 천이 검출기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20130822 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |