TW411411B - Memory controller with continuous page mode and method therefor - Google Patents

Description

AlUxl A7 ------______ B7_ 五、發明説明（1 ) 患應用之參考 本案已於1998年1月23曰向美國政府申請專利編號 09/010,976 建檔。 _發明範圍 本發明是大fa上疋關於記憶體系統者。更精確的説’本 發明是關於記憶體控制器者。 查明背景 記憶體裝置傳統上藉由—组由所有製造商使用之相當標 準的控制信號來控制。例如，傳統上藉由一列位址選通 (RAS)信號，一行位址（CAS)選通信號，及一允寫（WE)信號 存取動遙隨機存取記憶體（DrAMs)。這些信號用以控制該 記憶體上之内部電路的時序，並該記憶體通常相關於任何 其他系統時鐘信號非同步的執行。近來，同步DRAMs也變 得流行起來。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再楨寫本頁) 一般説來，一記憶體控制器藉由提供―列位址至該 DRAM及起動RAS以啓動一 dram存取。在該DRAM鎖定 該列位址之後，該記憶體控制器提供一行位址至該dram 及起動CAS。一旦該DRAM鎖定該行位址，該DRAM視情 況提该資料至一資料匯流排，或是鎖定出現在該資料匯流 排上的資料。該記憶體控制器停止ras與CAS，以終止該 週期。爲回應該RAS之终止，該DRAM預充電所有列，以 準備隨後存取其他列。 在該先前技藝中，已知基本DRAM時序有兩個很重要的 變異。已知該第一種變異爲叢發頁模式。在一叢發頁模式 -4 - 本紙乐尺度適用中國國家標準（CNS )八4規格（2L0X297公釐） 411411 A7 B7 五、發明説明（ 之存取中，該記憶體控制器 从叫μ 士 芩楮由提供第一個一群相關的位 址開始孩存取該DRAM。例4 丄 ^ ^ 例如，在該第一位址之後該位址 了约連序位址，或可以_預宏、2 杰'、疋万式棑序。例如，如由美國 專利號碼4,799，199所揭露6fl ^ ’’孩位址可以模Μ群集於該 弟一位址。該DRAM藉由效备4α ^ t ,, 田0動對應於該選取列之字線開始 威最發存取。因爲有好雜、k 杓,灯成什的資料位於該選取列上，隨後 在該叢發的存取在該列沒有解 β科除逑取的情況下進行。因此 ，該記憶體控制器在該叢發德s ， 、 取货僱3衣週期中保持RAS啓動狀態 並只撤消CAS以選取不同的广 * j的订。DRAMs執行叢發頁模式 存取能夠比執行一相同數量 里又非叢發存取要來的快速，因 爲叢發頁模式存取除去了對—些行位址之不必要的重複解 碼。但是，叢發頁模式並不允許對同—行以非預定方式有 兩個或兩個以上的存取。 每濟部中央標準局員工消費合作社印製 另—變異爲已知的全頁模式。在全頁模式系統中，—後 來位址與-先前位址做比較以決定是否該隨後之存取到相 同列’也就是已知的頁。如果該後來的位址是到該相同頁 ，忒记fe體控制奋藉由提供該相同之列位址至dram並啓 7 RAS而不需要執行一多餘的列選擇。因此該記帳體控制 存保持RAS啓動並避免該列位址選擇週期有任何隨後的存 取到相同列。但是爲了要做比較，實施全頁模式之記憶體 ，制器直到該第二位址可用並完成該位址比較，否則不能 楮由撤消RAS以開始該DRAM之預充電。全頁存取所需之 多餘預充電時間通常抵銷了在同—列上以任意方式存取位 址的優點。全頁模式之另—缺點爲該全頁模式並不能與 家標準( a? 411^·^ B7 經濟部中央標準局KT工消費合作it印製 五、發明説明（3 伸貧料輸出（EDO)記憶體共用。EDG記憶體在㈤被撤消 前，保持資料有效於資料輸出腳上一段延伸時間。因爲全 頁模式記憶體需要該後續位址變爲有效以決定是否停^ RAS，開始下個循環週期及可能甚至引起競用該資：：流 排。 動β憶體所需要的是—控制器，該控制器允許全頁存 取，但疋'又有預充電損失並有最小的電路區域。本發明提 供這樣:的記憶體控制器及—相關方法，並其特色^優點 將以1¾等圖示及伴隨之説明做更進一步的描述。 _圖示的簡軍説明 自下列詳細描述以及如號碼所示之圖片與對應的部份中 ，即可更清楚了解本發明之特色及優點，其中： 圖丨.方塊圖所示爲依據本發明组成—具有一記憶體控制 器之資料處理系統。 圖2.方塊圖所示爲圖1之頁擊邏輯。 圖J .所π爲一計時圖對了解圖丨之記憶體控制器的運作 很有幫助。 較佳具體！施例之詳細説明 依據本發明，一記憶體控制器具有用以存取—記憶體之 模式，已知爲連續頁模式。該記憶體控制器適用於耦合至 一管線匯流排’在該管線匯流排傳送資料給一第—存取之 前’用於第二’隨後存取之位址會出現於該匯流排d該記 憶體控制器儲存該第一位址並將其與第二位址比較。如果 該第二位址之頁位址部份與該第一位址之頁位址吻合 -------------------- - 6 - 太紙浪尺度適用中S國家樣) A4規格（21(^—297公發〉 -----------ΓΚ--裝------訂------線 (請先閩讀背面之注意事項再填寫本頁) 經濟部中央標準局一貝工消费合作社印製 4ii4il A7 —--------B7 五、發明説明(T"j一~ s ，孩記憶體控制器保持該頁開啓，在第一及第二循環週期 間並不啓勤一預充電。如果該第二位址之頁位址部份與第 —位址疋頁位址部份並不吻合，或並未提供該第二位址， 在第一循環週期中，該記憶體控制器藉由啓動一預充電來 關閉孩頁’以避免與傳統全頁模式有關之預充電損害。 這些及其他特性可將可藉由參考圖丨來了解，依據本發 明’在圖1方塊圖中所示構成—具有記憶體控制器42之資 料處理***40。資科處理系統40通常包括一處理器4 1， —€憶體控制器42 ’及一動態隨機存取記憶體（DraM)43 。當上下中文所述爲DRAM，本發明應該視爲同樣適用於 —同步DRAM(SDRAM)。處理器41具有一雙向控制端藉由 —對應之内部匯流排傳送標示爲"控制”之控制信號，一位 址輸出端藉由一對應之内部匯流排以傳送標示爲"位址"之 信號’及一雙向資枓端用以傳送標示爲”資料”之信號。 °己fe體控制器42包括頁擊邏輯44，一位址比較器或位 址比較電路45，位址多工器46，控制暫存器47，及一控 制部份或狀態機56。頁擊邏輯包括一第一輸出端耦合至該 ADDRESS匯流排，一第二輸入端耦合至該CONTROL匯流 排，及一輸出端用以提供一標示爲”PAGE HIT”之信號。位 址比較電路45具有一輸入端用以接收該ADDRESS之一部 份，及一輸出端用以提供一標示爲"DRAM HIT"之信號。在 該所示之具體實施例中，處理器41輸出一 3 2 -位元位址 Α:，ι-Α〇，並位址比較電路45接收這些標示爲"Αοι-Αν + ι"位 址信號的一邵份。位址比較電路4 5具有一輸入端用以接收 本纸後尺度通用中國國家標準（cns ) μ規格（；!!():< 297公瘦） f靖先閣讀背面之注意事項再ir寫本頁) 裝. *ΐτ 線 411411 A7 B7 五'發明説明（5 ) 位址信號A^-Anh ’及一輸出端用以提供一標示爲"dram HIT”<信號。位址多工器46具有一輸入端用以接收位址信 號AN-A〇，一控制輪入端，及一輸出端用以提供％位址信 號。DRAM 43並未對映至較低之位址位元，而是對映至Μ 較高位址位元。控制暫存器47具有一雙向控制端，及一雙 向端連接雙向端連接至該DATA匯流排。狀態機56具有一 雙向控制端連接至該處理器4 1之控制端以傳送該 CONTROL信號，一雙向控制端連接至該控制暫存器47之 控制端’ 一輸入端用以接收該DRAM HIT信號，及一輸出 端用以提供有效邏輯低電平之RAS，C AS與WE控制信號 ，及一雙向資料端連接至該處理器4 1之資料端。 在一般操作下’ DRAM 43對映至標示爲"an ... a9”之μ 高階位址位元。注意Μ位址位元需要不連續。因爲DRaM 43需要該低位址先提供至該位址匯流排，記憶體控制器42 能直接提供這個位址至匯流排而不需要執行—多工功能。 直到該位址比較電路45輸出該DRAM HIT信號，該信號會 延伸一目前記憶循環週期，否則該多工功能不能被啓動。 依據本發明’記憶體控制器42在一新的模式中，已知爲 連續頁模式，可執行全頁存取而沒有伴隨之預充電損失。 處理器4 1爲一管線化的處理器’該處理器藉由在用於一先 前存取之資料被傳送之前爲下一個存取提供—位址，能夠 以管線流通技術連序記憶體存取。頁擊邏輯44具有__輸入 用以接收該ADDRESS之部份，該ADDRESS定址在DRAM 43中之一頁口藉由考慮位於DRAM 43中之頁内的位元组 本纸伕ϋ適用中国國家標辛（CMS ) A4現格（2iO',<297公.S ..........—1— _ „ 裳-------訂------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 經濟部中央標準局員工消費合作社印裂 A7 B7 五、發明説明（6 ) 之數量，這個部份將會少於所有位址位元。頁擊邏輯44也 具有一輸入用以接收一些由處理器41所提供之CONTROL 信號。這些控制信號包括至少一控制信號指示一傳送已經 開始，並另一控制信號指示跟隨在一第一信號之後的下一 信號有效。頁擊邏輯44啓動該PAGE HIT信號以回應到同 一頁的管線化位址之一對位址中的下一位址。 狀態機56使用該PAGE HIT信號及其他CONTROL信號 以決定是否該下一管線化之存取到該相同頁，並作一提前 決策是否預充電DRAM 43預期另一列位址循環。狀態機56 抽樣該PAGE HIT信號在一第一記憶體存取之間，在其間 下一循環週期之管線化位址將爲有效。如果PAGE HIT在 此時啓動並該下一位址爲有效，狀態機56保持RAS啓動。 如果PAGE HIT在此時不活動或是該下一位址未生效，狀 態機56(在一傳播延遲之後）立即停止RAS。這立即停止爲 回應一管線化位址，允許該預充電早些開始並避免該全頁 模式之預充電損耗。 此外，記憶體控制器42以最低限度之電路實施連續頁模 式。藉由參閲相關之圖2 .，此優點將變得更顯而易見，圖2 以方塊圖形成圖丨之頁擊邏輯44。頁擊邏輯44包括一頁 保持暫存器60及一頁擊比較邏輯62。頁保持暫存器60包 括一第一輸入，連接至該ADDRES S匯流排並接收部份的 ADDRESS，該ADDRESS編碼DRAM 43之頁。頁保持暫 存器包括一第二輸入，連接至該CONTROL匯流排用以接 收一部份之CONTROL信號必須在適當時間鎖定該 _______________- 9 "________ &張尺度適用中國國家標隼（CNS ) A4規格（2丨0X297公釐) (請先閲讀背面之注意事項再故寫本頁} • J I裝 、?Γ

- HHJ 線-------— ------ A7 B7 411411 五、發明説明（7 ADDRESS之頁部份。最好，這些CONTROL信號包括一作 號’該信號指示一傳送之開始。頁保持暫存器60也具有„ 輸出，用以提供該ADDRESS之鎖定部份。 頁擊比較器62具有一第一輸入連接至頁保持暫存器 之輸出。一第二輪入連接至該ADDRESS匯流排之頁部份 ，並一輸出用以提供該PAGE HIT信號。當儲存在頁保持 暫存器60中之値與該ADDRESS的頁部份相符，頁擊比較 器62起動該頁擊信號。値得注意的是，該頁擊比較器也能 包括一控制輸入，該控制輸入決定何時執行該比較，爲了 避免在無意義的比較時段消耗電力。 値得注意的是，不論DRAM 43被切割爲幾個記憶體組， 買擊邏輯44只需要一單頁保持暫存器及比較電路。因此記 憶體控制器42只用最低限度的多餘電路來實施連續頁模 ^ 0 一 圖3所示爲-計時圖，對於了解圖i之記憶體㈣器的 運作很有繁助。値得注意的I ’當本發明可同時適用於同 步DRAM，在上下文中以非同步DRAM來說明。然而圖3 所示爲一主時鐘信號（CLOCK)，該户狀开m + τ , . 成L洗可用來控制記憶體 控制器42並有助於參照。而且圖3类；；# M J衣不兩種情沉，在其中 記憶體控制器42能夠提前停止Ras。兮楚 ^ „ 硪弟一種情況藉由一 標示爲"INTERNAL ADDRESS 1"沾& 的k 5虎求說明。在一椁示 爲"BUS CYCLE Γ之第一匯流排循瑨 f傾j衣週期中，internal ADDRESS 1具有一標示爲”R1CI_，>把技 , <数値，在其中R1代表 該列位址部份及C 1代表該行位址却〃八 . t 4你。記憶體控制器42 10- 本纸伕尺度適用中國國家標孪（CNS ) A4規格（210X 297公螢 -------^丨裝------訂--------為 (請先閔讀背面之注意事項再填巧本頁) 經濟部中央標孪局員工消费合作社印製 經涛部中央標準局負工消货合作.社印裂 411411 at ____B7 五、發明説明（8 ) 藉由提供位址R1做爲外界位址及啓動RAS以執行BUS CYCLE 1。隨後，INTERNAL ADDRESS 1 爲一第二存取 傳遞一第二位址，該第二存取與第一存取以管線化方式處 理=此術數値以位址R2C2表示。在R2=R1情況下，並因 此頁集邏輯44啓動該PAGE HIT信號。信號AS(位址選通） 指示外部匯流排循環週期啓動。爲回應該PAGE HIT信號 之啓動’狀態機56保持RAS有效，但是在傳遞該第一資料 元件之後停止CAS。 INTERNAL ADDRESS 1之一隨後數値在該第二匯流排循 環週期時出現並命名爲R3 C 3。在R3 * R2的情況下，並在 BUS CYCLE 2該頁擊邏輯44之間變成不活動狀態。在BUS CYCLE 2期間，當狀態機取樣PAGE HIT並發現其爲不活 動狀態，該狀態機藉由停止RAS及C AS以終止該頁模式存 取。但是，依據本發明，狀態機56提前停止RAS，大約在 該匯流排循環週期2當中。這樣提早停止RAS允許DRAM 43之列提早開始預充電，並該下一匯流排循環（BUS CYCLE 3)沒有任何延誤的發生。其也允許延伸資料輸出（EDO)運作 而沒有競爭。 另一種方式，命名爲1'INTERNAL ADDRESS 2"之後續位 址可與 ADDRESS BUS 連接。在 INTERNAL ADDRESS 2 與 INTERNAL ADDRESS 1間的不同在於當狀態機56取樣 PAGE HIT時，爲BUS CYCLE 3準備之位址在匯流排上還 無效。記憶體控制器42假設該次一循環並非至同一頁，並 以與INTERNAL ADDRESS 1相同方式提早開始該RAS預 ___ -11 -___ 本纸張尺度適用中國國家標卒（CNS ) Λ4规格（2iO;< 297公笼） ----I --:丨裝------訂------線 (請先鬩讀背面之注意事項再〜寫本頁) A7 B7 41^.411 五、發明説明（9 充電循環週期。 、雖然士發明以參考—特定具體實例的方式陳述’該等熟 :此技蟄者可以進一步修正及改進。例如，該揭露之記杈 體控制器可以適時於同步與非同步dram ^除了基於電容 性的儲存裝置，其他種類之記憶體也可使用。因此，必須 要了所’本發明包含所有不脱離下述加申請專利範圍所界 疋義之本發明範圍之修正。 请 先 讀 背 之 i 事 項 再 ί裝 頁 訂 線 茲濟部中央嘌隼局負工消费合作社印装 胁 公

Claims (1)

1. 411411 A8 B8 C8 D8 六、申請專利範圍 經濟部中央標準局員工消费合作社印製 一種具有連續頁模式之記憶體控制器（42),包括： 一位址輸入端，適於耦合至—營 τ碌式匯泥排之位址臂 份； -暫存器_，減-Μ合至該位址輸人端之輸入端， -控制輸入端用以接收—第—控制信號，當該信號動作 時，指示一傳輸之開始，及—輪+ α , ^ 夂输出崎，其中該暫存器（6〇 在ί衾輸入3¾¾儲存一數値以回癖母堂 I, , 裂m以μ &忒弟一控制信號之動作； -比較器阳）’具有—第―輸人端_合至該暫存器（6〇 之輸出端，一第二輸入端耦合至該管線區流排之位址部 份，及一輸出端用以提供一頁命中信號：及 一狀態機（56)，具有一第一輸入端用以接收該頁命中信 號，一第二輸入端用以接收—第二控制信號，當該控^丨 信號動作時，在一第一存取完成之前，指示在該管線式 匯流排之位址部份的次一位址有效，及一輸出端耦合^ 一外部匯流排之控制部份，該狀態機（56)藉由動作至少 一個外部控制信號以控制在該外部匯流排上的第一存取 ’並fi4後在違外邵區成排上開始一預充電，以回應該第 一拉制t號在讀弟一存取時之停止，或該頁命中信於在 該第二控制信號動作時之停止。 2‘如申請專利範固第I項之記憶體控制器（42)，其中至少— 外部控制信號包含一列位址選通信號。 3. 如申請專利範園第1項之記憶體控制器（42)，其中至少— 外部控制信號尚包含一行位址選通信號。 4. 一種用以存取一記憶體（43)之方法，包括下列步驟： 1· -13- 本紙張尺度逋用中國國家標隼（CNS ) A4現格（210 X 297公釐） I n (請先閱讀背面之注意事項再填寫本頁) 訂 -f I -- ΐ 經濟部中央標準局貝工消费合作社印製 AS B84ii4il 舄六、申請專利範圍 自一管線式内部匯流排接收一第一内部存取之第一位 址： 對應於在一外部匯洗排上之第一内部存取，藉由動作 至少一外部控制信號以操控一第一外部存取：並 如果在該第一外部存取完成之前，自該管線式内部匯 流排接收一第二内部存取之第二位址’執行該下列步驟： 比較該第二位址與該第一位址；並 如果該第二位址不等於該第一位址時，在該第一外部 存取期間，開始該記憶體（43)之預充電。 5. 如申請專利範圍第4項之方法，尚包括如果在該第一内 部存取完成之前，未自該管線式内部匯流排收到該第二 内部存取之第二位址時於該第一外部存取期間内，動作 該記憶體之預先充電的步驟。 6. —種用以存取一記憶體（4 3 )之方法，包含下列步驟： 接收自一官線式内部涯流排之第 一内部存取的第一位 址： 藉由動作至少一外部控制信號，控制一第一外邵存取 對應於一外部匯流排上之第一内部存取至該記憶體（43): 在完成該第一内邵存取之前，自該管線内哪匯说排選 擇性接收一第二内部存取之第二位址：並 如果在該第一内部存取完成前，未接收到自該管線式 内部匯流排之第二位址，則在該第一外部存取期間，動 作該記憶體（43)之預先充電。 -------ί-----1---ΐτ------d. (請先閱讀背面之注意事項再填寫本頁) -14- 本紙浪尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）