TW381310B - Method for the production of a MOS transistor - Google Patents

Method for the production of a MOS transistor Download PDF

Info

Publication number
TW381310B
TW381310B TW086113175A TW86113175A TW381310B TW 381310 B TW381310 B TW 381310B TW 086113175 A TW086113175 A TW 086113175A TW 86113175 A TW86113175 A TW 86113175A TW 381310 B TW381310 B TW 381310B
Authority
TW
Taiwan
Prior art keywords
region
channel transistor
mask
partial region
layer
Prior art date
Application number
TW086113175A
Other languages
English (en)
Inventor
Bernhard Lustig
Herbert Schafer
Martin Franosch
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW381310B publication Critical patent/TW381310B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

A7 B7 羚年：）日 谓請委員明示，本案修正後是否€更原實質+|經濟部中央標準局員工消費合作杜印製 五、發明説明 ( 1 具 有 短 通 道長 度 之MOS電晶體通常偽在具有LDE (輕微 1 1 I m 雜 汲 極 )外型 P r 〇 f i 1 e )和 HDD (大 量摻雜汲 極 )外型之 1 | 源 極 / 汲 極 區的 情 形下裂造 ,以避 免短通道 效 m 1 在 此 請 先 1 1 情 形 下 ♦ 與 H D D外型相較，L D D外型 具有較低 的 摻 雜 濃 度 閱 讀 1 背 1 和 較 小 的 深 度， 但 是，L D D外型延伸較接近閘極電極， 面 之 1 注 I 而 a 決 定 MOS電晶體之通道長度，在另一方面， HDD夕卜 型 意 事 1 具 有 較 小 的 接觸 電 阻。 項 再 1 填 1 為 了 要 製 造具 有 LDD和HDD夕卜型之 Μ 0 S電晶體， 先要在 寫 本 Λ 1 基 板 表 面 上 建構 閛 極介電質 和閘極 電極，如 果 適 世 田 » 使 頁 1 1 用 閘 極 堆 加上 薄 間隔物（如20 nm) 當作遮罩 » 由 佈 植 1 I 製 造 L D D外型，然後在閘極堆叠的側面上形成厚間隔物 1 1 I 9 接 箸 使 用 具有 厚 間隔物之 閛極堆 昼當作遮 罩 * 藉 由 佈 1 訂 植 製 造 HDD外型（ 例 如，T . Oh g U Γ 0 等 人在VLS I Τ e c h η .D i ε . I I (1996) 第 132頁或Y .N a k a h a r a等人 在 V LS I Τ e c h η * D i s · 1 1 (1996) 第 174頁所發表之論文）。 1 1 摻 雜 外 型 之最 小 可達到深 度係受 限於退火 和 活 化 植 入 1 線 雜 質 所 需 之 熱處 理 步驟。 1 本 發 明 偽 基於 詳 加敘述根 據在通 道區附近 可 以 得 到 較 1 1 小 摻 雜 外 型 之深 度 的Μ 0 S電晶體製造方法之問題。 1 I 此 問 題 可 根據 本 發明申請 專利範 圍第1項 之 方 法 解 決 1 t f 本 發 明 之 進一 步 細分出現 自其餘 的申請專 利 範 圍 〇 1 1 在 根 據 本 發明 之 方法中， Μ 0 S電晶體之源極/汲極區 i I 各 白 包 含 第 一部 分 區和第二 部分區 ，該第一 部 分 區 對 應 1 1 由 文 章 所 知 之H D D外型，第二部分區對應由文章所知之L D D -3 - 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210 >< 297公釐） A7 B7 羚年：）日 谓請委員明示，本案修正後是否€更原實質+|經濟部中央標準局員工消費合作杜印製 五、發明説明 ( 1 具 有 短 通 道長 度 之MOS電晶體通常偽在具有LDE (輕微 1 1 I m 雜 汲 極 )外型 P r 〇 f i 1 e )和 HDD (大 量摻雜汲 極 )外型之 1 | 源 極 / 汲 極 區的 情 形下裂造 ,以避 免短通道 效 m 1 在 此 請 先 1 1 情 形 下 ♦ 與 H D D外型相較，L D D外型 具有較低 的 摻 雜 濃 度 閱 讀 1 背 1 和 較 小 的 深 度， 但 是，L D D外型延伸較接近閘極電極， 面 之 1 注 I 而 a 決 定 MOS電晶體之通道長度，在另一方面， HDD夕卜 型 意 事 1 具 有 較 小 的 接觸 電 阻。 項 再 1 填 1 為 了 要 製 造具 有 LDD和HDD夕卜型之 Μ 0 S電晶體， 先要在 寫 本 Λ 1 基 板 表 面 上 建構 閛 極介電質 和閘極 電極，如 果 適 世 田 » 使 頁 1 1 用 閘 極 堆 加上 薄 間隔物（如20 nm) 當作遮罩 » 由 佈 植 1 I 製 造 L D D外型，然後在閘極堆叠的側面上形成厚間隔物 1 1 I 9 接 箸 使 用 具有 厚 間隔物之 閛極堆 昼當作遮 罩 * 藉 由 佈 1 訂 植 製 造 HDD外型（ 例 如，T . Oh g U Γ 0 等 人在VLS I Τ e c h η .D i ε . I I (1996) 第 132頁或Y .N a k a h a r a等人 在 V LS I Τ e c h η * D i s · 1 1 (1996) 第 174頁所發表之論文）。 1 1 摻 雜 外 型 之最 小 可達到深 度係受 限於退火 和 活 化 植 入 1 線 雜 質 所 需 之 熱處 理 步驟。 1 本 發 明 偽 基於 詳 加敘述根 據在通 道區附近 可 以 得 到 較 1 1 小 摻 雜 外 型 之深 度 的Μ 0 S電晶體製造方法之問題。 1 I 此 問 題 可 根據 本 發明申請 專利範 圍第1項 之 方 法 解 決 1 t f 本 發 明 之 進一 步 細分出現 自其餘 的申請專 利 範 圍 〇 1 1 在 根 據 本 發明 之 方法中， Μ 0 S電晶體之源極/汲極區 i I 各 白 包 含 第 一部 分 區和第二 部分區 ，該第一 部 分 區 對 應 1 1 由 文 章 所 知 之H D D外型，第二部分區對應由文章所知之L D D -3 - 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210 >< 297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ V ) 1 i I 外 型 在 根 據 本 發 明 之 方 法 中 * 包 含 閛 極 介 電 質 和 閘 極 1 1 I 電 m 之 閘 極 堆 « 的 成 形 偽 跟 隨 著 基 本 上 具 有 共 形 邊 m 覆 1 蓋 之 第 一 輔 肋 層 的 沈 積 負 基 本 上 具 有 共 形 邊 m 覆 蓋 之 弟 請 先 1 二 輔 肋 層 偽 沈 積 在 該 第 · 輔 助 層 之 上 1 其 中 第 二 輔 助 層 閱 讀 背 1 1 可 以 相 對 於 第 一 輔 肋 層 作 選 擇 性 蝕 刻 ， 間 隔 物 Μ 由 非 面 之 1 I 等 向 回 蝕 刻 第 二 輔 肋 層 形 成 在 閘 極 電 極 的 側 面 區 域 之 中 意 事 1 y 接 著 利 用 佈 植 製 造 源 極 / 汲 極 區 之 第 部 分 區 ， 妖 後 項 再 1 4 繼 用 作 源 極 / 汲 極 區 之 第 二 部 分 成 形 之 後 為 選 擇 性 移 除 表 間 隔 物 與 第 一 部 分 區 相 較 1 第 二 部 分 區 具 有 較 低 的 摻 雜 頁 、W^ 1 1 m 度 和 較 小 的 深 度 » 因 為 間 隔 物 限 制 第 — 部 分 區 之 横 向 1 I 延 伸 » 所 以 其 横 向 延 伸 較 接 近 閘 極 電 極 〇 1 1 1 因 為 在 根 據 本 發 明 之 方 法 中 > 第 二 部 分 區 偽 在 第 一 部 1 訂 分 區 之 後 形 成 9 所 以 在 第 一 部 分 區 之 後 的 成 形 期 間 » 其 1 I 不 受 到 溫 度 的 影 響 ) 因 此 第 二 部 分 區 之 摻 雜 曲- 痕 度 防 1 1 止 通 道 區 t_XJ 朋 潰 > 結 果 可 以 得 到 令 人 滿 意 之 Μ 0 S電晶體短 1 1 通 道 行 為 的 較 陡 峭 摻 雜 濃 度 〇 Λ令 第 二 部 分 (per 藉 由 在 移 除 間 隔 物 之 後 i 在 之 後 要 形 成 1 第 二 部 分 區 之 區 域 t 蝕 刻 基 板 表 面 所 形 成 f 基 此 » 在 第 1 I 二 部 分 區 之 區 域 移 除 第 一 輔 肋 層 y 在 此 區 域 蝕 刻 基 板 1 I 表 面 之 製 程 傜 製 造 在 之 後 要 根 據 同 時 摻 雜 選 擇 裔 晶 填 滿 1 1 之 低 窪 槽 > 在 磊 晶 期 間 > 其 揍 雜 區 之 晶 體 品 質 對 應 基 板 1 I 之 晶 體 品 質 » 而 且 其 中 摻 雜 物 已 在 成 長 在 基 板 表 面 上 時 1 | 活 化 t 此 t±r» 兀 全 移 除 需 要 用 以 活 化 慘 雜 物 之 熱 處 理 步 驟 1 1 t 探 雜 外 型 偽 由 選 擇 之 晶 決 定 i 而 且 結 果 非 常 陡 0 1 | 4 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（4 ) 製造MOS電晶體之基板至少在主區域要為單晶矽，最 好使用單晶矽晶圓或S 0 I基板當作基板，此處，可在通 道區之中及之下提供矽/鍺層。 第一輔肋層最好是由Si〇2且/或Si3H4形成，而第 二輔叻層刖最好是由多晶矽形成，多晶矽相對於S i 0 2 且/或Si3 具有良好的選擇蝕刻性。 在製造互補式MOS電晶體期間，其優點為先藉由佈植 製造η通道電晶體之第一部分區，再作熱處理用以退火 及活化摻雜物，在佈植期間，用第一遮罩覆蓋Ρ通道電 晶體之區域，然後在Ρ通道電晶體之第一部分區形成之 後，移去第一遮罩，在此情形下，偽用第二遮罩覆蓋 η通道電晶體之區域，接著再移去第二遮罩和間隔物， 用第二遮罩覆蓋ρ通道電晶體，藉由佈植形成η通道電 晶體之第二部分區，在移去第三遮罩之後，在下一熱處 理步驟活化在η通道電晶體之第二部分區和Ρ通道之第 一部分區中的摻雜物之後，形成第四遮罩，此遮罩覆蓋 η通道電晶體之區域，在Ρ通道電晶體之區域中，移去 第一輔肋層，在Ρ通道電晶體之第二部分區之中蝕刻基 板的表面，結果，在此區中的基板表面内産生低窪槽， 接箸藉由同時摻雜選擇磊晶形成Ρ通道電晶體之第二部 分區，因為，在此方法中，先完成η型摻雜離子之佈植 ，再形成第二ρ型摻雜區，所以儘管在晶體中Ρ型摻雜 離子之區域較大，對於η通道和Ρ通道電晶髏而言，也 有可能産生相同淺的摻雜濃度。 -5 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 、η 線 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（4 ) 本發明使用匾式之實施例詳細説明於後。 圖式簡單說明如下： 第]_為在形成閘極介電質和閘極電極，第一輔肋層 和第二輔肋層之後，具有η通道電晶體和P通道電晶體 區域之基板。 第2圖為在形成η通道電晶體之第一部分區之後的基 板。 第3圖為在形成Ρ通道電晶體之第一部分區之後的基 板，、 第4圖為在形成η通道電晶體之第二部分區之後的基 板。 第5圖為在形成Ρ通道電晶體區域内的基板表面之後 的基板。 第6圖為在形成ρ通道電晶體之第二部分區之後的基 板。 例如，ρ型摻雜井2和η型摻雜井3係以已知之方法形 成在由單晶矽所製成之基板1之中，ρ型摻雜井2和η 型摻雜井3各自毗鄰基板1之主區域4, ρ型摻雜井2打 算容納一 η通道電晶體，而η型摻雜井3則打算容納一 Ρ通道電晶體（參見第1圖），例如，在ρ型摻雜井2中之 摻雜濃度為3/1017<^3,而例如在η型摻雜井3中之摻 雜濃度為5\1017(^_3。 例如，在此情形下，由3 n m厚之熱S i 0 2層製成的閛極 介電質5偽形成在η通道電晶體和ρ通道電晶體之主區 -6 - ----------"-- (請先閲讀背面之注意事項再填寫本頁) *1Τ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（^ ) 域4上，眈外，例如，在此情形下，對於η通道電晶體 和Ρ通道電晶體而言，形成由具有ΙΟΟηπι閘極長度之摻 雜多晶的製成的閘極電極，及由S ί 0 2製成且覆蓋該閘極 雷極之覆蓋層7 ,例如，閘極介電質5 ，閘極電極6和 覆綦層7傜藉由沈積對應層且共同建構這些層而産生， 例如，閘極電極6之厚度為200nra,而覆蓋層7之厚度 為5 0 n m ,二擇其一地，閘極電極6可藉由間隔物技術之 幫肋形成。 接著，在整個區域之上沈積由，例如，了£0$_5丨02或 Si 製成之第一輔助層8,此第一輔肋層8基本上具 有共形邊緣覆蓋，例如，此第一輔助層3沈積之厚度為 1 0 n m 〇 接著沈積基本上具有共形邊緣覆蓋之第二輔肋層9, 例如，從多晶矽沈積之第二輔助層9的層厚為60nm。 間隔物91俗藉由相^於第一輔肋層8非等向選擇性蝕 刻第二輔肋層9 ,從第二輔肋層9形成（例如使用Η B「） (參見第2圖），間隔物9 1係排列在閘極電極6之側面上 ,該第一輔肋層8分隔該間隔物和該側面。 形成第一遮罩，例如，此遮罩偽由光阻製成，且覆蓋 η形摻雜井3，接著完成佈植，以形成η通道電晶體之源 極/汲極區的第一部分區11,在此情形下，第一遮罩10 與具有第一輔肋層8和間隔物9 1之閘極電極6的作用為 遮罩，例如，用2 X 1 0 15 c ΠΓ2劑量之砷以3 0 k e V之能量完 成佈植（參見第2圖），然後移去第一遮罩10,接著，例 -7 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -------^---士4------、玎------"1 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 _ 五、發明説明（) 如，在9 0 0 °C下3 0秒完成熱處理步驟，以退火佈植之傷害 和驅入及活化在第一部分區1 1之中的摻雜物。 形成第二遮罩12,而此遮罩覆蓋p型摻雜井2,完成佈 棺，以形成P通道電晶體之源極/汲極區的第一部分區 13,在此情形下，用第二遮罩12與具有第一輔肋層8和 間隔物9 1之閘極電極6當作遮罩，例如，用2 X 1 0 15 c πΓ2 劑最之硼以lOkeV之能量完成佈植（參見第3圖）。 移去第二遮罩12,接著，例如藉由使用氣之濕式化學 蝕刻移除間隔物91,然後再形成第二遮罩14,此遮罩覆 蓋η犁摻雜井3 ,接著完成佈植，以形成η通道電晶體之 第二部分區15,在佈植期間，用第三遮罩14與具有第一 輔肋層8之閘極電極6當作遮罩，例如，此佈植傜在 2 X 1 0 14 c πΓ2劑量之砷以1 0 k e V之能量下完成，之後移去 第三遮罩14,接著完成熱處理步驟，用以退火佈植之傷 害及活化在P通道電晶體之第一部分區和η通道電晶體 之第二部分區15中之摻雜物，以防止摻雜外型崩潰，此 完成之熱處理步驟具有陡峭的溫度外型，例如，該步驟 傜在850TC下20秒完成。 形成，例如，由光阻製成之第四遮罩16,此遮罩薄蓋 Ρ型摻雜并2,再藉由非等向蝕刻部分曝露在ρ通道電晶 體之第一輔肋層8形成間隔物8 1 ,例如，此非等向蝕刻 偽使用非等向的C H F 3和C F 4蝕刻製程完成。 形成間隔物81之結果，基板表面曝露在ρ通道電晶體 之區域中，接著蝕刻基板表面，此完成之蝕刻為等向性 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） ----------.衣------訂------呤 I (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（7 ) 蝕刻，在此步驟中，由於等向性蝕刻，使形成之低窪槽 17會延伸到間隔物8 1之下方，甚至低窪槽1 7會延伸到閘 極介電質5的下方，例如，此完成之等向性蝕刻偽使用 氣，例如，低窪槽17之深度為15nm(參見第5圖）。 為了要形成P通道電晶體之第二部分區18,接箸要完 成同時硼摻雜選擇磊晶，基此，在濕式清洗之後，例如 浸在HF之中，例如，藉由加入GeH4或SiH4到磊晶反應 爐中，在750 °C下完成低溫清洗，在此步驟中，蝕刻位 在低窪槽17表面上之自然氧化物，然後藉由同時摻雜的 矽磊晶沈積，選擇充填低深槽17,此完成之矽磊晶沈積 ，例如，俗在7 0 〇°C和8 0 0 °C之間的溫度範圍下，使用Η 2 ，SiH2Cl2，HC1和B2HS之製程氣體，且在10和100 tori·之間的壓力範圍下完成，加入B2H6之效應為硼會 摻入第二部分區18之中當作摻雜物，此産生一種步级摻 雜外型，在同時摻雜的磊晶之後，並不需要用以退火或 活化摻雜物之熱處理步驟，結果可以保持第二部分區18 之步级摻雜外型。 -------;---系------ΪΤ------# (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） 經濟部中央標準局員工消費合作杜印製 bOlrSxQ A7 _ B7五、發明説明（牙） 參考符.號盖_ 1 .....基板 2 .....p型摻雜井 3 .....η型_雜井 4 .....主區域 5 .....閛極介電質. 6 .....閛極電極 7 .....覆蓋層 8 .....第一輔肋層 9 .....第二輔肋層 91____間隔物 1 0 ....第一遮罩 11. ...η通道電晶體之第一部分區 12 ....第二遮罩 13 ____ρ通道電晶體之第一部分區 1 4 ....第三遮罩 15 ____η通道電晶體之第二部分區 16 ....第四遮罩 1 7 ....低窪槽 8 1 ....間隔物 18____ρ通道電晶體之第二部分區。 -------.---,衣------1Τ------I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐）

Claims (1)

  1. C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 1 1 · 一 種 Μ 0 S電晶體之製造方法， 其特徵為： 1 ~ 其 中 至 少 在 主 區 域 之 區 域 中包 含 S夕的基 板 之 主區域 1 I 上 形 成 閛 極 介 電 質 (5 )和閘極電極（6 ), 請 1 I - 其 中 沈 積 具 有 大 致 上 共 形 (con f 0 r in a 1 )邊綠漫蓋之 先 閱 讀 1 1 第 一 輔 助 靥 (8 ). 1 ώ 1 之 1 其 中 沈 積 具 有 大 致 上 共 形 邊緣 覆 蓋之第 二 輔 助層（9) 注 意 I * 該 層 可 相 對 於 第 輔 肋 層（8 )作選擇性蝕刻， 事 項 1 I 再 1 - 其 中 Μ 由 非 等 向 性 回 蝕 刻 第二 輔 肋層（9 ), 在該閘極 寫 本 1 雷 極 (6 )之側面區域形成間隔物（9 1 ), 頁 1 ~ 其 中 兀 成 佈 植 以 形 成 源 極/ 汲 極區之 第 一 部分區 1 1 (1 3) > 1 I - 其 中 相 對 於 該 第 一 輔 肋 層 (8), 選擇性移除該間隔物 1 訂 (9 1 ) ♦ 1 一 其 中 在 接 著 要 形 成 源 極 / 汲極 區 之第二 部 分 區（18) 1 I 的 區 域 (1 7) 之 中 蝕 刻 基 板 (1)之表面， 1 1 - 其 中 藉 由 同 時 摻 雜 (i η si t u - d 0P ed)的選擇性喬晶， 1 1 形 成 源 極 / 汲 極 區 之 第 二 部分 loo (18), 與 該 第一部 I 分 區 (1 5 ) 相 較 t 該 第 二 部 分區 (1 8)具有 較 低 之摻雜 1 1 濃 度 及 較 小 之 深 度 0 1 2 .如 申 請 專 利 範 圍 第 1 項 之 方 法， I - 其 中 第 —· 輔 肋 層 (8)係由S i 0 2 及 /或S i 3 N . t形成， 1 1 - 其 中 第 二 輔 肋 層 (9) m由多晶矽形成。 1 1 3 ·如 申 請 專 利 範 圍 第 1 或 第 2 項之 方 法， 1 1 - 其 中 至 少 要 形 成 一 個 η 通 道電 晶 體和一 個 P 通道電 1 1 -1 1 - 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 3 S 二 3 i l) B8 C8 D8六、申請專利範圍 晶體 ， -其中藉由佈植，先形成η通道電晶體之第一部分區 (11),接著再作熱處理，而ρ通道電晶體之區域先 用第一遮罩（10)覆蓋， -其中用第二遮罩（12)覆蓋η通道電晶體之區域，再 形成Ρ通道電晶體之第一部分區（1 3 ), -其中移除該第二遮罩（12)和該間隔物（91), -其中先用第三遮罩（14)廣蓋Ρ通道電晶體之區域，再藉 由佈植形成η通道電晶體之第二部分區（15),接箸 再作熱處理， -其中在形成覆蓋η通道電晶體之區域之第四遮罩後 ，移除第三遮罩， -其中基板（1)之表面曝露在Ρ通道電晶體之第二部 分區（18)的區域之中，接著再作蝕刻， -其中藉由同時摻雜的選擇磊晶，形成Ρ通道電晶體 之第二部分區（18)。 (請先閲讀背面之注意事項再填寫本頁) —裝· 、1Τ -12- 本紙張尺度適用中國國家標準（CNS ) Α4現格（210Χ297公釐）
TW086113175A 1996-09-27 1997-09-11 Method for the production of a MOS transistor TW381310B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19639875A DE19639875C1 (de) 1996-09-27 1996-09-27 Verfahren zur Herstellung eines MOS-Transistors

Publications (1)

Publication Number Publication Date
TW381310B true TW381310B (en) 2000-02-01

Family

ID=7807154

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086113175A TW381310B (en) 1996-09-27 1997-09-11 Method for the production of a MOS transistor

Country Status (7)

Country Link
US (1) US6159815A (zh)
EP (1) EP0931338B1 (zh)
JP (1) JP2001501033A (zh)
KR (1) KR100408328B1 (zh)
DE (2) DE19639875C1 (zh)
TW (1) TW381310B (zh)
WO (1) WO1998013865A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632718B1 (en) * 1998-07-15 2003-10-14 Texas Instruments Incorporated Disposable spacer technology for reduced cost CMOS processing
KR100336040B1 (ko) 1999-04-23 2002-05-08 윤종용 할로 구조를 지닌 전계 효과 트랜지스터 및 제조 방법
JP2001168323A (ja) * 1999-12-06 2001-06-22 Mitsubishi Electric Corp 半導体装置の製造方法
US6368926B1 (en) 2000-03-13 2002-04-09 Advanced Micro Devices, Inc. Method of forming a semiconductor device with source/drain regions having a deep vertical junction
DE10037248B4 (de) * 2000-07-31 2005-03-03 Infineon Technologies Ag Verfahren zur Bildung eines Source/Drain-Gebiets eines Transistors und Verfahren zum Herstellen eines elektronischen Bauteils mit komplementären Transistoren
US20030114561A1 (en) * 2001-12-19 2003-06-19 Air Products Polymers, L.P. Alkylphenol ethoxylate-free surfactant package for polymer emulsions
US7416927B2 (en) * 2002-03-26 2008-08-26 Infineon Technologies Ag Method for producing an SOI field effect transistor
KR100438788B1 (ko) * 2002-06-12 2004-07-05 삼성전자주식회사 반도체 장치 및 그의 제조방법
US20040072446A1 (en) * 2002-07-02 2004-04-15 Applied Materials, Inc. Method for fabricating an ultra shallow junction of a field effect transistor
KR100498475B1 (ko) * 2003-01-07 2005-07-01 삼성전자주식회사 모스 전계 효과 트랜지스터 구조 및 그 제조 방법
US7208362B2 (en) * 2003-06-25 2007-04-24 Texas Instruments Incorporated Transistor device containing carbon doped silicon in a recess next to MDD to create strain in channel
DE10335102B4 (de) * 2003-07-31 2008-06-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer epitaxialen Schicht für erhöhte Drain- und Sourcegebiete durch Entfernen von Kontaminationsstoffen
US6891192B2 (en) * 2003-08-04 2005-05-10 International Business Machines Corporation Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions
US6906360B2 (en) * 2003-09-10 2005-06-14 International Business Machines Corporation Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions
US7303949B2 (en) * 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
US7060576B2 (en) * 2003-10-24 2006-06-13 Intel Corporation Epitaxially deposited source/drain
US7244654B2 (en) * 2003-12-31 2007-07-17 Texas Instruments Incorporated Drive current improvement from recessed SiGe incorporation close to gate
US7413957B2 (en) * 2004-06-24 2008-08-19 Applied Materials, Inc. Methods for forming a transistor
JP5203558B2 (ja) * 2004-08-20 2013-06-05 三星電子株式会社 トランジスタ及びこれの製造方法
JP4361880B2 (ja) 2005-01-11 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7718500B2 (en) 2005-12-16 2010-05-18 Chartered Semiconductor Manufacturing, Ltd Formation of raised source/drain structures in NFET with embedded SiGe in PFET
US7998821B2 (en) * 2006-10-05 2011-08-16 United Microelectronics Corp. Method of manufacturing complementary metal oxide semiconductor transistor
US7800182B2 (en) * 2006-11-20 2010-09-21 Infineon Technologies Ag Semiconductor devices having pFET with SiGe gate electrode and embedded SiGe source/drain regions and methods of making the same
JP2009152394A (ja) * 2007-12-20 2009-07-09 Toshiba Corp 半導体装置及びその製造方法
KR20100001181A (ko) * 2008-06-26 2010-01-06 삼성전자주식회사 저온 증착막 형성방법 및 이를 이용한 반도체 소자의제조방법
US8048765B2 (en) * 2009-08-28 2011-11-01 Broadcom Corporation Method for fabricating a MOS transistor with source/well heterojunction and related structure
CN112017953B (zh) * 2020-09-07 2023-10-24 长江存储科技有限责任公司 一种外延生长方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0218408A3 (en) * 1985-09-25 1988-05-25 Hewlett-Packard Company Process for forming lightly-doped-grain (ldd) structure in integrated circuits
JP2929291B2 (ja) * 1986-12-04 1999-08-03 セイコーインスツルメンツ株式会社 絶縁ゲート電界効果トランジスタの製造方法
KR940001287B1 (ko) * 1990-09-13 1994-02-18 금성일렉트론 주식회사 피모오스 ldd 제조방법
EP0575280A3 (en) * 1992-06-18 1995-10-04 Ibm Cmos transistor with two-layer inverse-t tungsten gate structure
DE4415568C2 (de) * 1994-05-03 1996-03-07 Siemens Ag Herstellungsverfahren für MOSFETs mit LDD
US5491099A (en) * 1994-08-29 1996-02-13 United Microelectronics Corporation Method of making silicided LDD with recess in semiconductor substrate
US5598021A (en) * 1995-01-18 1997-01-28 Lsi Logic Corporation MOS structure with hot carrier reduction

Also Published As

Publication number Publication date
KR100408328B1 (ko) 2003-12-06
KR20000029585A (ko) 2000-05-25
WO1998013865A1 (de) 1998-04-02
US6159815A (en) 2000-12-12
DE19639875C1 (de) 1998-04-02
EP0931338A1 (de) 1999-07-28
EP0931338B1 (de) 2001-11-28
DE59705585D1 (de) 2002-01-10
JP2001501033A (ja) 2001-01-23

Similar Documents

Publication Publication Date Title
TW381310B (en) Method for the production of a MOS transistor
TW408424B (en) Semiconductor device with silicon replacing structure on the insulated layer and the manufacture method thereof
US9263465B2 (en) CMOS with dual raised source and drain for NMOS and PMOS
US6372559B1 (en) Method for self-aligned vertical double-gate MOSFET
TWI298948B (en) Pmos transistor strain optimization with raised junction regions
CN101233606B (zh) 用于制造受应力的mos器件的方法
US8344452B2 (en) Metal gate transistors with raised source and drain regions formed on heavily doped substrate
US6137149A (en) Semiconductor device having raised source-drains and method of fabricating the same
TW550811B (en) CMOS vertical replacement gate (VRG) transistors
TWI254355B (en) Strained transistor with hybrid-strain inducing layer
TW518723B (en) A method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
TWI338350B (en) Methods of forming a semiconductor structure
US20040132236A1 (en) Mos transistor
JP5220302B2 (ja) オフセット・スペーサ形成用の酸化に先立つ半導体基板への窒素のイオン注入方法
US6812105B1 (en) Ultra-thin channel device with raised source and drain and solid source extension doping
JPH06163571A (ja) 絶縁ゲート電界効果トランジスタ及びその製造方法
KR101415284B1 (ko) 스트레스 강화형 트랜지스터 및 이를 제조하는 방법
JP5287621B2 (ja) 半導体装置
TW200824007A (en) Stressed field effect transistor and methods for its fabrication
TW200525759A (en) High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
US20070032026A1 (en) Formation of strained Si channel and Si1-xGex source/drain structures using laser annealing
TW200908096A (en) Semiconductor device fabrication method, semiconductor device, and semiconductor layer formation method
TW200539323A (en) Polycrystalline SiGe junctions for advanced devices
JP2003008012A (ja) ***したソース／ドレーン領域を有するトランジスタを形成する方法
JP2006165480A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees