TW380226B - Using intelligent bridges with pico-code to improve interrupt response - Google Patents
Using intelligent bridges with pico-code to improve interrupt response Download PDFInfo
- Publication number
- TW380226B TW380226B TW086114959A TW86114959A TW380226B TW 380226 B TW380226 B TW 380226B TW 086114959 A TW086114959 A TW 086114959A TW 86114959 A TW86114959 A TW 86114959A TW 380226 B TW380226 B TW 380226B
- Authority
- TW
- Taiwan
- Prior art keywords
- bus
- interrupt
- input
- processing unit
- bus bridge
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
Description
A7 ________B7 五、發明説明^ 發明背景 1 ·爱範圍 本發明與電腦系統相關,特別與降低輸入/輪出操作有 關的中斷延遲的方法、裝置有關。 2 · iLM技術說明 圖1顯示的是傳統的電腦系統丨〇,其包括一個或多個中 央處理單元(CPUs)12a、12b、12c ; —個處理單元用以 執仃程式指令的主記憶體單元i 4 (像是隨機存取記憶體或 Ram); —個或多個輸入/輸出單元16£1、16b、i6c,像 是顯示器、鍵盤、指示裝置(滑鼠)、以及一個儲存電腦操 作系統與使用者程式的永久性記憶裝置(像是硬碟或軟 碟)。電腦系統1 0可以有其他此處並未顯示的組件,像是 連線至m0dem與印表機所用的串列埠及平行埠。熟悉本技 術的人都了解其他組件亦能與圖丨構造圖中的组件搭配使 用。比方說,顯示適配器可以與影像顯示監視器搭配使 用;記憶體控制器可以與記憶體1 4搭配使用。此外,處理 單元1 2 a、I 2 b、1 2 c亦可包括幾個組件,像是處理器磁芯 (包括了各式暫存器及邏輯單元)' 一個或數個記憶體快取 器,以及一個匯流排介面。 經濟部中央標準局員工消費合作社印製 ml n^— fm n HI I m V -"-a 先閑讀背面之注意事項再填寫本頁) . 早期的電腦系統其處理單元以一個單一的匯流排系統18 與其他裝置進行通信,稍後則提供第二個輸入/輸出匯流 排2 0來減低該系統的負荷。匯流排2 〇與各式輸入/輸出裝 置1 6 a、1 6 b ; 1 6 c連線’並經由r匯流排電橋2 2與系統匯流 排1 8連線。只要是能夠與上述各式輸入/輸出裝置以及區 -4 - '本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明( 域網路(LAN)等適配器其他裝置互連的匯流排,都可做為 輸入/輸出匯流排2 0。匯流排標準包括! s A (工業標準建構) 匯泥排、E I S A (延伸的工業標準建構)匯流排、以及 PCI(周邊組件互連)匯流排。各式系統裝置亦能裝配其他 I置來相互通信,像是可以使裝置藉由繞道處理單元與其 他系統直接通信的記憶體存取(D M A)通道。 進行輸入/輸出操作時,各式輸入/輸出裝置(或控制這 些裝置的軟體裝置驅動器)可以發出"中斷"信號,使處理單 兀中止目前的程序並儲存目前的狀態,然後將控制權暫時 轉移至特殊的常式’像是可以執行一組預定指令以處理中 斷原因的中斷處理器。於正常裝置操作期間或是不正常(預 料不到)的環境下(比方像,,例外excepti〇n,,),都會產生,,中 斷••的狀況。處理器可以從不同來源接收多重中斷;此時會 以一组中斷優先序來判定信號處理的先後順序。中斷信號 處理之後’控制權歸回處理單元正在執行的程序。 目前電腦系統可以藉由許多先進的技術來提高操作速 度’像是增加快取器的尺寸與複雜性。由於其他問題,像 是輸入/輸出的操作頻率等,並無法以操作速度解決所有 難題。輸入/輸出操作中減緩系統速度的兩個組件為中斷 處理延遲以及輸入/輪出匯流排相對慢速操作。比方說, 即使在33MHz的速率下運行的p c〗匯流排,”寫入,,操作平 均要用180 ns才能完成。這相當於2〇〇 mHz的處理器上的 3 4個指令。這個速率隨著分級的匯流排結構與分布的輸入 /輪出裝置而增大。此外,由於通信線路及裝置的速度提 -5- 本紙張尺 I J . I I Α I ** 訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 _______B7_ 五、發明説明(3 ) 高,新的適配卡亦要求系統必須縮短其中斷延遲。不過, 分級匯流排結構亦加大了這個問題。 為了處理與輸入/輸出操作相關連的延遲問題,邻八啦 腦系統新增特殊硬體來處理主處理單元外的中斯處理。2 方說,International Business Machines Corp.所銷隹的 as /400計算系統採用輸入/輸出處理器(I〇p)將中斷處理移 近輸入/輸出裝置。描述在美國第5,548,73〇專利中的設計 使用一種包括了全微處理器及其支援功能(記憶體控制、匯 流排控制)的智慧型電橋。這種設計需要附加非揮發性及揮 發性記憶體’以啟動處理器及執行功能碼,因此較為昂 貴。 美國第5,555,430專利揭露另一種設計,其中對稱多重處 理(S Μ P)系統的中斷係轉送至與處理單元,及與輸入/輸 出裝置直接接合的中央中斷控制單元。此時系統只能將中 斷轉送至執行最低優先序工作的處理器,因此並未完全處 理中斷延遲的問題。請參照美國專利號碼5,495,615, 5,53 0,89 1 ’ 5,555,420。這些專利皆處理中斷的智慧型轉 送,但不涉及服務問題。 美國專利號碼5,473,763的設計,係以較為進步的方式來 處理”中斷"。根據這種與本發明最為接近的方法,其中斷 向量直接載至位址暫存器以降低處理”中斷"所造成的架 2 °位址暫存器係位於主處理器群—部分的”流線形信號處 理器”。與前一個方法一樣,提供這種可以儲存資料的處理 器較為昂貴。此外,由於無法刼對多重匯流排系統而擴 充,因此提供一處理器以作為主cpu群一部分其限制較 -6- 本纸張尺度賴中家標準(CNS ) A4規格(21Qx 297公黎 1 (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明(4 ) 多,也會有輸入/輸出延遲的相關問題。 般而δ ’上述解決方法不僅會增加成本及複雜性,亦 會因需要有兩個處理器之溝通而增加了服務的反應時間。 因此研發可以降低與服務中斷相關的處理器工作負荷以降 低中斷服務延遲也就勢在必行。如果能以低於全輸入/輸 出處理器設計的成本達成這個目標將更為有利。 發明摘要 因此提供一種改良的方法,可以使電腦系統更為有效的 處理輸入/輸出操作,就成了本-發明的一項目標。 本發明的另一項目標在於提供可以降低與輸入/輸出操 作相關中斷延遲的方法。 本發明的另一項目標,在於提供降低中斷延遲的方法, 其成本不貴,且可隨著多重匯流排系統來擴充。 一般而言,要達成上述目標,其電腦系統必須包括:至 少一個處理單元、一個與該處理單元連線的記憶體裝置、 數個可以提供中斷來源的輸入/輸出裝置、可以將輸入/ 輸出裝置互連至該處理單元的裝置,互連裝置包括了可以 將傳輸至處理單元的中斷請求加以攔截、並處理中斷請求 的裝置。處理單元可以與使用第一個系統匯流排的系統記 憶體連線;互連裝置最好包括一第二輸入/輸出匯流排,該 醒流排連接到輸入/輸出裝置及一匯流排電橋,該匯流排電 橋連接輸入/輸出匯流排至系統匯流排。攔截 '處理"中斷,, 的裝置最好位於匯流排電橋,或-是與匯流排電橋連線,ji 包括儲存裝置或具有可以處理”中斷請求"微微碼指令的數 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) ---------i------1T ί請先閲讀背面之注意事項再填寫本頁j 經濟部中央標準局員工消普 A7 -—------- B7 五、發明説明~~~ 组。微微碼指令係由"中斷控制邏輯,,排定於定序器中加以 執行。 ° :本發明可以輕易的隨著多重匯流排系統來擴充。比方 $如果電腦系統包括連線至其他"中斷"來源的第三個匯 一 〇…丨可以提供具有將第二組”中斷"來源傳輸至處理單 元的中斷請求”加以攔截的匯流排電橋。 以下即對本發明的上述目標'特色、優點一一詳述。 圖示簡述 所附專利中請範圍詳述了本發明的特色。關相下對於 本發明、其使用模式、其他目標、以及優點的描述,最好 能與附圖相互對照,以求事半功倍之效,其中: 圖1為習用技術電腦系統的構造圖; 圖2為根據本發明電腦系統建構的實例構造圖,具有一個 由匯流排電橋使用以服務"中斷請求"的定序器;以及 圖3的圖表所描繪的邏輯流程與根據本發明來處理,,邏輯 清求Π有關。 實例說明 參照上述圖表’特別是圖2 ’描繪的是本發明電腦系統的 實例30。一般而言,電腦系統的組成包括一個或多個處理 單元32a、32b、32c ; —個處理單元用以儲存資料及程式 指令的系統記憶體裝置3 4 (像是隨機存取記憶體或r a μ ); 一個或多個周邊輸入/輸出裝置36a、36b、36c,像是顯 示監視器、鍵盤、指不裝置(滑鼠)、以及—個或多個永久 性記憶體裝置(像是硬碟、軟碟或CD-R0M),或是一個區 -8 - 中國國家標準(匚奶)八4規格(2丨0><297公釐) (請先閲讀背面之注意事項再填寫本頁)
、1T "r-- 6 經濟部中央標準局員工消費合作社印装 五、發明説明( 域網路(LAN)適配器。如圖" 統3 0可以有其他此處並未:、下、1統系統’電腦系 與印表機所用的牟列埠及H组件,像是連線至數據機 器,因此所示圖例不足二全:及控制 仏、32b、32c亦可包括幾^王部。此外,處理單元 括了 m / m 幾個,,且件,像是處理器磁芯(包 括了各式暫存器及邏輯單开 v ^ 以及-個匯流排介面。)'—個或數個記憶體快取器, :理广元32a ' 32b ' 32。經由系統匯流㈣連線至*** :‘思骼34,並且經由第-個輸人/輸出匯流排40a、第— 個匯流排電橋42a、第一個 出砂 序态44^刀別連線至輸入/輪 a 36C。匯現排電橋42a提供輸入/輸出 =置人系統匯流排38之間的介面;定序器…提供了可以 明理來自各式輸入/輸出裝置請求的裝置,稍後會加以說 。任何適當的匯流排建構都可做為輸入,輸出區流排 “(但不限於)ISA、ElSA、pci匯流排。各式系統 衣吓旎裝配其他此處未顯示的裝置來相互通信,像 DMA通道。 除了傳統的功能,匯流棑電橋42a還可以儲存每個,,中斷 來源的預建微微碼序列。微微碼序列的形式以可以執行輸 入/輸出讀取、窝入,並且可以在比較情況(像是,•小於,,、 相等於” '”大於,,)簡單分支為原則。處理基本裝置適配 洛的中斷’’只需要這些功能。微微碼序列可以用組合語言 書冩,或是以迷你編譯器(僅少笋指令支援)使用”c"代碼 加以建構。每個,,中斷來源,,(可以包括常式或特殊程式設計 的中斷’)的微微碼係儲存於數組4 6 a ’由”中斷揸制遲輯, -9 本紙張尺度適用中國國家標準(CNS > A4規格(21〇χ297公釐 f請先閃讀背面之注意事項再填寫本頁}
經濟部中央標準局員工消費合作社印裝 •、發明説明( ΐίί:序器44a加以執行。任何匯流排裝置中的匯流排 與足序器44a相似。定序器44a可以執行輸入/輸出 貝、寫人功能。最好定序器44a還可以處理基本的 下,::=有關LAN適配器,其中發生,,傳輸完 斷中斷發生後,將週當的微微碼序列载至定 二/a,然後啟動。微微碼首先執行適配器主狀態暫 如=作業。針對”傳輸完成狀態”將讀取值與掩碼比較, 比車心(:Λ為”非"),該值將與其他處理的·,中斷',加以 理車二否則即會將該項資訊包封、傳送至主處理器進行處 如果碩取值與原始掩碼的€較結果為"是”,念 能::嘗試處理該”中斷"。定序器會讀取適配器的傳:狀 :、果:ί ’然後比較該讀取值與,,無誤完成,'狀態的掩碼。 果比較結果為,,是”,定序器即會寫至適配器
:器從件列中取得下-個傳輸。如果比較結果為,,否: 於適配器(輸入/輸出寫入)暫停。此時 J 讯包封、傳送至主處理器進行處理。 ,微微碼可以質詢"中斷”,並且在不干擾處理單元3 2压、 J2b、32c的狀況下處理該,,中斷”。微微碼發現未曾私a =處:的"中斷"時’可以放過該,,中斷,,,由適當二:: 如、仃處理。此時,微微碼僅需支援正常的"中斷", 其數组的尺寸較小。比女崎,e .洛& 〇。1 ' ^』比万說,通仏適配益可以將"接收,,、 .州疋成的中财信號定址於微微碼;但是例外狀況 ^放過”接收…傳輸完成,.的中斷信號,直接由微微 值為初始硬體狀態質詢的主處露器群加以 1 捻供較大的數組才可以涵蓋所有"中斷”,"例外"亦包括在 -10- 本紙張尺度適用中國國家標準( (210X297公釐) 乂請先閲讀背面之注意事項再填寫本頁}
A7 ------B7五、發明説明(8 ) 經濟部中央標準局負工消費合作社印製 内此外,即使必須服務的,,中斷••無法被微微碼處理時, ::器仍可將資訊收集至記憶區,以利主cpu處理,然後 將從必,執行的輪入/輸出讀取功能中卸載㈣,該輸入 /輸出謂取的速度較慢,必須等到輸入,輸出完成後,由 主CPU週期來進行。 :本發明可輕易的針對多重匯流排系統加以調整。比方 說,’其他,,中斷來源,,(例如其他周邊裝置)可以利用第二個 匯"“非4 0 b、第二個匯流排電橋4 2 b、第二個定序器4 4 b、 以及第二個微微碼數組4613與電=腦系統3〇互連。同樣原則 亦適用於分級匯流排結構。雖然此處顯示的兩個第二個匿 ’氣排結構各有其微微碼數組,熟悉本技術的人都了解,單 —的微微碼數組即可逐—應付本系統匯流排電橋的所有應 用此外,雖然圖上的微微碼數組與匯流排電橋各自獨 而匯机排橋可以輕易的整合這些微微碼以及定序 器。 、參照圖3的流程圖更能了解本發明。首先,電腦系統(比 万像處理單元)開始執行程式(包括操作系統以及使用者應 用私式(5 0 )的邵分)。執行程式時,部分周邊裝置會發出,, 中斷叫求(5 2 )。匯流排電橋(5 4 )偵測到該請求,並在該 明求抵達相關的處理單元前加以棚截。然後匯流排電橋會 檢驗菽"中斷",以判定該,,中斷"是否落於預建微微碼 所能處理的”中斷"預定分級内。如果是,即會排定適當的 微微碼於定序器中處理該’,中斷#(58)。否則即會放過該,, 中斷”,由適當的處理單元(60)中止目前的程序來處理該,, 本紙張尺度適用中國國家標準(CNS ) Μ規格(2丨〇><297公釐) (請先閲讀背面之注意事項再填寫本頁) > ?1 —^ϋ · ./兮
,1T A7 B7 五、發明説明(9 ) 中斷"(6 2 )。每個”中斷請求,,皆會重複這個程序。 乾腦系統j 0藉由以上的設計、方法,使其操作速度更 决,並且更能谷納適配卡及其他必須降低"中斷延遲"的裝 置,並且有助於其他加快整體性能的裝置(像是更大、更複 雜的快取器層級)。降低”中斷服務延遲”的成本,遠較先前 必須在主處理器群以外還得加上”中斷”或輸入/輸出處理 器的電腦系統為低。 ' 雖然以特定實例來說明本發明,但以上描述並非本發明 的全貌。熟悉本發明的人都了解,各個實例可就需要/口〆 修改。因此各種修改方式並未悖離所附專利申請範=以 發明的精神與領域。 e a 中本 装------,1τ (請先閲讀背面之注意事項再填寫本頁) 裡濟部中央標準局員工消費合作杜印製 一通 I度 尺 -張 紙 -本 準 標 家 國 一國 一祕
Claims (1)
- A8 Βδ C8 D8 腦系統處理中斷請求的方法’該電腦系統具有 個或多 而一個 六、申請專利範圍 1. —個或多個連線至系統匯流排的處理單元,及 個連線至輸入/輸出匯流排的輸入/輸出裝置, 匯流排電橋互連該系統及該等多個輸入/輸出’ 本方法包括以下步驟: 現排’ 提供一個儲存裝置,該裝置具有微微 叫7以虛理一 個或夕個"中斷請求”,該儲存裝置係與 線; 、,礼排電橋連 以匯流排電橋偵測"中斷請参,,: 使用微微碼指令來處理”中斷請求”。 2·如申請專利範圍第1項的方法,其中中斷請求可以是咳 等微微碼指令所不能涵蓋的類別,該方法以疋及 攻G括以下步 驟: 判定該',中斷請求”是否落於微微碼指令涵蓋的類別 中’如果並未涵蓋於微微碼指令的類別時,將此"中斷請 求”轉送給處理單位進行處理。 3. 如申請專利範圍第丨項的方法,其中電腦系統還包括了 連線至匯流排電橋的定序器,並且包括了排定微微碼指 令於定序器中執行的步驟。 4. 一種電腦系統,包括: 至少一個處理單元; 一個連線至該處理單元的記憶裝置; 數個提供"中斷來源”的輸入/輸出裝置;及 將輸入/輸出裝置與該處理單元互連的裝置,該互連 -13- 本紙張尺度適用中國國家揉準(CNS ) Α4说格(210X297公釐) ----------------1τ------竣 — (請先閲讀背面之注意事項再填寫本頁) 經濟部中央棣準局員工消費合作社印製 經濟部中央樣準局貝工消費合作社印裝 ?8s ___ D8 六、申請專利範圍 裝置包括了用以儲存多個微微碼指令序列之裝置,各序 列係適於處理來自該等中斷來源之多個"中斷請求”中之 各不相同之一"中斷請求,,,且該互連裝置另包括用以將 傳輸至該處理單元的”中斷請求,,加以攔截以及使用該等 微微碼指令序列以處理該"中斷請求"的裝置。 5. 如申請專利範園第4項的電腦系統,其中該處理單元連 線至使用第一個匯流排的記憶裝置; 該互連裝置包括了連線至輸入/輸出裝置的第二個匯 流排’以及將第一個匯流排與_第二個匯流排連線的匯流 排電橋。 6. 如申請專利範圍第5項的電腦系統,其中該儲存裝置包 括一儲存陣列,且該匯流排電橋係連線至該儲存陣列。 7. 如申請專利範圍第5項的電腦系統,其中輸入/輸出裝 置組成第一組輸入/輸出裝置,且匯流排電橋包括,,中斷 •I處理裝置,該"中斷"處理裝置僅處理來自第一组輸入/ 輸出裝置的"中斷",還包括: 第二組輸入/輸出裝置; 連線至第二组輸入/輸出裝置的第三個匯流排;以及 另一個將第一個匯流排連線至第三個匯流排的匯流排 電橋,該另一個匯流排電橋包括了用以儲存多個微微碼 扣令序列之額外裝置,各序列係適於處理來自該等中斷 來源之多個,,中斷請求”中之各不相同之一"中斷請求,,, 且該另一個匯流排電橋另包括』以將從第二組輸入/輸 出裝置傳輸至該處理單元的,,中斷請求"加以攔截並且: -14- 本紙張尺度適用中國國家標準(CNS〉A4規格(21^χ297&着y (請先閲讀背面之注意事項再填寫本頁) 訂 Asp 夂、申請專利範圍 用孩額外儲存装置内之該等微微碼指令序列以處理從第 二組輸入/輸出裝置而來的"中斷請求,,的額外裝置。 如申請專利範圍第6項的電腦系統,其中該匯流排電橋 —庫器 。 包括一個可以執行該等微微碼指令序列的疋 ° {請先閲讀背面之注意事項存填寫本萸) 訂 經濟部中央標準局員工消費合作社印策 -15- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/826,032 US5953535A (en) | 1997-03-28 | 1997-03-28 | Using intelligent bus bridges with pico-code to service interrupts and improve interrupt response |
Publications (1)
Publication Number | Publication Date |
---|---|
TW380226B true TW380226B (en) | 2000-01-21 |
Family
ID=25245521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086114959A TW380226B (en) | 1997-03-28 | 1997-10-13 | Using intelligent bridges with pico-code to improve interrupt response |
Country Status (7)
Country | Link |
---|---|
US (1) | US5953535A (zh) |
JP (1) | JP3417463B2 (zh) |
KR (1) | KR100300896B1 (zh) |
CN (1) | CN1099080C (zh) |
MY (1) | MY116719A (zh) |
SG (1) | SG89253A1 (zh) |
TW (1) | TW380226B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5848279A (en) * | 1996-12-27 | 1998-12-08 | Intel Corporation | Mechanism for delivering interrupt messages |
US6499050B1 (en) * | 1998-06-09 | 2002-12-24 | Advanced Micro Devices, Inc. | Means used to allow driver software to select most appropriate execution context dynamically |
KR100329780B1 (ko) * | 1999-12-30 | 2002-03-25 | 박종섭 | 인터럽트 응답 시간을 줄인 인터럽트 처리 장치 |
US20050283554A1 (en) * | 2004-06-22 | 2005-12-22 | General Electric Company | Computer system and method for queuing interrupt messages in a device coupled to a parallel communication bus |
JP4554402B2 (ja) * | 2005-03-11 | 2010-09-29 | 富士通セミコンダクター株式会社 | 割り込みコントローラを内蔵するマイクロコンピュータ |
CN103257943B (zh) * | 2006-11-27 | 2016-09-14 | 英特尔公司 | 集中式中断控制器 |
NO328038B1 (no) * | 2007-06-01 | 2009-11-16 | Freebit As | Forbedret oreenhet |
CN102521190A (zh) * | 2011-12-19 | 2012-06-27 | 中国科学院自动化研究所 | 一种应用于实时数据处理的多级总线*** |
CN107402896B (zh) * | 2016-05-20 | 2020-12-08 | 阿里巴巴集团控股有限公司 | 计算设备间桥接的方法、装置及*** |
CN106020961A (zh) * | 2016-05-30 | 2016-10-12 | 天津国芯科技有限公司 | 一种可以提高***效率的交叉触发装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5274795A (en) * | 1989-08-18 | 1993-12-28 | Schlumberger Technology Corporation | Peripheral I/O bus and programmable bus interface for computer data acquisition |
US5261107A (en) * | 1989-11-03 | 1993-11-09 | International Business Machines Corp. | Programable interrupt controller |
US5495615A (en) * | 1990-12-21 | 1996-02-27 | Intel Corp | Multiprocessor interrupt controller with remote reading of interrupt control registers |
US5555420A (en) * | 1990-12-21 | 1996-09-10 | Intel Corporation | Multiprocessor programmable interrupt controller system with separate interrupt bus and bus retry management |
US5473763A (en) * | 1993-08-02 | 1995-12-05 | Advanced Micro Devices, Inc. | Interrupt vector method and apparatus |
US5446869A (en) * | 1993-12-30 | 1995-08-29 | International Business Machines Corporation | Configuration and RAM/ROM control of PCI extension card residing on MCA adapter card |
US5530891A (en) * | 1994-05-31 | 1996-06-25 | Advanced Micro Devices | System management interrupt mechanism within a symmetrical multiprocessing system |
US5555430A (en) * | 1994-05-31 | 1996-09-10 | Advanced Micro Devices | Interrupt control architecture for symmetrical multiprocessing system |
US5568649A (en) * | 1994-05-31 | 1996-10-22 | Advanced Micro Devices | Interrupt cascading and priority configuration for a symmetrical multiprocessing system |
US5548730A (en) * | 1994-09-20 | 1996-08-20 | Intel Corporation | Intelligent bus bridge for input/output subsystems in a computer system |
US5553293A (en) * | 1994-12-09 | 1996-09-03 | International Business Machines Corporation | Interprocessor interrupt processing system |
US5727227A (en) * | 1995-11-20 | 1998-03-10 | Advanced Micro Devices | Interrupt coprocessor configured to process interrupts in a computer system |
US5751975A (en) * | 1995-12-28 | 1998-05-12 | Intel Corporation | Method and apparatus for interfacing a device compliant to a first bus protocol to an external bus having a second bus protocol and for providing virtual functions through a multi-function intelligent bridge |
US5761461A (en) * | 1996-12-13 | 1998-06-02 | International Business Machines Corporation | Method and system for preventing peripheral component interconnect (PCI) peer-to-peer access across multiple PCI host bridges within a data processing system |
-
1997
- 1997-03-28 US US08/826,032 patent/US5953535A/en not_active Expired - Fee Related
- 1997-10-13 TW TW086114959A patent/TW380226B/zh not_active IP Right Cessation
- 1997-12-31 KR KR1019970081735A patent/KR100300896B1/ko not_active IP Right Cessation
-
1998
- 1998-02-26 MY MYPI98000854A patent/MY116719A/en unknown
- 1998-02-26 SG SG9800430A patent/SG89253A1/en unknown
- 1998-03-06 CN CN98105509A patent/CN1099080C/zh not_active Expired - Fee Related
- 1998-03-10 JP JP05857798A patent/JP3417463B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3417463B2 (ja) | 2003-06-16 |
MY116719A (en) | 2004-03-31 |
JPH10283304A (ja) | 1998-10-23 |
US5953535A (en) | 1999-09-14 |
SG89253A1 (en) | 2002-06-18 |
CN1195140A (zh) | 1998-10-07 |
KR19980079572A (ko) | 1998-11-25 |
CN1099080C (zh) | 2003-01-15 |
KR100300896B1 (ko) | 2001-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3570810B2 (ja) | 対称多重処理システム | |
US5499384A (en) | Input output control unit having dedicated paths for controlling the input and output of data between host processor and external device | |
US5935233A (en) | Computer system with a switch interconnector for computer devices | |
JP2574967B2 (ja) | マルチプロセッサシステム用アービトレーション装置および同方法 | |
US6041377A (en) | Method and apparatus for distributing interrupts in a scalable symmetric multiprocessor system without changing the bus width or bus protocol | |
US6356963B1 (en) | Long latency interrupt handling and input/output write posting | |
US20030110336A1 (en) | Method and apparatus for interrupt redirection for arm processors | |
WO1996000940A1 (en) | Pci to isa interrupt protocol converter and selection mechanism | |
EP0905629A1 (en) | Bridge having a ditributing burst engine | |
JP4562107B2 (ja) | 複数の仮想ダイレクトメモリアクセスチャネルをサポートするためのダイレクトメモリアクセスエンジン | |
JPH0219955A (ja) | Dma機能を有する計算機システム | |
EP0908826A2 (en) | Packet protocol and distributed burst engine | |
JPH0354375B2 (zh) | ||
JP4250207B2 (ja) | 対称多重処理システム、そのための割込制御ユニット、および対称多重処理システム内でプロセッサ割込信号を開始するための方法 | |
US6222846B1 (en) | Method and system for employing a non-masking interrupt as an input-output processor interrupt | |
US5752043A (en) | Interrupt control system provided in a computer | |
US8332564B2 (en) | Data processing apparatus and method for connection to interconnect circuitry | |
TW380226B (en) | Using intelligent bridges with pico-code to improve interrupt response | |
US9047264B2 (en) | Low pin count controller | |
US5933613A (en) | Computer system and inter-bus control circuit | |
US5872982A (en) | Reducing the elapsed time period between an interrupt acknowledge and an interrupt vector | |
US6665750B1 (en) | Input/output device configured for minimizing I/O read operations by copying values to system memory | |
JPH07295947A (ja) | データ転送管理装置及び方法 | |
JP3531368B2 (ja) | コンピュータシステム及びバス間制御回路 | |
WO2001025941A1 (en) | Multiprocessor computer systems with command fifo buffer at each target device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |