TW315526B - - Google Patents

Download PDF

Info

Publication number
TW315526B
TW315526B TW085109907A TW85109907A TW315526B TW 315526 B TW315526 B TW 315526B TW 085109907 A TW085109907 A TW 085109907A TW 85109907 A TW85109907 A TW 85109907A TW 315526 B TW315526 B TW 315526B
Authority
TW
Taiwan
Prior art keywords
conductive layer
gate
thin film
substrate
gate wiring
Prior art date
Application number
TW085109907A
Other languages
English (en)
Original Assignee
Toshiba Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Co Ltd filed Critical Toshiba Co Ltd
Application granted granted Critical
Publication of TW315526B publication Critical patent/TW315526B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

細 曰 _______修正 經濟部中央標準局另工消费合作社印製 A7 B7 五、發明説明（1 ) 發明背景 1 .發明領域 本發明係關於在絕緣基板上配置非單結晶矽薄膜而成 之薄膜電晶體（以下，簡稱爲TFT)，以及具備它之液 晶顯示裝置。 2 .先前技術 先前使用非結晶矽（以下，簡稱a — Si :H)或多 結晶矽（以下，稱P - S i )等之非單結晶矽薄膜之 T F T，由於可以在絕緣基板上橫跨比較大的面積而均勻 形成之故，被利用在主動矩陣型顯示裝置之圓像開關或篇 動電路等。 特別是，使用T F T於主動矩陣型顯示裝置之圖像開 關之場合，爲了減輕波形歪斜，有必要使TFT之閘極E 線低電阻化。由於此種情形，做爲閘極配線，以鋁（Aj? )等之低電阻金屬，及可以有效防止鋁（Α5 )之小丘狀 或圓形膨脹等之發生之被覆鋁（Α β )之鉻（C r )，錫 (W)，鈦（Ti)，或鉅等之較鋁（A$)具有髙融點 之金屬或鋁合金等而構成者，公開揭露於特開平4 _ 3 5 3830號公報，特開平5-152572號公報或特開 平6—120503號公報· 又’本申請人在特開平4一 3 7 2 9 3 4號公報中提 案：使閘極配線做成鋁（Αί )及被覆此鋁（A P )之其 本紙張尺度適用中國國家榡準（CNS ) Α4规格（210Χ297公嫠） (請先閲讀背面之注意事項再填寫本頁) 訂
A -4 - 315526 A7 B7 經濟部中央揉準局與工消費合作社印製 五、發明説明（2 ) 他的金靥材料，例如鉬，妲（M0 — T a )之積層構造之 際，在鋁（Α$)上配置鉬（Mo) ’以混酸蝕刻後，在 去除鉬（Mo.)下，利用蝕刻率之差以使鋁（A5 )形成 推拔狀。介經如此，可以防止配置在閘極配線上之絕緣膜 的絕緣不良。 爲了獲得優異元件特性，TFT移動度髙’而且門檻 值電壓（Vth)低，在動作效率上最被希望者。但是’在 達成上述閘極酝線之低電阻化而使閘極配線爲多層構造之 TFT中，有移動度小，又，門檻值電壓（Vth)變髙之 傾向。 發明摘要 本發明係鑑於以上之點而成者，其目的在提供：不增 加元件不良下，可以達成閘極配線之低電阻化，而且，可 以獲得優異元件特性之薄膜電晶體，以及具備它之液晶顯 •~·, if-f； ma 75裝置 本發明者等發現T F T之元件特性，依賴於非單結晶 矽薄膜之通道領域之閘極絕緣膜側之界面的形狀，而達成 本發明。 即，關於本發明之TF T，具備：包含形成在基板上 之第1導電層及被覆第1導電層之第2導電層之閘極配、線 ’以及被覆形成在上述基板之上述閘極配線之閘極絕緣膜 ’以及通過上述閘極絕緣膜配置在上述閘極配線上，包含 @ @之非單結晶矽薄膜，以及與上述非單結晶矽薄膜 本紙張尺度適用中國國家梂準（CNS ) A4规格（210X297公釐〉 I-----Id —....... - 1--1 - - -I - I n (請先閲讀背面之注意事項f··,.寫本頁} HI ....... 音° • nn K} fm / -5 一 經濟部中央標準局負工消费合作社印氧 A7 ___B7 五、發明説明（3 ) 電氣的連接之源極電極以及汲極電極。而且，上述非單結 晶矽薄膜於上述通道領域中，位於上述閘極絕緣膜側之同 時，沒有彎曲點的具備連績的界面。 又，關於本發明之液晶顯示裝置，具備夾住液晶層而 相向之陣列基板以及相向基板，陣列基板具備：玻璃基板 ，以及在上述玻璃基板之一主要面上，互相平行而形成之 複數的閘極配線，以及在上述玻璃基板之一主要面上，互 相平行，而且，和上述閘極配線幾乎垂直相交而設置之複 數的信號線，以及設置在介經上述閘極線與信號線而包圍 之各領域內之圖像電極，以及設置在上述各閘極線與信號 線之交差部分，和對應之圖像電極連接之薄膜電晶體》 上述薄膜電晶體介經上述閘極配線之一部分而構成之 同時，具備：包含形成在上述基板之第1導電層以及被覆 上述第1導電層之第2導電屠.之閘極電極，以及被覆形成 在上述玻璃基板上之上述閘極電極之閘極絕緣膜，以及通 過上述閘極絕緣膜而配置在上述閘極電極上，包含通道領 域之非單結晶矽薄膜，以及與上述非單結晶矽薄膜電氣的 連接之源極電極以及汲極電極。 上述非單結晶矽薄膜於上述通道領域中，位於上述閘 極絕緣膜側之同時，沒有彎曲點的具備連續的界面》 在本發明中，爲了 TF T之閘極配線的低電阻化，、以 及小丘狀或圓形膨脹之防止，更在達成耐藥品性之提昇， 閘極配線至少包含第1導電層，以及被覆第1導電層之第 2導電屠。 ( CNS ) A4M,#- ( 210X297/^ ) 丨^---Ί-----^I — (請先閲讀背面之注意^k寫本頁)
、1T 線
X 一 6 - 經濟部中央棋準扃員工消費合作社印装 A7 _____B7 五、發明説明（4 ) 而且，本發明者等著眼於依據通道領域內之配線主表 面的形狀之差異而致之元件特性之變化而進行研究的結果 ，發現通道領域之閘極絕緣膜側的非單結晶矽薄膜之界面 ，是否爲沒有彎曲點而連縯之界面，於T F T之元件特性 ，特別是移動度以及門檻值電壓（V TH )會受到影響。 即，依據本發明之TFT，特徵爲：通道領域之閘極 絕緣膜側的非單結晶矽薄膜之界面，沒有彎曲點的連續而 構成之。 其理由可考慮爲：於通道領域內，非單結晶矽薄膜之 閘極絕緣膜側之界面，包含實效之彎曲點而非平滑之界面 時，此攀曲點之勢壘（potential barrier )變高，使 得TFT之移動度降低，又，使門檻值電壓（VTH)昇高 〇 於此，依據本發明之TFT時，通道領域內之非單結 晶矽薄膜之閘極絕緣膜側之界面，係爲不含實效之彎曲點 之連績的界面，即構成爲平滑之界‘面之故，防止勢壘變高 ，可以獲得優異之移動度以及低的門檻值電壓（VTH)。 獲得本發明之界面的方法，可考慮爲：使閘極絕緣膜 爲十分厚之膜，以減輕因閘極配線主表面之段差的影響之 方法，使第2導電層爲+分厚之膜的方法，或構成閘極配 線之第1導電層的側壁與基板主表面所形成之角度，即、， 將傾斜角（0 1 )設定爲遠較絕緣不良對策而設定者小之 方法等。 其中，也經本發明者等確認如下事情：介經將第1導 本紙張尺度適用中國國家標率（CNS ) A4规格（210 X 297公嫠) ~ —. Μ — (請先閲讀背面之注意事"*>.填寫本頁) 訂 / 經濟部中央標準局员工消费合作社印製 修iE Lz-~-~-^===-五、發明説明（5 ) 電層之傾斜角 須變更閘極絕 簿曲點存在於 膜之界面上。 只要生於 膜之絕緣不良 9 3 4號者， 度地傾斜時， 4 0 °程度時 件特性時，最 4 0 °小，最 導電層之傾斜 寬控制變困難 做爲第1 或α -钽（α 金而構成。特 電阻化，最被 雖也依據被要 3 0 0 n m 之 第2導電 選擇至少1種 值之外，考慮 甚至於耐薬品 ，担（Μ 〇 — Α7 Β7 (0 1 )設定在1 0〜3 0 ° 緣膜之膜厚或材料，可以有效 通道領域內之閘極絕緣膜側之 閘極配 消除的 使構成 更詳細 ，大致 好將第 爲希望 角（0 ，元件 導電厝 -T a 別是鋁 希望著 求之配 範圍內 層可以 爲主體 到第1 性持， T a ) 線與非單結晶矽薄膜之 話，如公開揭露在特開 閘極電極之第1導電層 地說，將傾斜角度（0 可以消除絕緣不良•但 1導電層之傾斜角（0 在10〜30°之範圍 1 )較1 0 °小時，閘 間之特性易生偏差之故 ，可以以由鋁（A又） )中選擇至少1種爲主 (A j? ) *爲了達成薄 。以鋁（A ¢)構成第 線電阻，但最好選擇在 之範圍內，不 的防止實效之 非單結晶矽薄 間之閘極絕緣 平 4 - 3 7 2 的兩側緣部適 1 )設定爲 是，欲改善元 1 )設定爲較 內。因爲第1 極電極之配線 ，銅（c U ) 體之金屬或合 膜之配線的低 1導電層時， 1 0 0〜 W)或鉬中， 特別是，電阻 膨脹之防止， 特別是鉬，鎢（Mo— W)合金或銷 合金等，很合適地被使用著，尤其鉬 以由鉬（T a )，鎢（ 之金屬或合金而構成。 導電餍之小丘狀或圓形 (請先聞讀背面之注意事項再填寫本頁)
、tT 本紙張尺度適用中國國家樣準（CNS )八4規格（210X297公釐） 8 315526 A7 經濟部中央梂準局員工消費合作社印裝 _____B7五、發明説明（6 ) ’鎢（Mo— W)合金特別合適。第2導電層被覆第1導 電層，可以防止第1導電層之小丘狀或圓形膨脹之膜厚即 可。 又，爲了有效的防止第1導電層之小丘狀或圓形膨脹 ，在第1導電層與第2導電層之間，也可以***第3導電 層。做爲此第3之導電層，於第2導電層以鉬，鎢（Mo —W)合金或鉬，鉅（M o — T a )合金構成時，第3導 電層之構成元素，例如可以很適合地使用鉬（Mo)，介 經如此，可以防止第1導電層之小丘狀或圓形膨脹之同時 *不單可以獲得第1導電層與第2導電層之密著性的改善 效果，因鈾刻率之差，可以使第1導電層形成爲推拔狀。 •此第3導電層爲完全被覆第1導電靥者，或只配置在第1 導電層之主表面者，皆沒有關係 圓面之簡單說明 圖1爲概略的表示具備關於本發明之一實施例之 T F T之主動矩陣型液晶顯示裝置用之陣列基板的一部分 之平面圖。 圃2爲將上述T F T放大，概略的表示之平面圖。 圖3爲沿著圖1之線一之剖面圖》 圖4爲表示關於比較例1之TFT之剖面圖。 、 圖5爲表示關於本實施例之T F T以及關於比較例之 T F T之電壓一電流特性之方塊圖。 圖6 A至6 F爲用於說明關於本實施例之陣列基板之 _--^-1 1-; I........ -- —! ........ I --- - (請先閲讀背面之注意事'填寫本頁) ---訂—— mu —HI— nn fm —β— 線--- -am- i— nn #na— n·^—— 本紙張尺度逍用中國β家橾率（CNS)A4规格（210X297公釐） —9 _ 經濟部中央梯準局貝工消費合作社印装 A7 ____ B7 五、發明説明（7 ) 製作流程之剖面圖。 圖7爲取得縱軸爲鉬（Mo )之相對蝕刻速度，橫軸 爲混酸中之水含有量（％)，表示水含有量之依存性之圖 〇 圖8爲概略的表示關於本發明之變形例之陣列基板之 剖面圓。 圖9爲概略的表示關於本發明之其他的變形例之陣列 基板的剖面圖。 最適資施例之詳細說明 以下，一邊參考圖面，一邊以具備關於本發明之一實 施例之薄膜電晶體之主動矩陣型的液晶顯示裝置爲例，詳 細說明之。 如圖1以及圖3所示者，主動矩陣型之液晶顯示裝置 具有：留置規定之間隙而互相相向之陣列基板10以及相 向基板1 2，在這些基板之間封入液晶層1 4 «相向基板 1 2具備透明之玻璃基板，橫跨此玻璃基板之內面全體， 形成透明之相向電極2 2 »再者，於相向電極2 2之上， 形成有由聚酰亞胺（polyimide)等形成之透明的配向膜 24。 又，陣列基板1 0具備透明之玻璃基板1 〇 0，在'此 玻璃基板100上，640x3根之信號線Xi (i=l ，2........ m....... * 1 9 2 0 )，及與此信號線X i 略垂直相交之480根的閘極配線Yj ( j =1，2，… 4 本紙張尺度逍用中國國家標準（CNS ) A4规格（210X297公釐）_ _ ' 請先閱讀背面之注意事Γ-'填寫本頁) •裝. 訂 A7 ___ _ B7 五、發明説明（8 ) …，η.......，4 8 0)形成爲矩陣狀（fflatrix) 0而且 ，在介經信號線X i與閘極配線Y j而包圍之各領域內， 配置有以I T 0 ( Indium Tin Oxide)銦錫氧化物所形成 之透明的圖像電極1 8 1。 在各信號線X i與各閘極線Y j之交差部分，配置將 閘極配線Y j自身當成閘極電極之交錯構造的T F T 1 7 1。又，形成和閘極配線Y j略平行之4 8 0根的補 助容置線 C j ( j = 1，2........η....... >4 8 0 ) 。而且，介經通過閘極絕緣膜1 2 1 (參考圖3 )配置在 玻璃基板1 0 0上之圖像電極1 8 1，以及補助容量線 C j而形成補助電容C s。而且，這些之閘極配線Y j ， 信號線Xi ，TFT171，圖像電極181等，皆覆以 由聚酰亞胺等形成之配向膜3 經濟部中央揉準局員工消費合作社印裝 -----裝-- (請先閲讀背面之注填寫本頁) 接著，參考圖2以及圖3，關於TFT1 7 1詳細說 明之。各閘極配線Y i具備：形成在玻璃基板1 0 0上之 第1導電層1 1 1，形成在第1導電層1 1 1上之第3導 電層1 1 3，被覆第1以及第3導電層之第2導電層 1 1 5，各TFT1 7 1具有將閘極配線Y j的一部分當 成閘極電極者。 第1導電層1 1 1其配線寬（Lg 1)由6 之純 鋁（Aj?)所構成，形成可以達成閘極配線Y j之低電粗 化之200#m之膜厚。再者，做爲第1導電層1丨]_ ， 使用由鋁，銅，或《 一组中，選擇至少1種爲主體之金屬 或合金。第1導電層111之膜厚，最好設定在1〇〇〜 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -11 - 315556 A7 B7 五、發明説明（9 ) 300nm之範圍內。 又，第1導電層1 1 1之兩側緣部，對於玻璃基板 100而言，傾斜而形成著，其傾斜角（0 1)成20° 地形成圓案。此傾斜角（Θ1)設定爲小於40° ，最好 設定在1 至3 0 ° 。 形成在第1導電層1 1 1上之第3導電層，以第2導 電層115之一構元索之組（Mo)而形成之。第3導電 層1 1 3其之膜厚在3 0 nm以上時，具提高第1導電層 1 1 1與第2導電層1 1 5之間之密著性，而且，緩和應 力之機能。因此，在本實施例中，形成爲5 0 nm之膜厚 〇 第2導電層1 1 5，充分地被覆第1以及第3導電層 111，113地，以配線寬（Lg2)爲l〇em之鉬 鎢（Mo— W)合金構成之，其之兩側緣部各由第1導電 層1 1 1之配線端延伸出介經如此，第2導電層 1 1 5之形成圖案之際，即使產生光罩偏離，第2導電層 1 1 5也可以略完全地被覆第1以及第3導電層1 1 1 ， 113。 做爲第2導電層1 1 5，除鉬、鎢合金之外，使用由 組，鎢，或鉬中選擇至少1種爲主體之金屬或合金。 而且，第2導電層1 1 5爲了有效地防止第1導電'層 1 Γ1之小丘狀或圓形膨脹，而且達成充分之低電阻化， 形成爲3 0 0 nm之膜厚。再者，第2導電層1 1 5爲了 減輕因兩側緣之段差而致之閘極絕緣膜121之絕緣不良 (張尺度逋用中國國家梂準（CNS )_ A4規格（210X297公釐） 請先閲讀背面之注意事^窝本頁) -裝. 經濟部中央揉準局貝工消费合作社印製 -12 - A7 B7 經濟部中央橾準局貞工消費合作社印製 五、發明説明（10 ) 1 1 其 兩 側緣部 對 於玻 璃 基 板 1 0 ， 傾 斜 角 ( Θ 2 ) 或 ， 1 1 3 0 〇 地形成 圖 案。 1 1 又 ，第2 導 電層 1 1 5 考 慮 到 因 側 緣 之 段 差 所 致之 絕 11 *1 I 請 1 緣 不 良 fsts ，或第 1 導電 層 1 1 1 之 小 丘 狀 或 圓 形 膨 脹 的防 止t 先 閲 1 | -k 1 1 時 > 最 好設定 爲 2 0 0 4 0 0 η m 之 膜 厚 > 又 t 傾斜 角 背 面 I 之 1 ( Θ 2 )設定 爲 4 5 0 以 下 > 絕 緣 不 良 之 發 生 得 以 被抑 制 1 1 I 〇 第 2 導電層 1 15 之 傾斜 角 ( Θ 2 ) t 最 好 設 定 在2 0 K 1 1 I 4 5 Π*τ? -V 42iC 度之範 圍 〇 窝 本 1 λ 1 在 如此構 成 之閘 極 配 線 Y j 上 9 配 置 具 有 取 化 矽膜 ( 頁 1 1 S i 0 2)與矽氮化物 (S ] N.: 膜之積層構造之閘極 1 1 絕 緣 膜 12 1 在閘 極 絕 緣 膜 1 2 1 上 配 置 由 a —S i I 1 ; Η 薄 膜所構 成 之半 導 體 W 膜 1 3 1 〇 訂 1 在 半導體 薄 膜1 3 1 上 1 形 成 有 通 道 形 成 時 用 於保 護 1 1 半 導 體 薄膜1 3 1之 由 矽 fer 化 物 膜 所 構 成 的 通 道 保 護膜 1 1 1 1 4 1 。而且 在半 導 體 薄 膜 1 3 1 以 及 通 道 保 護 膜 1 * 1 4 1 上，配 置 分別 通 過 低 電 阻 半 導 體 膜 1 5 1 a » 線 1 1 5 1 b而與 半 導體 薄 膜 1 3 1 電 氣 的 連 接 之 源 極 電極 1 1 1 6 1 a，以 及 和信 號 線 X i 爲 一 體 之 汲 極 電 極 1 6 1 b 1 » 介 經 如此以 構 成T F T 1 7 1 ◊ ' Ί: 1 通 道保護 膜 14 1 爲 了 降 低 源 極 極 1 6 1 a 或汲 極 f •L 電 極 1 6 1b 與 閘極 配 線 Y j 之 實 效 的 重 複 領 域 * 即，、 爲 1 1 了 降 低 非所希 望 之寄 生 電 容 » 白 己 整 合 於 閘 極 配 線 Y j 而 1 1 形 成 ΓΕΓ! 圖 案而成 〇 ! 1 更 詳細而 言 ，通 道 保 m 膜 1 4 1 較 閘 極 配 線 Y j之 配 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -13 - 經濟部中央標準局負工消費合作社印装 A7 B7 五、發明説明（U ) 線寬L g 2，外形尺寸稍小地形成圖案，閘極配線Y j之 輪廓與汲極電極161b側之通道保護膜141端之間之 距離（L g d )極爲小地，又，閘極配線Y j之輪廓與源 極電極1 6 1 a側之通道保護膜1 4 1端之間之距離（ L g s )也極爲小地形成。介經此自己整合於閘極配線 Y j之通道保護膜1 4 1，構成了自己整合於閘極配線 Y j之通道領域。 在此TFT 1 7 1中，如圖2所示者，介經源極電極 1 6 1 a與半導體薄膜1 3 1電氣的連接之線（圖2中之 虛線P1)，及汲極電極16 lb與半導體薄膜13 1電 氣的連接之線（圖2中之虛線P 2)而包圍之領域（圖2 中斜線部分）構成實效之逋道領域C。而且，閘極配線 Y j之輪廓線，即，兩側緣，平面的來看，和通道領域C 重合而延伸著。 上述構成之TFT1 7 1中，第1導電層1 1 1其之 兩側緣部的傾斜角（θ 1 )爲2 0 °地極小的構成之。因 此，於通道領域C內，半導體薄膜1 3 1之閘極絕緣膜 1 2 1側之表面，構成無實質之彎曲存在的界面。 例如，將T F T 1 7 1之剖面以S E M ( scanning Electron Microscope)確琴、時，通道領域C內之閘極絕 緣膜1 2 1側之半導體薄膜13 1之界面，如圖3所示、者 ，爲不倉實質多弩曲點之連績的平滑之界面。又，當然也 沒有看到因閘極配線y j之兩側端的段差而jte之閘極絕緣_ 膜1 2 1之絕綠破壞或裂JI : (請先閲讀背面之注意事Γ r填寫本頁) 裝 訂' 本紙張尺度逍用中國國家揉準（CNS〉A4规格（210X297公釐） 14 - A7 B7 經濟部中央椟準局貝工消費合作社印m 五、發明説明（) 圖4係表示做爲比較例1 ，將第1導電層111之傾 斜角（0 1 )做成3 5° ，其他之構成和上述實施例相同 而做成之TFT271«此TFT271中，雖具不到用 閛極配線Y j端部之段差而起之閘極絕緣膜1 2 1之絕緣 破壞，但在通道領域C內，半導體薄膜1 3 1之閘極絕緣 膜121側之界面，爲包含實質之彎曲點（01，02) 之非平滑的界面。 又，做爲比較例2，構成閘極配線Yj之第1導電層 的傾斜角（θ 1 )做成4 0° ，其他和上述實施例相同而 做成之TFT (未圖示出），也和比較例1相同，雖見不 到因閘極配線Y j端部之段差而起之閘極絕緣膜之絕緣破 壞，但在逋道領域內之半導體薄膜之閘極絕緣膜側之界面 ，爲包含實質之彎曲點之非平滑的界面。 又，分別測定實施例之T F τ 1 7 1以及比較例1之 TFT2 71之移動度時，在本實施例之TFT1 7 1中 ，與比較例1相比，可以提昇移動度2 5 %。 又，圖5爲表示TFT之電壓（V)——電流（I )特 性者，圖中曲線（a )表示本實施例之TFT1 7 1之特 性，又，同圖中曲線（b)表示關於上述之比較例1之 TFT2 7 1之特性。由此圖5可以了解到本實施例之 T F Τ 1 7 1中，和比較例之T F T 2 7 1相比，門檻僅 電壓（V 較低。 接著，就具有上述構成之陣列基板1 0之製造流程， 參考圖6簡單地說明之。 (請先閲讀背面之注意事f「填寫本頁) •裝· 訂 線_ 本紙張尺变適用中國國家梂準（CMS:) A4规格（210 X 297公釐） -15 - 經濟部中央樣準局貝工消費合作杜印衷 A7 B7______ 五、發明説明（13) 首先，如圖6 A所示者，在玻璃基板1 〇 〇之一主要 面上，將鋁（A$)及鉬（Mo)依序形成2 0 〇nm ’ 5 0 nm之膜厚地，介經濺鍍而堆積，積層形成AJ2膜 1 1 0及Mo膜1 1 2。之後，塗佈光敏抗蝕劑（Photoresist) 1 1 7 ， 依所希望之形狀曝光 ，顯像。 而且，以光敏抗蝕劑117爲光罩，將Αβ膜110 以及Mo膜1 1 2介經浸漬於做爲蝕刻液之磷酸、硝酸、 醋酸以及水之混酸中，如圖6 B所示者，形成由側緣部之 傾斜角（01)爲2 0°之鋁（Aj?)所構成之第1導電 層111，以及配置在第1導電，層1 1 1上，由妲（Μ 〇 )所構成之第3導電層1 13»傾斜角（01)之控制以 蝕刻液之澳度管理最爲重要。即，蝕刻液係包含揮發成分 之故，於使用途中濃度會變化。.特別是鉬（Mo )之相對. 蝕刻速度，如圖7所示者，受混酸中之水的含有量（％ ) 影響很大，依此決定傾斜角1 )之故，其之管理變得 很重要。 之後，剝離光敏抗蝕劑1 17，將第1導電層1 1 i 以及第3導電層1 1 3被覆地，把鉬、鎢（Mo— W)合 金介經濺鍍堆稹成3 0 0 nm厚。而且，在鉬、鎢合金膜 上塗佈光敏抗蝕劑，曝光，顯像之後，以光敏抗蝕劑爲％ 罩，將鉬、鎢（Mo — W)合金膜介經使用以四氣化碳、 C C F4)爲主成分之蝕刻氣體之化學乾蝕刻（c D E ：) 而形成圖案。之後，剝離光敏抗蝕劑，形成示於圖6 Cg 第2導電層1 1 5。 (請先閲讀背面之注意事if '填寫本頁) 裝. 訂 本紙張尺度逍用中國國家梂準·（ CNS ) A4規格（210 X 297公釐） 16 - 經濟部中央揉準局負工消費合作社印装 A7 __B7___________ 五、發明説明（14 ) 如以上爲之，作爲3層構造之閘極配線Y i ，又，雖 未圖示出，同時也作成補助容量線。 接著，在閘極配線Yj ，以及未圖示出之捕助容置線 C j上，堆積氧化矽（S i 02)膜。之後，在未圖示出 之CVD裝置之反應爐內，配置玻璃基板1 0 0，作爲反 應氣體將200sccm之流量之矽烷（SiH4)， 1 0 0 0 s c cm 之流量之氨（NH3) ，7000 s c cm之流量之氮氣（N2)導入反應爐內，同時，反 應爐內維持1 T 〇 r r ，更將玻璃基板溫度上昇至3 3 9 °C。而且，供給1 3 0 0W之高周波電壓，將矽烷（ S i H4)以及氨（NH3)激成等離子體，在氧化政膜上 將矽氮化物（S i Nx)堆稹成5 0 nm之膜厚。介經如 此，如圖6 D所示者，形成由氧化矽膜以及矽氮化物（ S i Nx)此構成之閘極絕緣膜1 2 1。 再者，將反應氣體更換爲4 0 0 s c cm之流量之矽 烷（SiH4)，以及1400sccm之流量之氫氣（ Η 2 )，導入反應爐內，又供給1 5 OW之高周波電力， 如圖6 D所示者，在閘極絕緣膜1 2 1上堆積5 0 nm之 膜厚之a — S i = H薄膜125。又，於a - S i = H薄 膜1 25之堆積之際，反應爐內也維持在1 To r r 。 又將作爲反應氣體之2 0 0 s c c m之流童之矽烷、（ SiH4) ，l〇〇〇sccm 之流量之氨（NH3)，做 爲載氣之70 0 0 s c cm之流量之氮氣（N2)導入反 應爐內之同時，供給1300W之高周波電壓，在a- 本紙張尺度逍用中國國家梂準（CNS ) A4規格（210X297公釐） t。_ -17 - 請先閲讀背面之注意事/.填寫本頁) -裝' 訂 315526 A7 B7 五、發明説明（l5 ) S i = H薄膜1 2 5上堆稹3 0 0 nm之膜厚之矽氮化物 (SiNx)。又，矽氮化物（SiNx)之堆稹之際， 反應爐內也幾乎維持同樣的1 To r r。 之後，把玻璃基板1 0 0由反庄爐內搬出，在矽氮化 物（S i Nx)上塗佈光敏抗蝕劑。而且，由玻璃基板 1 0 0之裏面照射曝光之光，在自己整合於閘極配線Y j 之狀態下，將光敏抗蝕劑曝光，更而顯像之。接著，介經 利用此光敏抗蝕劑爲光罩，將矽氮化物形成圖案，而獏得 如圖6 D所示之通道保護膜1 4 1。 接著，在a — S i=H薄膜1 25以及通道保護膜 1 4 1上，介經CVD裝置堆積n+a-S i = H薄膜後 ，如圖6E所示者，將a-S i = H薄膜1 25以及n + a ~ S i = H薄膜島狀地形成圖案，形成半導體薄膜 131，島狀之n+a — Si=H薄膜145»之後，介 經濺鍍在玻璃基板1 0 0上堆積I TO，依規定形狀形成 圖案，而形成略長方形狀之圖像電極1 8 1。 接著，介經濺渡在玻璃基板1 00上，被覆鋁（A5 )，依所希望形狀而形成圖案，如圖6F所示者，形成源 極電極161a ，汲極電極161b» 再者，以此源極以及汲極電極161a ，161b爲 光罩，將通道保護膜1 4 1上之島狀n+a - S i = H薄 膜1 4 5形成圖案；形成圖2所示之低電阻半導體層 151a ，15 1b，介經如此，作成了配置多數之 T F T 1 7 1之主動矩陣型液晶顯示裝置用之陣列基板 本紙張尺度逋用中國固家棣準（CNS ) A4規格（210X297公釐） U. I*·1_ »^—1— - ......... : I H— 1 HH Du an 請先聞讀背面之注意事si¼寫本頁) 、11 經濟部中央橾準局員工消費合作社印装 _ 18 ― 經濟部中央標準局負工消费合作社印裝 A7 ____B7_ 五、發明説明（16 ) 10» 依據關於如以上之構成之本實施例之液晶顯示裝置時 ，陣列基板10之閘極配線Yj ，由於具有以鋁形成之第 1導電層111之故，可以使配線電阻十分地小。又，閘 極配線Y j中，由鋁構成之第1導電靥1 1 1通過第3導 電層1 1 3，被第2導電層1 1 5充分地覆蓋之故，可以 充分防止在第1導電曆產生小丘狀或圖形膨脹*因此’可 以防止製造良率之降低。 再者，由於第1導電層1 1 1之兩側緣部，傾斜角（ 01)形成爲109〜4ίΚ之故，在通道領域c內，可 以使半導體薄膜131之閘極絕緣膜121側之界面，爲 不具有實質之彎曲點之平滑的界面其結果，可以獏得具 備髙移動度，低門檻值電壓（Vth)之所謂的優異元件特 性之TFT171。 又，依據上述之實施例之TFT1 7 1時，通道保護 膜1 4 1對於閘極配線Y j ，係在自己整合狀態下，形成 於半導體薄膜1 3 1上之故，通道領域C也對於閘極配線 Y j而言，係自己整合地而構成之。因此，可以減輕閘極 ，源極間電容（C g s)或閘極’汲極間電容（eg d) 等之寄生電容。 又，此發明並不限定於上述之實施例’在此發明之'範 園內，可以有種種變形之可能。 例如，依據圖8所示之變形例時’ TFT1 7 1係具 有上述實施例之通道保護膜被省略之構造。其他之構造則 本紙張尺度逍用中國®家揉準（CNS )八4规格（210 X 2S7公釐） —----------裝-- (請先閲讀背面之注意事^%寫本頁) 訂 線 -19 - 經濟部中央標準局員工消費洽作社印裝 A7 B7 五、發明説明（η ) 同於上述實施例，相同之部分賦與相同之參考標號，其之 詳細說明省略之，依據如此構成之τ F T時，和上述實施 例之T F T相比，閛極、源極間電容（C g s )或閘極， 汲極間電容（C g d )等之寄生電容雖然增大，但是製造 工程數目減少，有可以便宜製造之優點，同時*其他可以 獏得和上述實施例相同之效果。 又，依據園9所示之TFT(7)時，低電阻半導體 層並非各別被堆稹之構造，而係介經半導體薄膜1 3 1之 一部分而形成β即，以自己整合在閘極配線Y j之通道保 護膜1 4 1爲光罩，介經在半導體薄膜1 3 1摻以不純物 離子，以在半導體薄膜1 3 1內形成通道領域1 3 l a ， 源極領域1 3 1 b，以及汲極領域13 1 c。其他之構成 和上述實施例相同，相同部分賦與相同之參考標號，其之 詳細說明省略之》 依據上述構成之TFT171時，畢竟對於閘極配線 Y j而言，通道領域爲間接的自己整合而構成之故，不單 閘極，源極間電容（C g s )或閘極，汲極間電容（ C g d )等之寄生《容可以減輕，和上述之實施例之 T F T相比，不須要低電阻半導體薄膜之堆積工程，可以 謀求製造成本之減輕。其他，可以獲得和上述實施例相同 之效果。 、 再者，於上述實施例以及變形例中，以a — S i = Η 做爲半導體薄膜之外，也可以使用p- S i ，又，不用說 也可以是微結晶矽等。 本紙張尺度適用f國國家揉準（CNS ) A4规格（210X297公釐）_ go _ —3 1------裝-- (請先閱讀背面之注意事>s填窝本頁)
、1T S1S526
m <6ifa \Z\ I3< {5ία /彳6ω
I6ib \zm (3i J4i /^1{ i3iC / π丨6彳(M3ib 第8圖

Claims (1)

  1. 經濟部中央標準局貝工消费合作社印製 A8 B8 C8 __ D8 __ 六、申請專利範圍 1 .—種薄膜電晶體，其特徵爲：具備包含形成於基 板上之第1導電層以及被覆上述第1導電層之第2導電屠 之閘極配線，及 被覆形成於上述基板上之閘極配線之閛極絕緣膜，及 通過上述閘極絕緣膜配置在上述閘極配線上，包含通 道領域之非單結晶矽薄膜，及 和上述非單結晶矽薄膜電氣的連接之源極m極以及汲 極電極， 上述非單結晶矽薄膜，於上述通道領域中，位於上述 閘極絕緣膜側之同時，具備沒有膂曲點之連續的界面。 2 .如申請專利範圍第1項所述之薄膜電晶體，其中 上述閘極配線之上述第1導電層，具備對於上述基板表面 傾斜而延伸之兩側緣部，各側緣部之傾斜角係被設定在 1 0°〜3 0°之範圍內。 3 .如申請專利範圍第2項所述之薄膜電晶體，其中 上述閘極配線之上述第2導電層係具有對於上述基板表面 傾斜，而且，沿著上述第1導電層之兩側綠部而延伸之兩 側緣部，各側緣部之傾斜角係被設定在2 0 °〜4 5 °之 範圍內。 4 .如申請專利範圍第1項所述之薄膜電晶體，其中 上述第1導電層係以由Αβ，Cu或π — Ta中選擇至少 一種爲主體之金屬或合金而構成。 5 .如申請專利範圍第1項所述之薄膜電晶體，其中 上述第2導電層係以由T a，W或Mo中選擇至少一種爲 ^紙張尺度逋用中國國家標準（CNS)A4規格（210X297公釐）-21 - ~~~^ (請先閱讀背面之注意填寫本頁) i. 訂 經濟部中央標準局貞工消費合作社印家 A8 m C8 ______ D8 六'申請專利範固 主體之金屬或合金而構成。 6 .如申請專利範圍第1項所述之薄膜電晶體，其中 i：述通道領域係自己整合於上述閘極配線而形成。 7.如申請專利範圍第1項所述之薄膜電晶體，其中 上述第1導電層係具有平面的和上述通道領域重合而延伸 之輪廓線。 8 .—種液晶顯示裝置，其特徵爲：具備互相留有規 定間隙而相向之陣列基板以及相向基板，以及在上述陣列 基板與相同基板之間封入之液晶層； 上述陣列基板具有： 玻璃基板，及 在上述玻璃基板之一主要面上互相平行而形成之複數 的閘極配線，及 在上述玻璃基板之一主要面上互相平行，而且，和上 述閘極配線幾乎垂直相交而設置之複數的信號線，及 在介經上述閘極線與信號線而包圍之各領域內而設置 之圖像電極，及 設置在上述各閘極線與信號線之交差部分，與對應之 圖像電極連接之薄膜電晶體， 上述薄膜電晶髏係： 介經上述閘極配線之一部分而構成之同時，具備：包 含形成於上述玻璃基板上之第1導電層以及被覆上述第1 導電層之第2導電層之閘極電極，及 被覆形成於上述玻璃基板上之上述閘極電極之閘極絕 本紙張尺度逋用中國國家梯準（cns)a4规格（ 210X297公釐）-22 - —II - .......ΙΊ-- . 1-—-— j: ί -I ......——-i m (請先閲讀背面之注^填寫本頁) 訂 A8 B8 C8 D8 315526 c、申請專利範圍 綠膜，及 通過上述閘極絕緣膜配置在上述閘極電極上，包含通 道領域之非單結晶矽薄膜，及 和上述非單結晶矽薄膜電氣的連接之源極電極以及汲 極電極， 上述非單結晶矽薄膜於上述通道領域中，位於上述閘 極絕綠膜側之同時，具備沒有彎曲點之連續的界面。 9 .如申請專利範圍第8項所述之液晶顯示裝®，其 中上述閘極配線之上述第1導電層，具備對於上述基板表 面傾斜而延伸之兩側緣部，各側綠部之傾斜角係被設定在 1 0°〜3 0°之範圔內。 1 0 .如申請專利範圍第8項所述之液晶顯示裝置， 其中上述閘極配線之上述第2導電層係具有對於上述基板 表面傾斜，而且，沿著上述第1導電層之兩側緣部而延伸 之兩側緣部，各側緣部之傾斜角係被設定在2 0 °〜 4 5 °之範圍內。 (請先聞讀背面之注意A ,：填寫本頁) 裝. 訂 經濟部中央標準局員工消費合作社印装 本紙張尺度逋用中國國家標準（CNS ) A4规格（21〇><297公釐〉-23 -
TW085109907A 1995-08-23 1996-08-14 TW315526B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21435795A JPH0964366A (ja) 1995-08-23 1995-08-23 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
TW315526B true TW315526B (zh) 1997-09-11

Family

ID=16654449

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085109907A TW315526B (zh) 1995-08-23 1996-08-14

Country Status (4)

Country Link
US (2) US5811835A (zh)
JP (1) JPH0964366A (zh)
KR (1) KR100238510B1 (zh)
TW (1) TW315526B (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1338914A3 (en) * 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
JP3302240B2 (ja) * 1995-11-28 2002-07-15 シャープ株式会社 薄膜トランジスタ及びその製造方法
JP2865039B2 (ja) * 1995-12-26 1999-03-08 日本電気株式会社 薄膜トランジスタ基板の製造方法
US5670062A (en) * 1996-06-07 1997-09-23 Lucent Technologies Inc. Method for producing tapered lines
US6445004B1 (en) 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6337520B1 (en) * 1997-02-26 2002-01-08 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
KR100458840B1 (ko) * 1997-04-03 2005-09-28 삼성전자주식회사 표시 장치의 수리부
US6333518B1 (en) * 1997-08-26 2001-12-25 Lg Electronics Inc. Thin-film transistor and method of making same
JP3980167B2 (ja) 1998-04-07 2007-09-26 株式会社日立製作所 Ｔｆｔ電極基板
JP3592535B2 (ja) 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3085530B2 (ja) * 1998-11-18 2000-09-11 日本電気株式会社 液晶表示装置及びその製造方法
KR100421901B1 (ko) * 1998-12-10 2004-04-17 엘지.필립스 엘시디 주식회사 반사형액정표시장치의반사판
JP4074018B2 (ja) * 1998-12-22 2008-04-09 東芝松下ディスプレイテクノロジー株式会社 薄膜のパターニング方法
JP4372943B2 (ja) 1999-02-23 2009-11-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
EP1041641B1 (en) * 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
JP2000305483A (ja) * 1999-04-20 2000-11-02 Toshiba Corp アクティブマトリクス基板の製造方法
JP4038309B2 (ja) * 1999-09-10 2008-01-23 セイコーエプソン株式会社 半導体装置の製造方法、アクティブマトリクス基板の製造方法
JP2001217423A (ja) * 2000-02-01 2001-08-10 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6900084B1 (en) 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
JP2002090774A (ja) * 2000-09-14 2002-03-27 Hitachi Ltd 液晶表示装置とその製造方法および装置
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW495986B (en) * 2001-05-11 2002-07-21 Au Optronics Corp Method of manufacturing thin film transistor flat panel display
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
US6876350B2 (en) * 2001-08-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic equipment using the same
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
KR100911470B1 (ko) 2003-01-30 2009-08-11 삼성전자주식회사 액정표시장치
KR100571827B1 (ko) * 2003-12-17 2006-04-17 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101123751B1 (ko) * 2004-01-26 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기, 반도체장치 및 그의 제조방법
JP4844027B2 (ja) * 2004-07-16 2011-12-21 カシオ計算機株式会社 垂直配向型の液晶表示素子
US20060066791A1 (en) * 2004-09-30 2006-03-30 Casio Computer Co., Ltd. Vertical alignment active matrix liquid crystal display device
CN101604087A (zh) * 2004-09-30 2009-12-16 卡西欧计算机株式会社 垂直取向型有源矩阵液晶显示元件
KR100752876B1 (ko) * 2004-11-30 2007-08-29 가시오게산키 가부시키가이샤 수직배향형의 액정표시소자
US8068200B2 (en) * 2004-12-24 2011-11-29 Casio Computer Co., Ltd. Vertical alignment liquid crystal display device in which a pixel electrode has slits which divide the pixel electrode into electrode portions
JP4926063B2 (ja) * 2005-08-03 2012-05-09 シャープ株式会社 液晶表示装置およびそれを備えた電子機器
US7978298B2 (en) 2006-03-23 2011-07-12 Sharp Kabushiki Kaisha Liquid crystal display device
US20070229744A1 (en) * 2006-03-29 2007-10-04 Casio Computer Co., Ltd. Vertically aligned liquid crystal display device
US20090195741A1 (en) * 2006-06-30 2009-08-06 Yoshihito Hara Liquid crystal display and method for manufacturing liquid crystal display
US8111356B2 (en) 2006-09-12 2012-02-07 Sharp Kabushiki Kaisha Liquid crystal display panel provided with microlens array, method for manufacturing the liquid crystal display panel, and liquid crystal display device
WO2008047517A1 (fr) 2006-10-18 2008-04-24 Sharp Kabushiki Kaisha Dispositif d'affichage à cristaux liquides et procédé de fabrication de celui-ci
US7995167B2 (en) * 2006-10-18 2011-08-09 Sharp Kabushiki Kaisha Liquid crystal display device and method for manufacturing liquid crystal display device
WO2008072423A1 (ja) 2006-12-14 2008-06-19 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の製造方法
CN101589331B (zh) * 2007-01-24 2011-06-22 夏普株式会社 液晶显示装置
EP2124094A4 (en) * 2007-01-31 2011-09-07 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE
JP5184517B2 (ja) 2007-04-13 2013-04-17 シャープ株式会社 液晶表示装置
EP2166403A4 (en) 2007-06-26 2011-05-25 Sharp Kk Liquid crystal display arrangement and method for producing a liquid crystal display
CN101236953B (zh) * 2008-04-15 2010-10-06 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
KR101330330B1 (ko) * 2008-12-30 2013-11-15 엘지디스플레이 주식회사 횡전계형 액정표시장치
JP5525773B2 (ja) 2009-07-23 2014-06-18 三菱電機株式会社 Ｔｆｔ基板及びその製造方法
JP2013080160A (ja) * 2011-10-05 2013-05-02 Japan Display East Co Ltd 表示装置
CN103035734A (zh) 2011-10-07 2013-04-10 元太科技工业股份有限公司 金属氧化物薄膜晶体管
US10324050B2 (en) * 2015-01-14 2019-06-18 Kla-Tencor Corporation Measurement system optimization for X-ray based metrology
KR102427675B1 (ko) * 2015-04-20 2022-08-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
KR102430573B1 (ko) 2015-05-14 2022-08-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152572A (ja) * 1991-12-02 1993-06-18 Matsushita Electric Ind Co Ltd 金属配線、及びそれを用いた半導体装置及びｔｆｔ液晶表示装置
NL7607298A (nl) * 1976-07-02 1978-01-04 Philips Nv Werkwijze voor het vervaardigen van een inrichting en inrichting vervaardigd volgens de werkwijze.
JPS6432633A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Taper etching method
US5153754A (en) * 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
JPH04353830A (ja) * 1991-05-31 1992-12-08 Toshiba Corp 液晶表示装置用アレイ基板
JPH04372934A (ja) * 1991-06-24 1992-12-25 Toshiba Corp 液晶表示装置用アレイ基板の製造方法
JPH055898A (ja) * 1991-06-27 1993-01-14 Casio Comput Co Ltd 薄膜素子形成パネル
EP0545327A1 (en) 1991-12-02 1993-06-09 Matsushita Electric Industrial Co., Ltd. Thin-film transistor array for use in a liquid crystal display
JPH06120503A (ja) * 1992-10-06 1994-04-28 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法
JP2614403B2 (ja) * 1993-08-06 1997-05-28 インターナショナル・ビジネス・マシーンズ・コーポレイション テーパエッチング方法
JPH07271020A (ja) * 1994-03-18 1995-10-20 Internatl Business Mach Corp <Ibm> ブラックマトリックス形成用感光性組成物、カラーフィルター基板及びそれを用いた液晶表示装置
JP2931523B2 (ja) * 1994-06-24 1999-08-09 ティーディーケイ株式会社 薄膜磁気ヘッドの製造方法
US5514247A (en) * 1994-07-08 1996-05-07 Applied Materials, Inc. Process for plasma etching of vias
TW321731B (zh) * 1994-07-27 1997-12-01 Hitachi Ltd
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR100278561B1 (ko) * 1996-10-15 2001-02-01 포만 제프리 엘 테이퍼를구비하며에칭성이감소된다층의금속샌드위치구조및그형성방법

Also Published As

Publication number Publication date
JPH0964366A (ja) 1997-03-07
KR970011975A (ko) 1997-03-29
US6235561B1 (en) 2001-05-22
KR100238510B1 (ko) 2000-01-15
US5811835A (en) 1998-09-22

Similar Documents

Publication Publication Date Title
TW315526B (zh)
TW459343B (en) Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
TW480731B (en) Semiconductor device and a method of manufacturing the same
JP5133468B2 (ja) 薄膜トランジスタ基板及びその製造方法
TWI311815B (en) Thin film transistor array panel and manufacturing method thereof
TWI285784B (en) Method for manufacturing thin film transistor allay
JP2003043513A (ja) 液晶表示装置用アレー基板及びその製造方法
US20020093021A1 (en) Thin-film transistor display devices
JP4210658B2 (ja) 薄膜トランジスタ液晶表示装置（ｔｆｔｌｃｄ）用基板のアルミニウム配線形成方法とこれにより製造されたｔｆｔｌｃｄ基板
GB2185622A (en) Thin film transistor array
JP2002202527A (ja) アクティブマトリクス型液晶表示装置
JP5505032B2 (ja) アクティブマトリクス型駆動基板、その製造方法及び表示装置
TW498178B (en) Manufacturing method and structure for in-plane switching mode liquid crystal display unit
US20070139572A1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method thereof
EP0683525A1 (en) Thin-film transistor array for display
JP5406440B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR20070109192A (ko) 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
US20140361302A1 (en) Thin film transistor array panel and manufacturing method thereof
CN106575062A (zh) 有源矩阵基板及其制造方法
TW200816486A (en) Thin-film transistor array and method for manufacturing the same
TW514760B (en) Thin film transistor and its manufacturing method
TW200428086A (en) LCD device and manufacturing method thereof
JPH0570156B2 (zh)
JPH11119240A (ja) アクティブマトリクス基板とこれを用いた液晶表示装置
TW201913886A (zh) 一種柔性薄膜電晶體及其製備方法