TW307068B - - Google Patents

Download PDF

Info

Publication number
TW307068B
TW307068B TW084110393A TW84110393A TW307068B TW 307068 B TW307068 B TW 307068B TW 084110393 A TW084110393 A TW 084110393A TW 84110393 A TW84110393 A TW 84110393A TW 307068 B TW307068 B TW 307068B
Authority
TW
Taiwan
Prior art keywords
coupled
frequency
input
output
register
Prior art date
Application number
TW084110393A
Other languages
English (en)
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of TW307068B publication Critical patent/TW307068B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明(!) 發明領域 本發明係關於通用之控制系統且尤其係關於用於調頻與 頻道化頻譜通訊裝置之一種裝置,而該等裝置準確地,有 效地並最佳地使用指配之調頻頻道。 發明背景 目前之通訊技術指配或核准由預先定義之頻寬來辨識的 一頻道或一組頻道給一特定型式之傳送裝置。傳送裝置具 有一’·佔有頻寬”,而佔有頻寬是大部份功率或能量所局 限之頻寬。佔有頻寬必須小於指配或核准頻寬以致一裝置 之運作不會干擾指配給相鄰頻寬之裝置的運作。在該等一 般限制之下’最好使得佔有頻寬最大化以致佔有頻寬極爲 接近指配頻寬但不會超過指配頻寬之邊界。 在調頻系統” F Μ系統”之中,傳送器之佔有頻寬是調變 訊號頻寬(或數位FM之符號率)與偏差的函數《偏差—般是 難以控制之參數而導致許多折衷情況之一。第一種折衷情 況是使用精確元件來降低偏差之可變度。此種精確元件相 當筇貴而導致傳送裝置之總成本的相當大幅增加。第二種 折衷情況是使用勞力密集型工廠調整。傳送單元之工廠調 整降低偏差之可變度但也增加成本並降低產品之可靠度。 另外第三種折衷情況是不使用精確元件也不使用工廠調整 。在此第三種情況中,偏差容限不佳,而此意謂具有最壞 情形之最大偏差的單元必須具有仍在指配頻寬以内之佔有 頻寬。在此第三種情形中,一般裝置具有一偏差,與極爲 低度利用之對應佔有頻寬。 --------.裝------訂------ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ297公釐) Α7 Β7 經濟部中央榇準局員工消費合作社印策 五、發明説明(2 ) 以前技術之裝置使用合成器以產生相位鎖定於給定參考 頻率之頻率。自一輸出頻率切換至另一輸出頻率是藉由改 變耦接至回授系統之迴路頻率除法器並允許迴路回授控制 系統”緩慢地’’使電壓控制振盪器自舊頻率轉移至新頻率 來完成8 以前技術之裝置使用步階電壓來在短時間之内”前控制1 電壓控制振盪器至新頻率。一些以前技術之裝置也提供 一種回授機制來保持步階電壓於標稱値。此種型式之回授 機制,無論在其之何種變化實例中,等候穩態情形出現於 迴路且然後直接測量施加至VCO之電壓,相對於注入以進 行前控制之電壓。此種機制相當慢,因爲其必須等候穩態 且通常較不準確,因爲VCO之電壓大小很小而且直接測量 施加至VCO之電壓會產生誤差。 指配給Rottinghaus之美國專利第5,027,087號(其後表示爲 ’087")提出頻率前控制環境之一種回授裝置與 方法,而上述專利指配給本發明之指配者。Rottinghaus '087所提出之回授技術測量注入前控制電壓步階以後之迴 路暫態響應。藉由檢查回授暫態之斜率,可決定前控制電 壓步階之大小爲”太大"或”太小”,因而允許依照一演 算法來修正前控制電歷。Rottinghaus Ό87所展示之裝置與 方法提供優於以前技術裝置與方法之結果,因爲步階電壓 之準確度的偵測在步階之後可立即進行而無需等到穩態出 現於迴路。Rottinghaus ·087之裝置與方法通常不易遭受電 壓增益或偏移之測量誤差的影響,因爲該裝置與方法只是 -5- (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 本紙張尺度適用中國國家橾举(CNS ) Α4规格(2丨ΟΧ25»7公釐) 307068 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明(3 ) 觀察前控制步階之誤差的迴路響應。換句話説,迴路之功 能,頻率間之切換,是由相同迴路内之前控制機制來取代 ,並利用一回授技術來使該前控制機制更爲準確。 Rottinghaus '087也提出一種用以校準調變器之方法。一 旦針對一給定頻率變遷來校準前控制步階,則VC0之斜率 爲已知。斜率資訊也可用以控制調變器之FM偏差。此種用 以校準調變器之方法運作良好,但是只有在一定容限以内 〇 指配給Rottinghaus之美國專利第5,207,491號(其後表示爲 Rottinghaus ’491)所展示之另一種裝置與方法試圖改善 Rottinghaus '087之結果,而 Rottinghaus ’491指配給本發明 之指配者。Rottinghaus '491展示取代 Rottinghaus '087之簡 單步階電壓的前控制暫態波形。Rottinghaus '491也提出一 種測量相位偵測器輸出的方法。其提出二種演算法實例來 後處理測量之相位偵測器輸出。此種後處理之目的是修正 暫態響應之大小與形狀。換句話説,雖然Rottinghaus ’087 修正暫態響應之大小,Rottinghaus '491試圖修正大小與形 狀。 雖然Rottinghaus '087與491之裝置與方法試圖改善指配頻 寬之使用,該等以前技術參考無法提出最佳化並有效使用 指配頻寬之裝置及/或方法。因此,宜提供一種用以使得指 配頻寬之使用最佳化的裝置與方法,並且該種裝置與方法 具有優於以前技術裝置與方法之效率,精確度與可重覆性 --------^ 裝------訂------^冰 (請先閱讀背面之注意事項再填寫本頁) -6- 本紙張尺度適用中國國家標準(CNS ) A4规格(2丨0X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(4 ) 附圖簡短説明 圖1是根據本發明之一頻率合成器的方塊圖;且 圖2是圖1之頻率合成器的時序圖。 較佳實例之詳細説明 參照圖1,圖1展示具有提供參考頻率之輸入15與提供調 變載波之輸出20的頻率合成器10。合成器10包含相位偵測 器21,迴路濾波器23,加法器25與電壓控制振盪器 (VCO) 28 »迴路濾波器23經由相位偵測器21耦接至參考頻 率15與加法器25。在下文將可理解,迴路濾波器23除去相 位偵測器21輸出之不要部份。VCO耦接至加法器25與調變 器載波輸出20。頻率除法器30具有耦接至輸出20之輸入31 與經由相位偵測器21耦接至迴路濾波器23之輸出32。 合成器10也包含具有第一輸入35,第二輸入36與第三輸 入37之第一多工器或MUX-A 33。數位至類比轉換器 (DAC〕40耦接至加法器25與MUX-A 33。偏差控制電路43耦 接至DAC 40。在本發明之一較佳實例中,通往偏差控制電 路43之回授輸入45耦接至迴路濾波器23之輸入50。 時序產生與程式化控制器53具有耦接至頻率除法器30之 第一控制線55與耦接至MUX-A 33之第三輸入37的第二控制 線58。第二多工器MUX-B 60具有第一輸入63,第二輸入65 與輸出68。鎖存器70耦接至MUX-B 60之輸出68與MUX-A 33之第一輸入35。靜止載波暫存器73耦接至該MUX-B 60。 時序產生與程式化控制器53包含耦接至MUX-B 60之第三輸 入80的第三控制線78與耦接至該鎖存器70之第四控制線83 -7- --------产餐II (請先閲讀背面之注意事項再填寫本頁) 訂 Λ ^ 本紙張尺度適用中國國家標準(CNS〉Α4規格(210Χ297公釐) A7 307068 B7 五、發明説明(5 ) (請先閱讀背面之注意事項再填寫本頁) 偏差控制電路包含低通濾波器85,增益控制88,類比至 數位轉換器(ADC) 90,以及處理與演算法電路93。低通濾 波器85藉由迴路濾波器23後之回授45或在迴路濾波器23之 前取得之輸入45a來耦接至頻率輸入15。增益控制耦接至低 通濾波器85與ADC 90。處理與演算法電路93耦接至ADC與 ADC 40。時序產生與程式化控制電路53包含耦接至ADC 90 之第五控制線95。 DAC 40提供或啓始頻率前控制與FM調變。在此種努力之 下,DAC提供一種用以偵測與控制調變器偏差之機制。偵 測是藉由暫時使得DAC 40成爲合成器10之頻率鎖定迴路之 前控制的來源來完成。在DAC 40執行前控制下,迴路改變 頻率。當反覆修改DAC之增益時前控制緩慢地匯合。如果 在DAC 40協助之下合成器之頻率步階很小(在尖峰FM偏 差大小之數量級),則對於前控制與固有地FM偏差而言 DAC增益現在受到正確設定。合成器之小頻率步階大小一 般是在回授之頻率除法器30之能力以内,因爲大部份系統 之尖峰偏差約略對應於頻道間隔。 經濟部中央標準局員工消費合作社印製 本發明不僅運用DAC 40來在數位調變器基頻訊號36與靜 止載波暫存器73内含之間切換而且自靜止載波暫存器73内 含切換至偏差暫存器75内含。DAC 40之輸出98自靜止載波 暫存器73内含變遷至偏差暫存器75内含會產生用於前控制 VCO 28至新頻率之電壓步階。合成器10之除法比値與注入 來自DAC 40輸出98之步階在相同時間改變。如果輸出98之 -8- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(6 ) 電壓注入所導致之頻率改變是除法比値改變所要求之頻率 改變,則迴路在變遷之前與在變遷之後立刻即是在樣態。 前控制步階(自靜止載波電壓至偏差暫存器電壓)所導致之 頻率改變應類似於調變之尖峰偏差(偏離靜止載波位準之偏 差)。因此,適當地調整前控制固有地相等於適當地調整調 變,因爲該二者間之比値是固定的。假設調變尖峰偏差是 4.75百萬赫茲且前控制步階是5百萬赫茲,則該固定比値可 表示爲5百萬赫茲/4.75百萬赫茲。 經濟部中央標準局員工消費合作社印製 ^ ^— (請先閲讀背面之注意事項再填寫本頁) 訂 進一步參照囷2所示之時序圖,MUX-B 60可藉由第三 控制線78自靜止載波値切換至偏差暫存器値並且與第一控 制線55所要求之除法器改變在相同時間藉由第四控制線83 來鎖存於DAC。舉例而言,假設自靜止載波至5百萬赫茲 之正偏差値的前控制步階程式化於偏差暫存器?5,則運用 迴路濾波器23來決定是否前控制步階太大或太小。來自迴 路濾波器2 3之回授訊號4 5或來自相位偵測器2 1之回授訊 號45a是由ADC 9〇來加以取樣並用於處理與演算法電路 93之演算法,而處理與演算法電路93之輸出ι〇〇是用以控 制D A C 4 0之增益。如果前控制步階太小,則回授將提供 遞增之訊號至相位偵測器21之輸出(假設迴路濾波器無反 相)。處理與演算法電路93可使用此輸出來増加DAC 4〇之 增益。處理與演算法電路93是具有可程式深度之積分的數 位積分器。積》器93是增加或減少決定於緊接在本文所述 前控制所協助之頻率變遒後之回授訊號的斜率(+ /_)。如果 偏差暫存H75是程式化爲與調變資訊之尖峰偏差具有正確 A7 B7 五、發明説明(7 ) 之比値目前控制機制已匯合(意謂前控制步階電签使得在頻 率變遷之前與之後立刻可在迴路内看見穂態),則偏差也將 受到精確設定。 熟悉本技術領域者應可理解大小變動之正與負前控制電 壓步階訊號可藉由下列方式來產生:改變偏差暫存器75内 含(亦即極性或大小)或者產生自靜止載波暫存器變遷至偏 差暫存器或自偏差暫存器變遷至靜止載波暫存器的步驟。 另外應可理解額外之前控制電壓步階訊號可藉由自一偏差 暫存器75値變遷至另一偏差暫存器75値來完成。 综而言之,本發明是一種具有一數位至類比轉換器 (DAC )與一回授系統之頻率合成器,而該回授系統偵測調 頻訊號之偏差並校準偵測之偏差。DAC提供前控制激源以 進行校準。在前控制校準之後,DAC之增益受到準確設定 而可修正頻率偏差,因爲調變是取自執行前控制之相同數 位至類比轉換器、結果,本發明得利於佔有頻寬之最佳化 與指配頻寬内之佔有頻寬的連續校準,即使刪除精確元件 與該等元件之手動調整。 ---------〈装— (請先閱讀背面之注意事項再填寫本頁) 訂 Λ 經濟部中央標準局員工消費合作社印製 -10- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)

Claims (1)

  1. 經濟部中央棣準局員工消費合作社印製 307068 it C8 D8六、申請專利範圍 1. 一種具有一回授系統之頻率合成器,該回授系統偵測調 頻訊號之偏差並校準頻率偏差,該頻率合成器包含: 一頻率參考輸入(25); 一耦接至該參考輸入之加法器(21); 一具有一耦接至該加法器之輸入與一輸出之電壓控制 振盪器(VCO)(28); 一具有一耦接至該VCO輸出之輸入與一耦接至該參考 輸入之輸出的頻率除法器(30); 具有第一,第二與第三輸入及一輸出之第一MUX(33); 一耦接至該第一MUX之該第二輸入(36)之調變器; 一具有耦接至該頻率除法器之第一控制線(55)與耦接 至該第一 MUX之該第三輸入之第二控制線(58)的控制器 (53);及 一耦接至該加法器與來自該第一 MUX之該輸出的數位 至類比轉換器(DAC)(40),該DAC提供一前控制激源與 一機制來控制調變訊號之頻率偏差,以致DAC在前控制 期間自動且連續地校準該頻率合成器之頻率偏差。 2. 根據申請專利範圍第1项之頻率合成器,該頻率合成器 進一步包含具有第一,第二與第三輸入及一輸出之第二 MUX(68),該輸出耦接至該第一 MUX之該第一輸入,第 一暫存器(73)耦接至該第二MUX之該第一輸入,第二暫 存器(75)耦接至該第二MUX之該第二輸入,且該控制器 具有耦接至該第二MUX之該第三輸入的第三控制線(78) 〇 (請先閲讀背面之注意事項再填寫本頁) -11 - 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X297公釐) 經濟部中央橾準局負工消費合作社印製 A8 !! — P8 __ 、中請專利範固 — '~'— 3·根據申請專利範圍第2項之頻率合成器,該頻率合成器 進一步包含具有一輟接至該第二MUX之該輸出的輸入與 _接至該第一 MUX之該第一輸入的輸出,該控制器具 有耦接至該鎖存器之第四控制線(83),以致該第二 由該控制器選擇性自該第一暫存器切換至該第二暫存器 ,該第二MUX在第一與第四控制線之變動的相同時間藉 由第一MJX鎖存於DAC。 4·根據申請專利範困第丨項之頻率合成器,該頻率合成器 進一步包含一具有耦接至該參考輸入之輸入與一輸出的 相位偵測器(21)。 5·根據申請專利範困第4項之頻率合成器,該頻率合成器 進一步包含一具有耦接至該相位偵測器輸出之輸入與— 耦接至該加法器之輸出的迴路濾波器(23)。 6.根據申請專利範圍第5項之頻率合成器,該頻率合成器 進一步包含一具有一耦接至該迴路濾波器之該輸出之輸 入與一耦接至DAC之輸出的頻率前控制偏差控制電路 (43)。 7_根據申請專利範固第1項之頻率合成器,其中DAC提供 一前控制激源與調頻訊號給合成器。 8_ —種用以偵測並校準頻率偏差之方法,韓方法用於鎖相 迴路(PLL)頻率合成器,該頻率合成器具有一電壓控制 振堡器(VCO)(28),一用以接收前控制電壓步階之數 位至類比轉換器(DAC)(40)與一回授系統,該方法包 含下列步驟: -12- 本紙張尺度逋用中國國家標準(CNS > A4规格(210X297公釐) {袭------1T------ (請先聞讀背面之注$項再填寫本頁) 3〇7G68
    申請專利範困 藉由下列步驟來注入前控制電壓步階訊號於迴路 (21.,25,28,30 ): 選擇性自第一暫存器内容(73)切換至第二暫存器内容 (75);及 利用第一暫存器内容來產生前控制電壓步階; 檢查回授系統暫態之斜率以決定前控制電壓步階之大小 與形狀是否適當;及 利用回授系統暫態之一函數來調整DAC增益,以致DAC 在頻率前控制期間自動且連續地校準該頻率合成器之頻 率偏差。 9_根據申請專利範困第8項之方法,其中注入前控制電壓 步階訊號於迴路之步裸進一步包含下列步裸: 選擇性自第二暫存器内容切換至第一暫存器内容丨及 利用第一暫存器内容來產生前控制電壓步階。 10.根據申請專利範困第8項之方法,其中注入前控制電壓 步階訊號於迴路之步骤進一步包含下列步蝶. 自一第二暫存器内容切換至另一第二暫存器内容;及 利用另一第二暫存器内容來產生前控制電壓步階。 {袭-- (請先Μ讀背面之注意事項再填寫本頁) 訂 >J 經濟部中央橾準局貝工消费合作社印製 •i. -13- 私紙張Λ度逋用中國國家揉隼(CNS〉A4^格(210X297公釐}
TW084110393A 1994-11-01 1995-10-04 TW307068B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/332,973 US5483203A (en) 1994-11-01 1994-11-01 Frequency synthesizer having modulation deviation correction via presteering stimulus

Publications (1)

Publication Number Publication Date
TW307068B true TW307068B (zh) 1997-06-01

Family

ID=23300693

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084110393A TW307068B (zh) 1994-11-01 1995-10-04

Country Status (5)

Country Link
US (1) US5483203A (zh)
AU (1) AU3638995A (zh)
MY (1) MY111848A (zh)
TW (1) TW307068B (zh)
WO (1) WO1996013895A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765825B (zh) * 2021-09-17 2022-05-21 國立高雄科技大學 注入鎖定鎖頻迴路振盪單元

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6178316B1 (en) 1997-04-29 2001-01-23 Meta-C Corporation Radio frequency modulation employing a periodic transformation system
US5983077A (en) * 1997-07-31 1999-11-09 Ericsson Inc. Systems and methods for automatic deviation setting and control in radio transmitters
US6661852B1 (en) 1999-07-21 2003-12-09 Raytheon Company Apparatus and method for quadrature tuner error correction
US6640237B1 (en) 1999-07-27 2003-10-28 Raytheon Company Method and system for generating a trigonometric function
US6298093B1 (en) * 1999-08-05 2001-10-02 Raytheon Company Apparatus and method for phase and frequency digital modulation
DE19958206C2 (de) * 1999-12-02 2002-03-28 Infineon Technologies Ag Sendevorrichtung
US6647075B1 (en) 2000-03-17 2003-11-11 Raytheon Company Digital tuner with optimized clock frequency and integrated parallel CIC filter and local oscillator
US6590948B1 (en) 2000-03-17 2003-07-08 Raytheon Company Parallel asynchronous sample rate reducer
US6268780B1 (en) 2000-04-26 2001-07-31 National Semiconductor Corporation Frequency synthesizer with digital frequency lock loop
US6678503B1 (en) * 2000-05-17 2004-01-13 Intersil Americas Inc. Apparatus for radio frequency processing with dual modulus synthesizer
KR100396880B1 (ko) * 2000-08-28 2003-09-02 삼성전자주식회사 가변 반송 주파수를 가지는 저잡음 주파수 변조기
US6512470B2 (en) * 2001-01-05 2003-01-28 Lite-On It Corp. Method of voltage controlled oscillator digital/analog converted value adjustment of compact disk read only memory device
DE10108636A1 (de) * 2001-02-22 2002-09-19 Infineon Technologies Ag Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation
US6734749B2 (en) 2001-05-29 2004-05-11 Telefonaktiebolaget Lm Ericsson (Publ) Direct modulated phase-locked loop
DE10147963A1 (de) * 2001-09-28 2003-04-30 Infineon Technologies Ag Abgleichverfahren für eine nach dem Zwei-Punkt-Prinzip arbeitende PLL-Schaltung und PLL-Schaltung mit einer Abgleichvorrichtung
GB2389252B (en) * 2002-05-31 2006-09-27 Zarlink Semiconductor Ltd A frequency modulation system & method
US6909331B2 (en) * 2002-08-28 2005-06-21 Qualcomm Incorporated Phase locked loop having a forward gain adaptation module
US6700447B1 (en) 2002-09-06 2004-03-02 Telefonaktiebolaget Lm Ericsson (Publ) Trimming of a two point phase modulator
EP1535390B1 (en) * 2002-09-06 2006-04-19 Telefonaktiebolaget LM Ericsson (publ) Trimming of a two point phase modulator
US7158603B2 (en) * 2002-12-26 2007-01-02 Freescale Semiconductor, Inc. Method and apparatus for compensating deviation variances in a 2-level FSK FM transmitter
DE10320513A1 (de) * 2003-04-28 2004-11-18 Atmel Germany Gmbh Vorrichtung und Verfahren zum Betreiben eines Oszillators
US7015738B1 (en) * 2003-06-18 2006-03-21 Weixun Cao Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control
US7636386B2 (en) * 2005-11-15 2009-12-22 Panasonic Corporation Method of continuously calibrating the gain for a multi-path angle modulator
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US20140106681A1 (en) * 2012-10-12 2014-04-17 Qualcomm Incorporated Ku ADAPTATION FOR PHASE-LOCKED LOOP WITH TWO-POINT MODULATION
CN113098506B (zh) * 2021-03-30 2022-06-17 联芸科技(杭州)有限公司 分频电路、分频方法及锁相环

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03157018A (ja) * 1989-08-10 1991-07-05 Mitsubishi Electric Corp 周波数シンセサイザ
US5027087A (en) * 1990-02-02 1991-06-25 Motorola, Inc. Fast-switching frequency synthesizer
US5207491A (en) * 1991-01-31 1993-05-04 Motorola Inc. Fast-switching frequency synthesizer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765825B (zh) * 2021-09-17 2022-05-21 國立高雄科技大學 注入鎖定鎖頻迴路振盪單元

Also Published As

Publication number Publication date
US5483203A (en) 1996-01-09
WO1996013895A1 (en) 1996-05-09
AU3638995A (en) 1996-05-23
MY111848A (en) 2001-01-31

Similar Documents

Publication Publication Date Title
TW307068B (zh)
US10075175B2 (en) Apparatus and method for automatic bandwidth calibration for phase locked loop
CN103219946B (zh) 极坐标发射器、调频路径及方法、参考相位产生器及方法
US7003065B2 (en) PLL cycle slip detection
CN1104098C (zh) 用于通信设备减少备用电流的方法和装置
US6236267B1 (en) Linearization for power amplifiers using feed-forward and feedback control
US7663415B2 (en) Phase locked loop (PLL) method and architecture
US20030141936A1 (en) All-digital frequency synthesis with non-linear differential term for handling frequency perturbations
CN101079633B (zh) 改进的被动型铷原子频标伺服控制方法和伺服控制电路
US7482880B2 (en) Frequency modulated output clock from a digital frequency/phase locked loop
JP5093216B2 (ja) 発振回路
US6914489B2 (en) Voltage-controlled oscillator presetting circuit
CN107896106A (zh) 调节数字锁相回路的相位
CN105827238A (zh) 校准双端口锁相环路的***及方法
CN102457272A (zh) 频率校正装置、方法及锁相回路
US6229400B1 (en) Method and apparatus for a calibrated frequency modulation phase locked loop
US7266170B2 (en) Signal generating circuit, timing recovery PLL, signal generating system and signal generating method
CN101515803A (zh) 基于充电泵的频率调变器
CN101025638A (zh) 一种补偿mos器件栅极漏电流的装置及方法
WO1999036792A1 (en) Self-compensating phase detector
US20070164798A1 (en) Systems and methods for reducing static phase error
JP2005287022A (ja) 位相同期ループ、および、周波数制御可能な発振器の位相補正方法
EP3264606A1 (en) Frequency based bias voltage scaling for phase locked loops
EP3724670B1 (en) Adaptive voltage scaling of receiver
CN103312343B (zh) 发射器及其降低频率偏移的方法