TW304248B - The address-occupied solving method and apparatus for IDE card inserted in PCI/PCI bridge - Google Patents
The address-occupied solving method and apparatus for IDE card inserted in PCI/PCI bridge Download PDFInfo
- Publication number
- TW304248B TW304248B TW85113100A TW85113100A TW304248B TW 304248 B TW304248 B TW 304248B TW 85113100 A TW85113100 A TW 85113100A TW 85113100 A TW85113100 A TW 85113100A TW 304248 B TW304248 B TW 304248B
- Authority
- TW
- Taiwan
- Prior art keywords
- channel
- bridge
- pci
- bit
- controller
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Description
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(1 ) 背景說明= PCI(PERIPHERAL COMPONENT INTERCONNECT)匯流排爲目前個人電腦系統內的 一種匯流排標準。此一標準於制定之初,雖然規範有 輸出/入埠(I/O)位址及記憶體(Memory)位址重置 (relocation)的功能,以便提供系統隨插即用(plug-and-play)之特性 。但 此一 功能於 初期並 未能普 遍被相 關的PCI卡裝造商所遵循。一直到最近,因新的作業 系統,如WIN 95,強調隨插即用之功能,新設計、 製造的PCI卡才紛紛提供位址重置的能力。 PCI標準要求每一個與其連接的裝置必須包含 一個類別碼(class code),此類別碼內須指明裝置的類 別,如 IDE(Integrated Drive Electronic)裝置等等。 IDE爲著名習知的標準。如習知技術,當ID E裝置 的第〇通道致能時此I D E裝置佔用輸出入埠位址 1F0H〜1F7H及3F6H,當IDE裝置的第1通道致 能時此I D E裝置佔用輸出入埠位址170H〜177H 及 376H 〇 另外,爲了支援位址重置,PCI卡另需有驅動程 式(BIOS或driver)相配合,換言之,此一驅動程式 需有指令可供進行輸出/入埠位址或記憶髎位址重置 的動作。但市面上現存舊有的PCI卡驅動程式,如 VGA BIOS 、 IDE BIOS ,大都沒有相關指令πΗ乍位 址重置的動作。 爲了支援傳統VGA裝置,PC I協定包含了一 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I n .^1 n - I - - I _ I I n I T n I n _ n ——免 、v'口^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(><) VGA致能位元信號供致能一直接或間接連接於P C I匯流排的VGA裝置。相對的,PC I協定卻未 包含一致能位元信號供致能一直接或間接連接於P CI匯流排的IDE裝置。 標準的PCI/PCI橋接器內之解碼電路有一組可 程式(programmable)的暫存器,配合的驅動程式可更 改其基底位址(Base address)以便橋接器指定一段位 址(如4K或其倍數)供所連接的標準PCI卡的輸出/入 埠佔用。另外,另有二組可程式的暫存器,配合的驅 動程式可更改基底位址値,以便橋接器指定一段記憶 體位址(如1M或其倍數)供所連接標準PCI卡的記憶 體佔用。 過去數年間,已有數以百萬計的非標準的pci 卡流入市場,此等非標準PCI卡的位址解碼電路是固 定無法重新設定的(programmable),亦即無法支援位 址重置的功能。舉例而言,百萬計的ID.E裝置佔用輸 出入埠位址1F0H〜1F7H及3F6H、170H〜177H及 376H,且其解碼電路是無法程式化.的。 如果使用者不知上述傳統IDE卡的位址安排情 形,而將上述非P C I標準的IDE卡插於系統上之 PCI橋接器上時,他會發現處理器對這些IDE卡所發 動的輸出/入埠週期不會發生動作。這是因爲BIOS並 未能藉由橋接器去存取這些IDE卡的輸出入埠,而導 致位址解碼錯誤的情形。 針對上述可能發生的缺失,本發明乃提供一電路 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) ----------f4.------訂------1 (請先閲讀背面之注意事項再填寫本頁) _248_^_ _248_^_ 經濟部中央標準局員工消費合作社印製 五、發明説明(3 ) 及配合相關程序方法,可解決IDE卡佔用位址的問 題。 圖式的簡要說明= 第一圖揭露系統的硬體架構。 第二圖揭露橋接器內解碼電路相關硬體架構。 第三圖揭露本發明一實施例的流程。 發明之詳細說明= 如第一圖所示,爲目前一典型的個人電腦系統, , ..... ..........
其中,中央處理器10藉由主匯流排1與主匯流排/PCI r " 匯流排間橋接器12連接,PCI匯流排2上連結有標 準PCI裝置11、13、PCI/PCI間橋接器14及PCI匯 流排/ISA匯流排間橋接器16。而P.QJ/PC丄間橋.接器 14可連接PCI裝置17 ' 19。基本輸出/入系統唯讀 記憶體(BIOS ROM) 18則藉ISA匯流排3與PCI/ISA 間橋接器16連接。如習知技術,橋接器之主要功能 係作爲不同匯流排(Host.,PCI,ISA)間信號之介 面,並將特定的存取週期轉發給相對應匯流排上的裝 置。 如果PCI/Ρ.ςΐ間橋接器14上所連接的裝置1.7、 I9等皆爲標準PCI.卡,則系統確有隨插即用之功,能, 此時並不會發生前述的缺失,已如上述。但當裝置 17、19中有IDE卡時,針對此IDE卡的存取週期不 .............. ..................... 會發生動作,其原因如上所述。 如第二圖所示,本發明於PCI/PCI間橋接器14 中之位址解碼器22 ||供一第一組暫存器及一第二 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) ----------Γ-4------1T------f (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梯準局員工消費合作社印裝 Α7 Β7 五、發明説明(4) 組暫存器21供以習粗方式分別儲存VFQH〜1F7H及 3F6H値、以及170H〜177H及376H値。進一步,位 址解碼器22另具有一通道〇之位元27及一通道1之 位元29供分別致能比較器24、26。此位元27及位 元29分別與資料匯流排連結。當比較器.24被位元27 致能時能比較位址信號値25與第一暫存器2〇之値, 以確認位址信號値25是否落於1F0H〜1F7H及3F0H 範圍內。當比較器26被位元29致能時能比較位址信 號値25與第二暫存器21之値,以確認位址信號値25 是否落於170H〜177H及3 76H範圍內。如比較結果 於信號線241.產生一命中狀態,控制電路23於是利 用位址信號値25轉發一對應的週期給IDE裝置。如 比較結果於信號線261產生一命中.狀態,控制電路?3 於是利用位址信號値25轉發一對應的週期給ipj:裝 置。 於軟體方法方面,本發明於BI0SR0M_18內提 供一段程序,供程式化前述的位元暫存器27 ' 29, 其詳情如下所述。 如第三圖所示,當系統開機(方塊30)後,导IOS 內一些基本測試(POST)執行過程中,本發明提供的 特殊程序即首先於方塊32中偵測系統中是否有另一 ...... 個I D Ε控制器。如果有,於方塊3 6中,經由資料 匯流排28,本發明得致能位元29且失能位元27, 以便致能該與橋缓器I4連接之I D Ε控制器的第1 通道並失能第〇通道。接著,於方塊38,本發明將 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^ I n I I J I I I I T I n n --- ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明(_5 ) 於方塊y測得之I D J:控制器的第1 P JI于以失能 並致能其第〇通道。 須明白的是,於方塊36中,經由資料匯流排28, 本發明亦可致能位元27且失能位元29,以便致能該 與橋接器14連接之I D E控制器的第0通道並失能 第1通道。此時於方塊38中,本發明將於方塊32測 得之I D E控制器的第0通道于以失能並致能其第1 通道。 如果於方塊32時未發現另一 I D E控制器,則 本發明得於方塊3 4中致能位元2 7,及/或位元.. 2 9,以 便致能該與橋接器14連接之I D E控制器的第1通 道及/或第〇通道。 完成上述的程序後,系統即能存取此一 IDg卡佔 用的輸出/入埠,而能正確地_作。 當系統運作而發出一個針對系統上mg卡輸出/ 入埠讀或寫週期時,橋接器14之比較電路24及/或比 較電路26即對位址信號値25與暫存器20或2 1的値 進行比較。經由信號線24 1或26 1,控制電路.23即 知悉此一存取週期是否針對該與橋接器14連結之I D E控制器。如是,即轉發一存取週期。例如,當系 統對輸出入埠1F0H發動一寫入週期時,比較器24 會告訴控制器23此一週期屬於與橋接器14連結之I D E控制器,控制器23即對輸出入埠lF〇H轉發一存 取週期。該IDE卡即執行相關的動作。 須說明的是,圖三流程中動作可有許多均等變 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0'〆297公釐) I--------f <------IT------f (請先閲讀背面之注意事項再填寫本頁) A7 B7五、發明説明()化,本發明之構想適用於這些均等變化,而被本發明所涵蓋。 I n n _ _ _ _ I I _ I I n n I T I n I I _ _ ^ /J、-口 ^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 6
Claims (1)
- ABCD 304248 六、申請專利範圍 (請先閲讀背面之注意事項再塡寫本頁) 1、 一種IDE卡—插接於PCI/PCI橋接器時佔用一枣統 位址之解決5L培,此一 IDE卡係與一 PCI/PCL間橋接 器連接,該橋接器內具有一解碼電路’此解碼電路具 r------- · + 一第一組暫存器供儲存對應I D E裝置第一霉.違之 輸出入埠lFOIf〜1.Π.Η及3F互Η値、及一第二J|贊存 器供儲存對應I D Ε裝置第二通道之輸出入埠ULQH -丨-« 〜177Η及376Η値,解碼電路具有一第一位元及一第 r_____ -____ 二位元供分別致能該第一.通導及第二..1道,此方法包 I . —___ 含: (1) 偵測系統中是否有另一個XILE控制器; (2) 如果有,失能第一位元並致能第二位元,以便 Γ' ....... : 致能該與橋接器連接之ID Ε控制器的第二薄谨並 失能Ini®道。 2、 如申請專利範圍第一項所述之方法,進一步包含: (3) 將該另一 I D E控制器的第1通道于以致能並 失能其第二通道。 3、 如申請專利範圍第一項所述之方法,於步驟(i ) 後進二步包含: (4) 如果未發現另一 I D E控制器,則致能第一位 __— 元及/或第二位元,以便致能該與橋接器連接之;L.D 經濟部中央標準局員工消費合作社印製 E控制器的第一通道及/或第二通道。 .....— 4、 一種PC_I_dC:I橋接器具有一控制電路供轉發一存 取.週期、及一位址解碼器,此PCLMI橋接器供連接 一1D E控制器’包含: 一第一m桊’供儲存對應I.IE控制器第一 7 本紙張尺度適用中國國家標準(CNS)A4規格(21ϋχ297公笼) ABCD 六、申請專利範圍 通道之輸出入埠1卫〜1E1H及3 E6H値; 一第二組暫存器,供儲存對應Ij E控制器第二 通道之輸出入埠1 7_0H〜1 77H及3 7dH値; 一第二lMl鲛器,其與第一組置存器及一位扯匯流 排連接,供產生一第一命Φ信號至該控制電路; 一第二、較器,其與第二組暫存器及該位址匯流 排連接,供產生一第二命中信號至該控@」_路; 一第一位元,其與一資料匪流排連接,供選屋性 地致能第:riL較器; 一第二位元,其與該資料匯流排連接,供f擇性 地致能第二比較器。 ..................................訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 8 本紙張尺度適用中國國家標準(CNS)A4規格(2!〇X297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW85113100A TW304248B (en) | 1996-10-28 | 1996-10-28 | The address-occupied solving method and apparatus for IDE card inserted in PCI/PCI bridge |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW85113100A TW304248B (en) | 1996-10-28 | 1996-10-28 | The address-occupied solving method and apparatus for IDE card inserted in PCI/PCI bridge |
Publications (1)
Publication Number | Publication Date |
---|---|
TW304248B true TW304248B (en) | 1997-05-01 |
Family
ID=51565899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW85113100A TW304248B (en) | 1996-10-28 | 1996-10-28 | The address-occupied solving method and apparatus for IDE card inserted in PCI/PCI bridge |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW304248B (zh) |
-
1996
- 1996-10-28 TW TW85113100A patent/TW304248B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6754817B2 (en) | Apparatus and method for detecting a change in system hardware configuration to reduce the amount of time to execute a post routine | |
US5724529A (en) | Computer system with multiple PC card controllers and a method of controlling I/O transfers in the system | |
US6574695B1 (en) | System and method for providing hot swap capability using existing circuits and drivers with minimal changes | |
US5878238A (en) | Technique for supporting semi-compliant PCI devices behind a PCI-to-PCI bridge | |
JPH11120120A (ja) | カードバス用インターフェース回路及びそれを有するカードバス用pcカード | |
WO2005122181A1 (en) | Method and apparatus for interfacing between test system and embedded memory on test mode setting operation | |
US8015448B2 (en) | System and method for conducting BIST operations | |
TWI285806B (en) | On-chip electronic hardware debug support units having execution halting capabilities | |
TW200807301A (en) | Read-only memory simulator and its method | |
JPH1165937A (ja) | Icメモリカード | |
US6883057B2 (en) | Method and apparatus embedding PCI-to-PCI bridge functions in PCI devices using PCI configuration header type 0 | |
TW304248B (en) | The address-occupied solving method and apparatus for IDE card inserted in PCI/PCI bridge | |
US6230216B1 (en) | Method for eliminating dual address cycles in a peripheral component interconnect environment | |
EP3663901B1 (en) | Information writing method and device | |
TWI246008B (en) | Integrated expansion card | |
US6598111B1 (en) | Backplane physical layer controller | |
CN102073568A (zh) | ***管理总线的测试方法 | |
TW552513B (en) | A device and method for connecting a plurality of peripherals on a bus | |
US7363393B2 (en) | Chipset feature detection and configuration by an I/O device | |
TW201117009A (en) | Testing method for System Management Bus | |
TW313646B (en) | Method of solving address occupation of the non-standard PCI card | |
US5561813A (en) | Circuit for resolving I/O port address conflicts | |
Geng | The implementation of PCI Expansion ROM for raid controller card | |
TW522308B (en) | Interrupt service routine syntax check circuit of the input/output device of computer system industrial standard architecture (ISA) | |
US9607715B1 (en) | Memory internal comparator testing system |