TW302520B - - Google Patents

Download PDF

Info

Publication number
TW302520B
TW302520B TW085104378A TW85104378A TW302520B TW 302520 B TW302520 B TW 302520B TW 085104378 A TW085104378 A TW 085104378A TW 85104378 A TW85104378 A TW 85104378A TW 302520 B TW302520 B TW 302520B
Authority
TW
Taiwan
Prior art keywords
signal
sense amplifier
circuit
test
update
Prior art date
Application number
TW085104378A
Other languages
English (en)
Original Assignee
Toshiba Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Co Ltd filed Critical Toshiba Co Ltd
Application granted granted Critical
Publication of TW302520B publication Critical patent/TW302520B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Description

A7 B7 經濟部中央標準局員工消费合作社印袈 五、發明説明(1 ) 〔產業上之利用領域〕 本發明係關於一種半導體記憶裝置及其測試方法,特 別是,關於具有自行更新,自動更新等之更新模態的動態 型半導體記憶體(DRAM),用以實行內設於發生更新 ,列位址的更新用內部計數器(更新計數器)之功能測試 與自行更新時之計數器週期(更新週期)之測定所用的控 制電路及D R AM之測試方法。 〔以往之技術〕 以往在製造DRAM時之檢査時,爲了實行更新計數 器之動作測試(iLim),設有專用測試電路,而該 電路係藉增加更新計數器之輸出信號(行位址)來測試更 新時之位址切換是否正常地實行。 一方面,DRAM之自行更新模態之動作測試,首先 係在標準動作模態將*1#資料(格位準=)寫入 在DRAM之記憶格之後,進入自行更新模態。由於比成 爲測定對象之記憶格的中止時間等待充分長時間,以讀出 記憶格之資料,俾檢査是否與事先寫入之資料相同(是否 資料被破壞)。 但是,如上所述,實行自行更新模態之動作測試時, 成爲需要比記憶格之中止時間更長時間,而因該時間一般 係在DRAM之更新時間以上之秒單位,因此有導致增加 測試所需時間,測試成本,甚至於有增大製品成本之問題 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 線 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 ______B7五、發明説明(2 ) 一方面,自行更新時之更新計數器之週期(更新週期 )係以內部時鐘自動地決定,惟在以往之疑似DRAM之 一部分,爲了實行自行更新時之更新週期之測定,設有隨 計數器週期特待定之輸入/輸出梢實行脈衝輸出的專用測 試電路。 但是,如上所述,爲了實行更新週期之測定而設定專 用測試電路時,則由於因增加DRAM之晶片尺寸而導致 增加晶片成本甚至於製品成本,或導致過分之負載施加於 特定之输入/輸出梢,因此,尤其是在最近之同步型 D R AM之高速裝置對輸出波形有不良影響之問題。 〔發明欲解決之課題〕 如上所述,以往之DRAM係在實行自行更新模態之 動作測試時,有導致增加測試所需時間與增大製品成本之 問題,而在以往之疑似DRAM係爲了實行自行更新時之 計數器週期之測定需要惠用泪(ί試霤路,而有導致增大製品 成本之問題。 本發明係爲了解決上述之問題點而創作者,其目的係 在於提供一種以相同之測試電路在短時間內可確實地實施 更新計數器之功能測試與自行更新時的計數器週期之測定 的動態型半導體記憶體及其測試方法。 〔解決課題所用之手段〕 第1項發明之動態型半導體記憶體,係饜於具有自行 本紙浪尺度適用中國國家橾率(CNS ) Λ4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝- 訂 Λ 3 經濟部中央橾準局貝工消費合作社印製 Α7 ___Β7五、發明説明(3 ) 更新模態,自動更新模態,內設用於發生更新,列位址所 用之更新計數器的動態型半導體記億體,其特徵爲:具備 行列狀地排列的記憶格,及連接於同一行之記憶格的字線 ,及連接於同一列之記憶格的位元線,及連接於相輔性之 成對位元線的預充電等化電路,及連接於上述成對位元線 ,具有位元線間電位差檢測用之N通道感測放大器與位元 線電位還原用之P通道感測放大器的位元線感測放大器, 及供應上述N通道感測放大器之驅動信號與P通道感測放 大器之驅動信號的感測放大驅動電路,及爲了實行上述更 新計數器之功能測試與自行更新時之計數器週期的測定而 附加用於控制上述P通道感測放大器(或N通道感測放大 器)之驅動信號,而在測試模態時將上述感測放大驅動電 路之P通道感測放大驅動信號輸出節點(或N通道感測放 大驅動信號輸出節點)降低成接地電位(或上昇成電源電 位)的測試控制電路。 第2項發明之動態型半導體記億體,係屬於具有自行 更新模態,自動更新模態,內設用於發生更新,列位址所 用之更新計數器的動態型半導體記憶體,其特徵爲:具備 行列狀地排列的記憶格,及連接於同一行之記憶格的字線 ,及連接於同一列之記憶格的位元線,及連接於相輔性之 成對位元線的預充電等化電路,及連接於上述成對位元線 ,具有位元線間電位差檢測用之N通道感測放大器與位元 線電位還原用之P通道感測放大器的位元線感測放大器, 及供應上述N通道感測放大器之驅動信號與P通道感測放 (請先聞讀背面之注意事項再填寫本頁) -裝· 訂 線 本紙張尺度適用中國國家標率(CNS ) Λ4規格(210Χ 297公釐) 經濟部中央樣準局員工消費合作社印製 A7 _____B7_五、發明説明(4 ) 大器之驅動信號的感測放大驅動電路,及爲了實行上述更 新計數器之功能測試與自行更新時之計數器週期的測定而 附加用於控制上述N通道感測放大器之驅動信號,而在測 試模態時將上述感測放大驅動電路之一通道感測放大驅動 信號輸出節點上昇成電源電位的測試控制電路。 又,本發明係在動態型半導體記憶體之測試方法,其 特徵爲:具備在所有列之記憶格寫入所定位準之資料的第 1步驟,及將第2導電型感測放大器控制成非活性狀態, 並僅將第1導電型感測放大器控制成活性狀態,而依次選 擇所有字線的第2步驟,及依次讀出所有列之記憶格之資 料的第3步驟;藉此較依第1步驟之寫入資料與依第3步 驟之讀出資料來檢測有無位址計數器之誤動作者。 〔作用〕 在第1項發明,測試控制電路係在測試模態時可將感 測放大器驅動電路之P通道感測放大驅動信號輸出節點降 低至接地電位。(A)使用測試模態而實行更新計數器之 功能測試時,藉以下之順序可實行。 (1 )在一般動作模態,在所有列,一行之記憶格實 行、電平資料)之寫入。 (2 )進入測試模態,僅所有之列分量實行自動更新 動作。此時,因P通道感測放大驅動信號從位元線予充電 電壓VB L變化成'"L#電平,因此,在實行更新動作之 記憶格寫入"電平(、〇#資料)。 本紙浪尺度逋用中國國家標準(CNS ) A4規格(2丨0X297公釐) ~~ (請先閱讀背面之注意事項再填寫本頁) ▼裝. ,vs 經濟部中央橾準局貝工消费合作社印裝 A7 _____B7 五、發明説明(5 ) (3 )回到一般動作模態,從所有列,一行之記憶格 實行讀出。該讀出之結果,若爲♦電平則爲合格,、 Η #電平則爲故障。 亦即,在更新計數器正常地動作時,由於藉由(2 ) 之寫入動作在所有列之記憶格寫入電平,故藉由( 3 )之讀出動作從所有列之記憶格讀出tL#電平。 而在更新計數器誤動作時,由於在(2 )之寫入動作 時產生未存取之列,而成爲藉由(3 )之讀出動作讀出^ •電平,故成爲可檢測誤動作。又,此時,故障被檢測 時,則成爲由檢測之故障位元數可求出更新計數器之動作 次數。 (B)在使用上述測試模態而實行自行模態時之計數 器週期(更近週期t r e f )之測定時,藉由以下之順序 可實行。 (1 )在一般動作模態,在所有列,一行之記憶格實 行* Η "電平之寫入。 (2 )進入測試模態及自行更新模態,等待一定時間 (tpause),此時,由於感測放大驅動信號SAP從 VBL變化至電平,因此在實行更新動作之記億格 寫入〃電平(資料)。 (3 )回到一般動作模態,從所有列,一行之記憶格 實行讀出。該讀出之結果,若爲電平則爲合格, L ^電平則爲故障。
此時,在故障被檢測時,則成爲可能故障位元數F B ^紙張尺度逋用中國國家標準(<^5)八4規格(210\ 297公釐) ~ (請先閲讀背面之注意事項再填寫本頁)
經濟部中央棣準局員工消費合作社印製 A7 B7 五、發明説明(6 ) 求出自行更新之實行次數。因此,更新週期t r e f係 t r e f二t pau s e/FB,亦即,故障位兀係可由 一位元變化之時間求出。 又,在(2 )之動作的一定等待時間(tpause)係最 低實行一次自行更新爲止之時間。該等待時間(tpause ) 係依存於DRAM製品者,在16M DRAM爲數十 "s之有序,而依上述等待時間(tpause)之測試時間之 增加係幾乎沒有問題。 在第2項發明,也藉由依據上述第1項發明之動作及 測試方法,可得到與第1項發明同樣之作用效果。 y施例〕 ' 以下參照圖式詳述本發明之實施例。 在第1圖,M C .........係分別行列狀地排列的記憶格 ,表7F —行分量之一部分。W L i ( i = 1 ,2,…… )係分別連接於同一行之記憶格的字線,B Li/B L係 分別連接於同一列之記憶格的位元線(僅表示一對)。 預充電等化電路10係連接於相輔性之一對位元線 BLi/BL,藉由等化信號EQL被控制,將一對位元 線BLi/BL設成在預充電電壓VBL ( —般爲電源電 位 V c c 之 1 / 2 )。 位元線感測放大器1 1係連接於上述一對位元線 BLi/BL,具有第1導電型感測放大器及第2導電型 本紙悵尺度適用中國國家標隼(CNS ) A4規格(210X 297公釐) --------.—裝卜— (請先閲讀背面之注意事項再填寫本頁) ,-ιτ 經濟部中央標準局貝工消费合作社印裝 A7 B7____五、發明説明(7 ) 感測放大器(在本例爲位元線間電位差檢測用之N通道感 測放大器111與位元線電位還原用之P通道感測放大器 112)° 更新計數器12係在上述DRAM之更新模態時爲了 發生更近列位址所內設,其输出信號及一般之位址信號藉 多工器2 1被切換而供應至列解碼器2 2,藉由該列解碼 器2 2之輸出信號選擇性地控制上述字線WL i之電壓。 感測放大驅動電路13係依據上述位元線預充電電壓 VBL,等化信號EQL及感測放大促成信號SEN供應 上述N通道感測放大器111之驅動信號/SAN及P通 道感測放大器112之驅動信號SAP。 上述感測放大驅動電路1 3係具備:位元線預充電電 ® V B L琿管於各一端,而在各閘極給與上述等化信號 EQL的第1,第2NM0S電晶體N1,N2,及*** 連接於上述兩個NMO S電晶體之各另一端間,而在閘極 給與上述等化信號EQL的第3NM0S電晶體N3,及 連接於上述第1,第2NM0S電晶體之串聯連接點(感 測放大驅動信號/SAN之輸出節點)與Vs s節點之間 ,而在一般動作模態之主動時及測試模態之主動時分別控 制成導通狀態的第4NM0S電晶體N4 ,及連接於 Vcc節點與上述第2,第3NM0S電晶體之串聯連接 點(感測放大驅動信號SAP之输出節點)之間,而在一 般動作模態之主動時控制成導通狀態,在測試模態時控制 ---------—.裝----- ί (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS > Α4規格(210 X 297公釐) A7 經濟部中央標準局貝工濟費合作杜印装 B7五、發明説明(8 ) 成切斷狀態的PMOS電晶體P 1。 在本例子中,上述感測放大驅動電路1 3係又具備有 輸入由感測放大促成信號SEN藉反相器電路15所反轉 之反轉信號/S EN及測試模態進入信號TE S T的二輸 入之或電路1 6 ,上述或電路1 6之輸出信號供應於上述 PMOS電晶體P1之閘極,而上述感測放大促成信號 S EN供應於上述第4 NMOS電晶體N 4之閘極。 測...試控制重里.14係用於實行上述更新計數器之功能 獲試...m.自行更mit數器週期之亂定,而附加於用於控 制上述感測放大驅動信號SAP,而在測試模態時將上述 感測放大驅動電路之P通道感測放大驅動信號输出節點降 低至接地電位者。 亦即,上述測試控制電路14係具備連接於上述第2 ,第3 NMOS電晶體之串聯連接點(感測放大驅動信號 SAP之輸出節點)與V s s節點之間,在一般動作模態 之主動時控制成切斷狀態,而在測試模態之主動時控制成 導通狀態的第5 NMOS電晶體N 5。 在本例子中,上述測試控制電路1 4又具備输入有上 述感測放大促成信號SEN或與此同相之信號(在本例子 爲上述反轉信號/SEN藉由反相器電路17再反轉之信 號)及上述測試模態進入信號TEST的二輸入之及電路 1 8,上述及電路1 8之輸出信號供應於上述第5 NMOS電晶體N 5之閘極。亦即,共通地連接上述 NMOS電晶體N5之汲極與上述感測放大驅動電路13 (請先閲讀背面之注意事項再填寫本頁) .裝· 訂 本紙垠尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 11 經濟部中央樣準局貝工消費合作社印製 A7 B7 五、發明説明(9 ) 之P通道感測放大驅動信號S AP輸出節點。 以下說明第1圖中之感測放大驅動電路13及測試控 制電路14之動作。 V/& —般動作模態,TEST信號爲AL"•電平(=接 地電位Vs s),及電路18之輸出爲^1^電平, NM〇s電晶體N 5爲切斷狀態。此時,若感測放大促成 信號SEN爲、L"電平時,則NMOS電晶體N4爲切 斷狀態,反相器電路1 5之輸出/SEN爲〃電平( =電源電位Vc c ),反或電路1 6之輸出爲’Η"電平 ’而PMOS電晶體Ρ1爲切斷狀態。此時,在等化信號 EQL爲、Η#電平之狀態下,第1 ,第2,第3 NMO S電晶體Ν 1〜Ν 3係分別導通狀態,而感測放大 驅動信號/SAN,SAP之電平係分別VBL。 在該狀態,感測放大促成信號SEN成爲'Η#電平 時,則NMOS電晶體Ν 4成爲導通而感測放大驅動信號 /SAN输出節點降低成Vs s電位。又,反相器電路 1 5之輸出/SEN係成爲·•電平,反或電路1 6之 輸出係成爲•電路,而PMOS電晶體Ρ 1係成爲導 通狀態,感測放大驅動信號SAP输出節點上昇至V c c 電位。 ^/在測試模態時,TEST信號爲電平,反或電 路1 6之输出爲電平,PMOS電晶體Ρ 1爲切斷 狀態。此時,若感測放大促成信號SEN爲'"L"電平時 ,則NMOS電晶體N4爲切斷狀態,反相器電路15之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I: 1裝 l· — (請先閲讀背面之注意事項再填寫本頁) 訂 經 部 t 標 準 局 貝
X 消 費 合 作 社 印 製 Α7 Β7 五、 發明説明 (10 ) 1 I 輸 出 / S Ε N 爲 Η 0 電 平 , 下 — 段 之 反 相 器 電 路 1 7 之 1 1 1 輸 出 爲 % L 0 電 平 9 及 電 路 1 8 之 輸 出 爲 L 電 平 9 1 1 N Μ 0 S 電 晶 體 N 5 爲 切 斷 狀 態 〇 此 時 在 等 化 信 號 /"«ν 1 I 請 1 E Q L 爲 Η 0 電 平 之 狀 態 9 第 1 9 第 2 9 第 3 N Μ 0 S k. 閲 1 I 電 晶 讀 1 1 體 Ν 1 N 3 係 分 別 導 通 狀 態 9 而 感 測 放 大 驅 動 信 號 背 1 1 S 之 1 / A Ν 9 S A P 之 電 平 係 分 別 V Β L 〇 注 意 1 在 ψ 1 該 狀 態 9 感 測 放 大 促 成 信 號 S E Ν 成 爲 Η 電 平 項 再 時 填 9 則 Ν Μ 0 S 電 晶 體 N 4 成 爲 導 通 而 感 測 放 大 驅 動 信 號 寫 本 裝 L / S A Ν 輸 出 節 點 降 低 成 V S S 電 位 〇 又 9 反 相 器 電 路 頁 Γ 1 1 1 5 之 輸 出 / S E Ν 係 成 爲 L 费 電 平 ♦ 下 一 段 反 相 器 電 1 1 路 1 7 之 輸 出 係 成 爲 Η 0 電 平 > 及 電 路 1 8 之 輸 出 係 成 1 1 爲 % L 雖 電 路 9 而 Ν Μ 〇 S 電 晶 體 Ν 5 係 成 爲 導 通 狀 態 9 訂 1 感 測 放 大 驅 動 信 號 S A Ρ 輸 出 節 點 上 昇 至 V C C 電 位 〇 1 | 第 2 圖 係 表 示 在 第 1 圖 之 D R A Μ 之 — 般 動 作 模 態 及 1 I 測 試 模 態 9 從 備 用 狀 態 移 至 主 動 狀 態 ( 寫 入 狀 態 或 讀 出 狀 1 1 態 ) 時 的 各 信 號 狀 態 0 1 1 在 一 般 動 作 模 態 時 ( Τ Ε S Τ 信 號 爲 L 電 平 ) 9 1 1 從 備 用 狀 態 成 爲 主 動 狀 態 時 9 字 線 電 平 從 L 上 昇 至 線 1 1 昇 壓 電 位 V W L ( V C C ) 9 記 億 格 之 資 料 讀 出 位 元 線 1 B L 或 / B L 之 後 , 感 測 放 大 驅 動 信 號 / S A N 變 化 成 1 L 電 平 9 而 感 測 放 大 驅 動 信 號 S A Ρ 從 V B L 變 化 成 1 I Η 電 平 ( = V C C ) 9 感 測 放 大 器 1 1 開 始 動 作 9 隨 著 1 1 | 記 憶 格 資 料 上 述 位 元 線 Β L 或 / Β L 之 電 平 確 定 在 % L 雔 1 1 或 % Η Ο 1 1 本紙張尺度適闲中國國家樣隼(CNS ) A4規格(210X297公釐〉 經濟部中央橾準局貝工消费合作社印«. A7 B7五、發明説明(11 ) 在測試模態時(TEST信號爲電平),當從 備用狀態成爲主動狀態時,感測放大驅動信號s APS VB L變化成如〃電平,而位元線B Li/B L之電 平係分別成爲""L '。 以下,說明使用上述測試模態實行更新計數器1 2之 功能測試與自行更新模態時之計數器週期之測定的 DRAM之測試方法的一例子。 ^J/A)更新計數器1 2之功能測試之順序係如下。 (1 )在一般動作模態,在所有列,一行之記憶格實 行電平之寫入。此時,在一般之DRAM,由於因 記億格之配置使输入/输出梢的輸入/输出電平與記憶格 之資料電平未一致時,爲了補正此使具備測試器的 AR I RAM功能成爲導通,而在測試器側對應输入/输 出電平俾在記憶格寫入/讀出L/H。 (2 )進入測試模態,僅所有列分量實行自動更新動 作。此時,因如上所述,感測放大驅動信號S A P從 VBL變化成電平,因此實行更新動作之記憶格寫 入〃電平(tO#資料)。 (3 )回到一般動作模態,從所有列,一行之記憶格 實行讀出。此時,將上述AR I RAM功能成爲導通狀態 。該讀出之結果,與測試器之期待値資料相比較,若爲^ L 〃電平則爲合格,* Η ^•電平則爲故障。 亦即,在更新計數器1 2正常地動作時,由於藉由上 本紙浪尺度適用中國國家標準(CNS )^4规格(210X2^公釐)~~~ ~~~ -14 - (請先閲讀背面之注意事項再填寫本頁) •裝. 訂 經濟部中央標準局員工消費合作社印製 A7 ___ B7 五、發明説明(12 ) 述(2 )之寫入動作在所有列之記憶格寫入電平, 故藉由(3 )之讀出動作從所有列之記億格讀出''L#電 平 〇 而在更新計數器1 2誤動作時,由於在上述(2 )之 寫入動作時產生未存取之列,而成爲藉由(3 )之讀出動 作讀出''Η"電平,故成爲可檢測誤動作。又,此時,故 障被檢測時,則成爲由檢測之故障位元數可求出更新計數 器之動作次數。 \/Β )自行模態時之計數器週期(更新週期t r e f )之測定之順序係如下。 (1 )在一般動作模態,在所有列,一行之記憶格實 行電平之寫入。此時,將上述AR I RAM功能^ 爲導通狀態。 (2 )進入測試模態及自行更新模態,等待一定時間 (tpause),此時,由於感測放大驅動信號SAP從 VBL變化至電平,因此在實行更近動作之記憶格 寫入、電平(資料)。 (3 )回到一般動作模態,從所有列,一行之記憶格 實行讀出。該讀出之結果,若爲電平則爲合格,> L ^電平則爲故障。 此時,在故障被檢測時,則成爲可能故障位元數F B 求出自行更新之實行次數。因此,更新週期t r e f係 t r e f = t p au s e/FB,亦即,故障位元係可由 一位元變化之時間求出。 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) --------,1 _ I (請先閱讀背面之注意事項再填寫本頁) 訂 .線 經濟部中央樣準局員工消費合作社印裝 A7 ___ B7__五、發明説明(13 ) 又,在上述(2 )之動作的一定等待時間(tpause) 係最低實行一次自行更新爲止之時間。該等待時間( tpause)係依存於DRAM製品者,在1 6M DRAM 爲數十;u s之有序,而依上述等待時間(tpause)之測試 時間之增加係幾乎沒有問題。 亦即,依照上述第1實施例之DRAM,成爲可在短 時間內(不需如以往之較良等待時間)確實地實施更新計 數器之功能測試。又,由於以相同之測試控制電路可實施 更新計數器之功能測試與自行更新時之計數器週期之測定 ,故不需要過量之測試電路即可以,縮短測試所需時間, 甚至於可減低測試成本,製品成本。 又,本發明之DRAM之測試方法,係並不被限定於 上述實施例者,實行內設行列狀地排列的記億格,及連接 於同一行之記憶格的字線,及連接於同一列之記億格的位 元線,及連接於相輔性之成對位元線的預充電等化電路, 及連接於上述成對位元線的第1導電型感測放大器與第2 導電型感測放大器,及供應上述第1導電型感測放大器之 驅動信號與第2導電型感測放大器的感測放大驅動電路, 及發生上述記憶格之列位址所用的位址計數器,及解碼來 自上述位址計數器之列位址而選擇性地驅動上述字線的列 解碼器的DRAM時,具備在所有列之記憶格寫入所定位 準之資料的第1步驟,及將第2導電型感測放大器控制成 非活性狀態,並僅將第1導電型感測放大器控制成活性狀 態,而依次選擇所有字線的第2步驟,及依次讀出所有列 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 泉 本紙張尺度適用中國國家標準(CNS > A4規格(210X 297公釐) 16 - 經濟部中央樣準局貝工消费合作社印裝 A7 B7_五、發明説明(U ) 之記憶格之資料的第3步驟;藉此較依第1步驟之寫入資 料與依第3步驟之讀出資料來檢測有無位址計數器之誤 作,視需要,從檢測上述誤動作時所檢測的位元線求出上 述位址計數器之計數器動作週期者。 第3圖係表示具有本發明之第2實施例的自行更新模 態,自動更新模態的DRAM之一部分。 表示於第3圓之第2實施例的DRAM,係與上述第 1實施例之DRAM相比較,感測放大驅動電路1 3 a及 測試控制電路1 4 a之構成不相同,因其他係相同,故附 與與第1圖中相同記號。 上述感測放大驅動電路1 3 a係具備:連接於上述第 1,第3 NMOS電晶體之串聯連接點(N通道感測放大 驅動信號輸出節點)與接地電位節點之間,在一般動作模 態之主動時控制成導通狀態,而在測試模態之主動時控制 成切斷狀態的第4 NMOS電晶體N 4,及連接於上述第 2,第3 NMOS電晶體之串聯連接點(P通道感測放大 驅動信號输出節點)之間,在一般動作模態之主動時及測 試模態之主動時分別控制成導通狀態的第1PMOS電晶 體P 1。 在本例子,上述感測放大驅動電路1 3 a係感測放大 促成信號S EN及測試模態進入信號TE S T藉反相器電 路17所反轉之反轉信號/TEST输入於二输入之及電 路1 8,上述及電路1 8之输出信號供應於上述第4 NMO S電晶體N 4之閘極。而上述感測放大促成信號 (請先閱讀背面之注意事項再填寫本頁) -裝. -诔 本紙浪尺度遴用中國國家標準(CNS ) Μ規格(210X297公釐) 經濟部中央標準局負工消費合作社印装 A7 B7五、發明説明(15 ) SEN藉反相器電路15所反轉之反轉信號/SEN供應 於上述第1PMOS電晶體P1之閘極。測試控制電路係 爲了實行上述更新計數器之功能測試與自行更新時的計數 器週期之測定而附加於用以控制上述N通道感測放大之驅 動信號,在測試模態時,將上述感測放大驅動電路之N通 道感測放大驅動信號输出節點上昇至電源電位者。 亦即,上述測試控制電路1 4 a係具備連接於V c c 節點與上述第1 ,第3NM0S電晶體之串聯連接點(N 通道感測放大驅動信號輸出節點)之間,在一般動作模態 之主動時控制成切斷狀態,而在測試模態之主動時控成成 導通狀態的第2PM0S電晶體P2。 j本例子中,上述測試控制電路1 4 a係具備輸入有 上述感測放大促成信號S EN與上述測試模態進入信號 TEST的二输入之反及電路2 0,而上述反及電路2 0 之輸出信號給與上述第2 PMOS電晶體P 2之閘極。 在上述第2實施例之DRAM,依據上述第1實施例 之D RAM之動作及測試方法也可實行如第4圖所示之動 作,可得到與第1實施例之DRAM同樣之作用效果。 又,併記在本案申請專利範圍之各構成要件的圖式參 照記號,係爲了容易瞭解本案發明者,並不是將本案發明 之技術上範圍限定在圖示於圖式之實施例而加以併記者。 〔發明之效果〕 如上所述,依照本發明,可提供一種以相同之測試電 本紙張尺度通用中國國家標準(CNS ) A4規格(210X297公釐)一~ ~ (請先閱讀背面之注意事項再填寫本頁)
經濟部中央橾準局貝工消費合作社印裝 A7 ____B7五、發明説明(16 ) 路在短時間內可確實地實施更新計數器之功能測試與自行 更新時的計數器週期之測定的動態型半導體記憶體及其測 試方法。 〔圖式之簡單說明〕 第1圖係表示具有本發明之第1實施例之自行更新模 態與自動更新模態的DRAM之一部分的電路圖。 2圖係表示在第1圖之DRAM之一般動作模態及 測試模態中,從備用狀態移至主動狀態之各信號狀態的圖 式0 係表示具有本發明之第2實施例之自行更新模 態與自動更新模態的D RAM之一部分的電路圖。 W 4圖係表示在第3圖之DRAM之一般動作模態及 測試模態中,從備用狀態移至主動狀態之各信號狀態的圖 式0 〔記號之說明〕 MC:記憶格,.WLi :字線, BLi/BL: 一對位元線, 10:預充電等化電路, 11:位元線 感測放大器, 111:N通道感測放大器, 112: P通道感測放大器, 12:更新計數器, 13, 1 3a :感測放大驅動電路, 1 4,1 4a :測試控制 電路, 15,17:反相器電路, 16:或電路, 18:及電路, 19:反及電路, N1〜N5: 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 A7 _B7_ 五、發明説明(17 ) NMOS電晶體, PI ,P2 : PMOS電晶體, EQL:等化信號, VBL:預充電電壓, SEN: 信 ΠΠΧΠ 驅 大 放 測 感。 道號 通信 動 : 驅 N 大 A 放 S 測 \ 感 道 , 通 號 P 信 : 成 P 促 A 大 S 放 測, 感號 --------Ί·裝 ------訂 • ί (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印裝 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X 297公釐)

Claims (1)

  1. 經濟部中央棣準局員工消費合作社印製 3ϋ£5£〇___ 々、申請專利範圍 y. —種動態型半導體記憶體,係靥於具有自行更新 模態,自動更新模態,內設用於發生更新,列位址所用之 更新計數器的動態型半導體記憶體,其特徵爲:具備行列 狀地排列的記憶格MC,及連接於同一行之記憶格的字線 WLi ,及連接於同一列之記憶格的位元線BLi/BL 及連接於相輔性之成對位元線的預充電等化電路1 0,及 連接於上述成對位元線,具有位元線間電位差檢測用之N 通道感測放大器111與位元線電位還原用之P通道感測 放大器1 1 2的位元線感測放大器1 1 ,及供應上述N通 道感測放大器之驅動信號與P通道感測放大器之驅動信號 的感測放大驅動電路1 3,及爲了實行上述更新計數器之 功能測試與自行更新時之計數器週期的測定而附加用於控 制上述P通道感測放大器之驅動信號,而在測試模態時將 上述感測放大驅動電路之P通道感測放大驅動信號输出節 點降低成接地電位控制電路14者。 如申請專利範圍第1項所述之動態型半導體記憶 體,其中,上述感測放大驅動電路1 3係具備:位元線予 充電電壓連接於各一端,在各閘極給與等化信號的第1 , 第2NM0S電晶體N1 ,Ν2,及***連接於上述兩個 NMO S電晶體之各另一端間,在閘極給與上述等化信號 的第3NM0S電晶體Ν3 ,及連接於上述第1 ,第3Ν MOS電晶體之串聯連接點與接地電位節點之間,在一般 動作模態之主動時與測試模態之主動時分別控制成導通狀 態的第4 NMOS電晶體Ν 4,及連接於電源電位節點與 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) (請先閲讀背面之注意事項再填寫本頁) 装· -^-9 21 經濟部中央標率局貝工消費合作杜印製 A8 B8 C8 D8六、申請專利範圍 上述第2,第3 NMOS電晶體之串聯連接點之間,在一 般動作模態之主動時控制成導通狀態,而在測試模態之主 動時控制成切斷狀態的PMOS電晶體P1:上述測試控 制電路1 4係具備連接於上述第2,第3 NMOS電晶體 之串聯連接點與接地電位節點之間,在一般動作模態之主 動時控制成切斷狀態,而在測試模態之主動時控制成導通 狀態的第5 NMOS電晶體N 5者。 如申請專利範圍第2項所述之動態型半導體記憶 體,其中,上述感測放大驅動電路1 3係又具備輸入有感 測放大促成信號之反轉信號及測試模態進入信號的二輸入 之或電路1 6,上述或電路之输出信號給與上述PMOS 電晶體之閘極,上述感測放大促成信號給與上述第4 NMO S電晶體之閘極,上述測試控制電路係又具備输入 有上述感測放大促成信號或與此同相之信號及上述測試模 態進入信號的二输入之及電路1 8,上述及電路之输出信 號給與上述第5 NMO S電晶體之閘極者。 會.一種動態型半導體記憶體,係靥於具有自行更新 模態,自動更新模態,內設用於發生更新,列位址所用之 更新計數器的動態型半導體記億體,其特徵爲:具備行列 狀地排列的記憶格MC,及連接於同一行之記憶格的字線 WLi ,及連接於同一列之記億格的位元線BLi/BL ,及連接於相輔性之成對位元線的預充電等化電路1 〇 , 及連接於上述成對位元線,具有位元線間電位差檢測用之 N通道感測放大器111與位元線電位還原用之P通道感 {請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 測放大器112的位元線感測放大器11 ,及供應上述N 通道感測放大器之驅動信號與P通道感測放大器之驅動信 號的感測放大驅動電路1 3 a,及爲了實行上述更新計數 器之功能測試與自行更新時之計數器週期的測定而附加用 於控制上述N通道感測放大器之驅動信號,而在測試模態 '時將上述感測放大驅動電路之N通道感測放大驅動信號輸 出節點上昇成電源電位的測試控制電路1 4 a者。 V.如申請專利範圍第4項所述之動態型半導體記憶 體,其中,上述感測放大驅動電路1 3 a係具備:位元線 予充電電壓連接於各一端,在各閘極給與等化信號的第1 ,第2NM0S電晶體N1,N2,及***連接於上述兩 個NMO S電晶體之各另一端端間,在閘極給與上述等化 信號的第3NM0S電晶體N3,及連接於上述第1 ,第 3 NMOS電晶體之串聯連接點與接地電位節點之間,在 一般動作模態之主動時,控制成導通狀態,而在測試模態 之主動時控制成切斷狀態的第4NM0S電晶體N4 ,及 連接於電源電位節點與上述第2,第3 NMOS電晶體之 串聯連接點之間,在一般動作模態之主動時與測試模態之 主動時分別控制成導通狀態的第1PM0S電晶體P1; 上述測試控制電路1 4 a係具備連接於上述電源電位節點 與上述第1 ,第3NM0S電晶體之串聯連接點之間,在 一般動作模態之主動時控制成切斷狀態,而在測試模態之 主動時控制成導通狀態的第2 NMOS電晶體P 2者。 /如申請專利範圍第5項所述之動態型半導體記憶體 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本I) S衣. 訂 23 - 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 ,其中,上述感測放大驅動電路1 3 a係又具備輸入有感 測放大促成信號之反轉信號及測試模態進入信號的二輸入 之及電路1 8,上述及電路之輸出信號給與上述PMOS 電晶體之閘極,上述感測放大促成信號給與上述第4 NMO S電晶體之閘極,上述測試控制電路係又具備输入 有上述感測放大促成信號或與此同相之信號及上述測試模 態進入信號的二输入之反及電路2 0,上述反及電路之输 出信號給與上述第2 NMO S電晶體之閘極者。 V.—種動態型半導體記憶體之測試方法,係內設行 列吠地排列的記憶格,及連接於同一行之記億格的字線, 及連接於同一列之記億格的位元線,及連接於相輔性之成 對位元線的預充電等化電路,及連接於上述成對位元線的 第1導電型感測放大器與第2導電型感測放大器,及供應 上述第1導電型感測放大器之驅動信號與第2導電型感測 放大器之驅動信號的感測放大驅動電路,及發生上述記億 格之列位址所用的位址計數器,及解碼來自上述位址計數 器之列位址並選擇性地驅動上述字線的列解碼器的動態型 半導體記憶體之測試方法,其特徵爲:具備在所有列之記 憶格寫入所定位準之資料的第1步驟,及將第2導電型感 測放大器控制成非活性狀態,並僅將第1導電型感測放大 器控制成活性狀態,而依次選擇所有字線的第2步驟,及 依次讀出所有列之記億格之資料的第3步驟:藉此較依第 1步驟之寫入資料與依第3步驟之讀出資料來檢測有無位 址計數器之誤動作者。 本紙張尺度適用中國國家標準(CNS ) Μ规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 -24 - ^02520 ττ、申請,利範圍 8^.如申請專利範圍第7項所述之動態型半導體記億 體之測試方法,其中,從檢測上述誤動作時所檢測之位元 數求出上述位址計數器之計數動作週期者。 ^^^1 ml ^ m^— i ^mk ^^^^1 ^^1 一eJ (請先閱讀背面之注意事項再填寫本萸) 經濟部中央標隼局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -25
TW085104378A 1995-04-04 1996-04-12 TW302520B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07882695A JP3260583B2 (ja) 1995-04-04 1995-04-04 ダイナミック型半導体メモリおよびそのテスト方法

Publications (1)

Publication Number Publication Date
TW302520B true TW302520B (zh) 1997-04-11

Family

ID=13672645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085104378A TW302520B (zh) 1995-04-04 1996-04-12

Country Status (4)

Country Link
US (1) US5625597A (zh)
JP (1) JP3260583B2 (zh)
KR (1) KR100203529B1 (zh)
TW (1) TW302520B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544073B2 (ja) * 1996-09-03 2004-07-21 株式会社 沖マイクロデザイン 半導体メモリ装置のテスト方法および半導体メモリ装置
US5754557A (en) * 1996-10-10 1998-05-19 Hewlett-Packard Co. Method for refreshing a memory, controlled by a memory controller in a computer system, in a self-refresh mode while scanning the memory controller
US5877993A (en) * 1997-05-13 1999-03-02 Micron Technology, Inc. Memory circuit voltage regulator
US6173425B1 (en) 1998-04-15 2001-01-09 Integrated Device Technology, Inc. Methods of testing integrated circuits to include data traversal path identification information and related status information in test data streams
US6167544A (en) * 1998-08-19 2000-12-26 Stmicroelectronics, Inc. Method and apparatus for testing dynamic random access memory
US6317852B1 (en) * 1998-10-23 2001-11-13 Vanguard International Semiconductor Corporation Method to test auto-refresh and self refresh circuitry
KR100513797B1 (ko) * 1998-12-30 2006-05-11 주식회사 하이닉스반도체 정상동작과 동일한 데이터 패스를 가지는 반도체 소자의 압축테스트 회로
KR100364128B1 (ko) * 1999-04-08 2002-12-11 주식회사 하이닉스반도체 셀프리프레쉬 발진주기 측정장치
KR100548541B1 (ko) * 1999-06-30 2006-02-02 주식회사 하이닉스반도체 반도체 소자의 리프레쉬 특성을 측정하기 위한 테스트 장치 및방법
JP2001167598A (ja) * 1999-12-03 2001-06-22 Mitsubishi Electric Corp 半導体装置
JP2001195897A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体記憶装置
DE10004958A1 (de) * 2000-02-04 2001-08-09 Infineon Technologies Ag Verfahren zum Testen der Refresheinrichtung eines Informationsspeichers
US6246619B1 (en) 2000-02-07 2001-06-12 Vanguard International Semiconductor Corp. Self-refresh test time reduction scheme
US7147657B2 (en) * 2003-10-23 2006-12-12 Aptus Endosystems, Inc. Prosthesis delivery systems and methods
KR100442966B1 (ko) * 2001-12-28 2004-08-04 주식회사 하이닉스반도체 로오 어드레스 카운터의 동작 모니터링 장치
JP3838932B2 (ja) * 2002-03-28 2006-10-25 Necエレクトロニクス株式会社 メモリ装置及びメモリ装置の試験方法
JP2003338177A (ja) 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体記憶装置
DE10228527B3 (de) * 2002-06-26 2004-03-04 Infineon Technologies Ag Verfahren zum Überprüfen der Refresh-Funktion eines Informationsspeichers
DE602004022561D1 (de) * 2003-09-05 2009-09-24 Zmos Technology Inc Dram-steuerschaltungen mit niederspannungsbetrieb
KR100527553B1 (ko) * 2004-03-11 2005-11-09 주식회사 하이닉스반도체 라이트-검증-리드 기능을 구현하는 psram
TW200721163A (en) * 2005-09-23 2007-06-01 Zmos Technology Inc Low power memory control circuits and methods
DE102006019507B4 (de) * 2006-04-26 2008-02-28 Infineon Technologies Ag Integrierter Halbleiterspeicher mit Testfunktion und Verfahren zum Testen eines integrierten Halbleiterspeichers
JP4899751B2 (ja) * 2006-09-27 2012-03-21 富士通セミコンダクター株式会社 半導体メモリおよび半導体メモリの試験方法
US7986577B2 (en) * 2007-03-19 2011-07-26 Hynix Semiconductor Inc. Precharge voltage supplying circuit
KR100856060B1 (ko) * 2007-04-06 2008-09-02 주식회사 하이닉스반도체 반도체메모리소자의 내부리프레쉬신호 생성장치
JP2011034632A (ja) * 2009-07-31 2011-02-17 Elpida Memory Inc 半導体記憶装置及びそのテスト方法
KR101752154B1 (ko) * 2010-11-02 2017-06-30 삼성전자주식회사 로우 어드레스 제어 회로, 이를 포함하는 반도체 메모리 장치 및 로우 어드레스 제어 방법
KR102020553B1 (ko) * 2013-01-17 2019-09-10 삼성전자주식회사 반도체 메모리 장치의 센스앰프 소스 노드 제어회로 및 그에 따른 센스앰프 소스 노드 제어방법
JP6383637B2 (ja) * 2014-10-27 2018-08-29 ルネサスエレクトロニクス株式会社 半導体装置
KR20170013488A (ko) * 2015-07-27 2017-02-07 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US20170148503A1 (en) * 2015-11-23 2017-05-25 Nanya Technology Corporation Dynamic random access memory circuit and voltage controlling method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4347589A (en) * 1979-05-15 1982-08-31 Mostek Corporation Refresh counter test
DE3789987T2 (de) * 1986-03-24 1994-12-15 Nippon Electric Co Halbleiterspeichervorrichtung mit einem Testmodus und einem Standardmodusbetrieb.
US5321661A (en) * 1991-11-20 1994-06-14 Oki Electric Industry Co., Ltd. Self-refreshing memory with on-chip timer test circuit
JP3001342B2 (ja) * 1993-02-10 2000-01-24 日本電気株式会社 記憶装置
JP3244340B2 (ja) * 1993-05-24 2002-01-07 三菱電機株式会社 同期型半導体記憶装置
JP3059024B2 (ja) * 1993-06-15 2000-07-04 沖電気工業株式会社 半導体記憶回路
US5450364A (en) * 1994-01-31 1995-09-12 Texas Instruments Incorporated Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices

Also Published As

Publication number Publication date
US5625597A (en) 1997-04-29
KR100203529B1 (ko) 1999-06-15
JPH08279287A (ja) 1996-10-22
KR960038981A (ko) 1996-11-21
JP3260583B2 (ja) 2002-02-25

Similar Documents

Publication Publication Date Title
TW302520B (zh)
KR930010938B1 (ko) 동작전원 전압으로써 복수의 정격 전압을 가지는 다이나믹 · 랜덤 · 액세스 · 메모리
KR100735570B1 (ko) 오픈 비트 라인 구조의 메모리 코어를 구비한 반도체메모리 장치, 및 반도체 메모리 장치의 테스트 방법
TW559831B (en) Single bitline direct sensing architecture for high speed memory device
CN1734672B (zh) 用于存储器件的隔离控制电路和方法
KR950015040B1 (ko) 반도체 기억장치
KR930011006A (ko) 반도체 집적 회로
US20040052126A1 (en) Method and circuit for determining sense amplifier sensitivity
TW201013693A (en) Memory having self-timed bit line boost circuit and method therefor
JP2008027544A5 (zh)
TWI287232B (en) A time controllable sensing scheme for sense amplifier in memory IC test
TW527600B (en) Semiconductor memory device which controls sense amplifier for detecting bit line bridge and method of controlling the semiconductor memory device
KR101069674B1 (ko) 반도체 메모리 장치 및 이의 테스트 방법
JPH0917183A (ja) 半導体記憶装置
WO2018208445A1 (en) Sense amplifier signal boost
TW384481B (en) Semiconductor memory device
TW406268B (en) Integrated circuit memory device having current-mode data compression test mode
TW498329B (en) Semiconductor memory device
JP5433187B2 (ja) 半導体記憶装置及びそのテスト方法
TW320723B (en) Semiconductor memory device and testing method thereof
US7466616B2 (en) Bit line sense amplifier and method thereof
JP5587141B2 (ja) 半導体装置
TW588360B (en) Semiconductor memory device
JP2804190B2 (ja) 半導体集積回路
TW480703B (en) Semiconductor memory device