TW302503B - Self-aligned contact process with polysilicon barrier - Google Patents
Self-aligned contact process with polysilicon barrier Download PDFInfo
- Publication number
- TW302503B TW302503B TW85106286A TW85106286A TW302503B TW 302503 B TW302503 B TW 302503B TW 85106286 A TW85106286 A TW 85106286A TW 85106286 A TW85106286 A TW 85106286A TW 302503 B TW302503 B TW 302503B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- gate
- patent application
- item
- polycrystalline silicon
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
經濟部中央樣準局員工消费合作社印装 3025Q3 A7 _ H7 五、發明说明(/ ) 1.發明之技術領域 本發明是關於含有一層金屬層(M6tal Layer)之半導體 元件的製造方法(Method)。 2 ·發明背景 在半導體積體電路技術領域裡,金屬(Metal)連線是用 來作砂基板(Silicon Substrate)上之元件的電性聯接’例 如,源極、汲極和場效電晶體(Field Effect Transistor ; FET)。通常,金屬(Metal)可以沉積在基 板、介電層和其它結構之上方,例如閘極結構(Gate Structure)等等。最簡單的的方法是沉積金屬之後 (Metal),再利用微影與電發飽刻技術制定(Patterned) 其圖案以形成金屬連線(Metal Interconnections)。目前 之半導體製程裡,鋁最常被用來作爲金屬連線材料,此外, 耐熔金屬(Refractory Metal)也被用來作爲金屬連線材 料,尤其是鎢金屬(Tungsten)。 爲了能夠更準確使基板上之埋藏雜質區域(Buried Impurity Region)例如源極和汲極,作電性接觸,一種稱爲 『自動對準接觸窗』(Self-Aligned Contact ; SAC)的技 術被廣汎的使用。在接觸窗區域(Contact Area)的附近制 定介電層之圖案再沉積一層金屬層(Metal Layer)以跟源極 /汲極【埋藏雜質區域】等作電性接觸,便形成所謂的『自動 對準接觸窗』。但是,『自動對準接觸窗』技術存在著若干 缺點,例如,金屬(Metal)在接觸窗區域(Contact Area) 之階梯覆蓋能力很差(Poor Step Coverage);另一方面, 金屬(Sletal)直接沉積在基板表面時,所述金屬(Metal) (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) 經濟部中央揉準局員工消費合作社印製 A7 B7 五、發明説明()) 會消耗掉一部份的砂基板(Silicon Substrate),造成【更 深的源極/汲極接面】(Deeper Sour ce/Dra in Junction)。 圖1到圖4是以傳統方法形成『自動對準接觸窗』 (Self-Aligned Contact)的製程剖面圖。首先,參考圖 1 ;在半導體基板上 10 (Semiconductor Substrate)利用 傳統方法形成閘極結構28/30 (Gate Structure),所述閘 極結構28/30含有閘氧化層16、閘極18、形成在閘極上方 之頂部聞氧化層(Top Gate Oxide)與氧化層側壁子24 (Spacer)。所述【基板10】有兩種不同型態的擴散區 (Diffusions),即N_擴散區12 (淡摻雜汲極或源極; Lightly Doped Drain or Source)與 N+ 擴散區 14 (重摻 雜汲極或源極;Heavily Doped Drain or Source)。 參考圖2。接著,在元件表面(Device Surface)形成 一層『複晶矽中間氧化層32』(Inter-Poly Oxide) ’此處 所謂的『元件表面』(Device Surface)係包含基板 (Substrate)上之各種薄膜和結構。接著,利用電漿蝕刻技 術去除所述閘極結構28/30之間的一部份所述『複晶矽中間 氧化層32』以露出側壁子24 (Spacer)和【接觸區域 26】,如圖3所示。 接著,在所述『元件表面』形成一層『複晶矽層34』’ 其厚度介於500到600埃之間,如圖4所示’然後’利用 離子佈値技術將磷雜質離子(P31)植入所述『複晶矽層 34』以增加其導電性。『複晶矽層34』沉積在金屬層36 (Metal Layer)和氧化層 24/32 (Oxide Layer)之間以防 (請先閲讀背面之注意事項再填寫本頁) -裝·
、1T -丨線 本紙伕尺度適用中國國家標準(CNS > Α4规格(210Χ297公釐)
經濟部中央標準局貝工消费合作社印製 3G2503 A7 B7 五、發明説明(3) 止【金屬層36】剝落離開所述『元件表面』。所述【金屬層 36】通常是『鎢金屬矽化物』(Tungsten Silicide ; WSix),並在【接觸區域26】跟源極/汲極14作電性接 觸。上述製程係一種『自動對準』製程(Self-Aligning), 因爲,所述【金屬層36】連線/【接觸區域26】到源極/汲 極14擴散區是以側壁子24 (Spacer)作爲對準光罩 (Mask),而不需額外的微影光罩(Lithography Mask) ’ 這消弭了對準誤差較大的微影製程並降低成本。 然而,傳統『自動對準接觸窗』技術確有許多缺點。第一 個缺點是,後續高溫步驟會將重摻雜之N+『複晶矽層34』 (Heavily Doped Polysilicon)的雑質離子驅入『源極/汲 極』,造成【更深的源極/汲極接面】(Deeper Source/Drain Junction)。例如,後續的接觸窗流整溫度 (Flow Temperature)超過90(TC時,【深的源極/汲極接 面】將導至極大的漏電流和元件穿透效應(Device Punchthrough) ° 第二個缺點是,由於所述金屬(Metal)在接觸窗區域 (Contact Area)之階梯覆蓋能力很差(P〇or Step Coverage ),因而昇高了接觸窗電阻値(C〇ntact Resistance)。尤有進者,由於所述『複晶砍層34』佔據了 一部份接觸窗面積,使得接觸窗區域更小,更昇高了接觸窗 電阻値。 Rana等人在美國專利第4985371號掲露了一種形成具 有微細晶粒(Small Grain Size)金屬層的方法’微細晶粒 (請先閱讀背面之注意事項再填寫本頁) ----- 訂--- 線 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐) 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明(Ιμ) 結構的存在將不會阻止金屬層變成微細的線條圖案。美國專 利第4985371號揭露之方法包含形成多層的金屬層和一種稱 爲【阻止晶粒成長】(Grain Growth Interupt Material) 的材料,而所述【阻止晶粒成長】(Grain Growth Interupt Material)的材料是砂,金屬層貝丨J是錫。
Schmitz等人在美國專利第4904620號亦揭露了一種形 成『鈦金屬砂化物』(Titanium Disilicide ; TiSi2)的方 法,其中,多層的鈦和矽沉積在基板(Substrate)上,再用 高溫步驟加熱以形成『鈦金屬矽化物』 3·圖示的簡要說明 , 圖1到圖4是傳統方法形成『自動對準本發明接觸 窗』(Self-Aligned Metal Contact)的製程剖面圖; •圖5到圖8是本發明方法形成『自動對準接觸窗』的 製程剖面圖; 圖9是本發明方法形成『自動對準本發明接觸窗』的平 面俯視圖(Top Down View)。 4.發明之實施例 首先,參考圖5。在半導體基板上10 (Semiconductor Substrate)利用傳統方法形成蘭極結構28/30 (Gate Structure),所述【基板10】通常是晶格方向(100)之單 晶砂(ilonocrystalline Silicon),以 P 型單晶政爲 例,其硼離子(Bll)濃度介於5E15到5E17原子/立方公 分之間。當然,也可以在井區(Well )形成具相反導電型態 之積體電路元件。也在所述【基板10】形成閘氧化層16 (Gate Oxide),而所述閘極結構28/30含有間氧化層 (請先閲讀背面之注意事項再填寫本頁) 丨裝· 訂 i" 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標搫局員工消費合作杜印製 A7 B7___ 五、發明説明(七) 16、閘極18、形成在閘極上方之頂部閘氧化層(T〇P Gate Oxide)與形成在所述閘氧化層、頂部閘氧化層20和側壁子 24 (Spacer) 〇 【閘氧化層16】之厚度介於60到200埃之間,【閘 極18】之厚度介於1000到3500埃之間’所述『閘極 18』且被施以磷離子(P31)離子佈値以形成N+閘極,離子 佈値後之雜質離子濃度介於1E18到1E21原子/立方公分之 間。【頂部閘氧化層20】之厚度介於1000到3500埃之 間。側壁子24 (Spacer)則是由二氧化矽組成’其厚度介於 1000到2500埃之間。所述【基板1〇】有兩種不同型態的 擴散區(Diffusions),即N—擴散區12 (淡慘雜汲極或源 極;Lightly Doped Drain or Source)與 N+ 擴散區 14 (重摻雜汲極或源極;Heavily Doped Drain or Source),『擴散區12』之雜質離子濃度介於1E17到 1E19原子/立方公分之間,『N+擴散區14』之雜質離子濃 度則介於1E18到1E21原子/立方公分之間。 接著,形成一層『複晶矽中間氧化層32』(Inter-Poly Oxide),所述『複晶砂中間氧化層32』是用傳統乾氧化技術 (Dry Thermal Oxidation)或濕氧化技術(Wet Thermal Oxidation)低壓化學氣相沉積法(Low Pressure Chemical Vapor Deposition ; LPCVD)形成;例如,可以在溫度介於 700°C到1200°C之間的濕氧環境下形成『複晶砂中間氧化 層32』,所述『複晶矽中間氧化層32』之厚度介於700到 2000埃之間。 接著,在所述『複晶矽中間氧化層32』之上方形成『複 --------------?τ------^试· (讀先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家橾準(CNS ) Α4规格(210Χ297公釐) 經濟部中央標準局負工消费合作社印裝 A7 B7 五、發明説明(fc) 晶矽層50』,如圖6所示。所述『複晶矽層50』通常是以 矽甲烷(Prolysing Silane)作爲反應氣體之低壓化學氣相 沉積法形成,反應溫度約620°C,厚度介於500到1000埃 之間,理想之厚度約550埃。然後,利用離子佈値技術將鱗 雜質離子(P31)植入所述『複晶矽層50』,其離子佈値劑 量介於1E13到1E15原子/平方公分之間,離子佈値能量貝!ί 介於30到80 kev之間,最後,所述『複晶矽層50』之雜 質離子濃度介於1E18到1E21原子/立方公分之間。 參考圖7。利用電漿鈾刻技術去除一部份的所述接觸窗 區域26 (Contact Area)和側壁子24 (Spacer)之上方的 所述『複晶矽中間氧化層32』與『複晶矽層50』,接著, 沉積一層『障礙層52』(Barrier Layer),如圖8所示。 所述『障礙層52』可以由『複晶矽』或是『非晶矽』 (Amorphous Silicon)組成’但以『複晶砂』比較理想。所 述『障礙層52』通常是以傳統低壓化學氣相沉積法形成,厚 度介於30到100埃之間,但以50到100埃之間比較理 想,而所述『障礙層52』是利用後續高溫步驟之埋藏N+源 極區域(Buried Source Regions )的擴散 (Interdiffusion)來達到摻雜(Doped)的目的。 接著,在所述『障礙層52』之上方沉積一層『第一金屬 砂化物 54』(First Metal Silicide Layer) ’ 所述『第 一金屬砂化物54』又稱爲『金屬接觸窗層54』。所述『第 一金屬矽化物54』通常是由傳統低壓化學氣相沉積法形成之 『鎢金屬矽化物54』(MetalSilicide;WSix),其厚度 介於700到3000埃之間,比較理想的厚度1〇〇〇埃。所述 (請先閲讀背面之注意^項再填寫本頁) -裝 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ⑹如3 Λ7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明(7) 『鎢金屬矽化物54』之阻値介於4到20 ohms/square之 間。 如圖8圖9所示,係利用傳統電漿蝕刻技術來蝕刻所 述『鎢金屬矽化物54』。接著沉積一層護層56 (Passivation Layer)和金屬層 58 (Metal Layer),以 連接其它的半導體元件。圖9顯示了圖8之平面俯視圖 (Top Down View),所述『第一金屬矽化物54』、『金屬 層58』和『汲極或源極14』跟附近的半導體元件作電性接 觸以形成邏輯或記憶體電路。 本發明揭露之方法較之傳統方法有許多優點。第一個優點 是,維持【淺汲極/源極接面】(Shallow Source/Drain Junction);因爲『複晶矽層50』在『接觸區域26』已被去 除所述『障礙層52』形成於『鎢金屬矽化物54』和『源極/ 汲極14』之間,阻止雜質離子從原本『複晶矽層50』擴散 到『源極/汲極14』,因此,能維持【淺汲極/源極接面】。 第二個優點是,由於所述『障礙層52』提供了較佳的金 屬晶粒成長表面(Metal Grain Growing Surface ) ’ 因 此,所述『障礙層52』跟所述『鎢金屬矽化物54』的反應 提供了較佳的砂化反應(Silicidation) ’因而改良了所述 『第一金屬矽化物54』在接觸窗區域(Contact Area)之階 梯覆蓋能力(Step Coverage)。尤有進者,由於所述『第一 金屬矽化物54』跟所述『障礙層52』之間的附著力 (Adhesion)比所述『第一金屬矽化物54』跟傳統氧化層之 間的附著力還要好,因此,所述『障礙層52』防止了在所述 側壁子24 (Spacer)表面之『鎢金屬矽化物54』掀起 0¾ -a (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家揉準(CNS ) A4規格(210><297公釐) A7 ____B7 五、發明説明(方) (Peel Off)。 努一方面,本發明揭露之方法增加了所述『第一金屬砍 化物54』跟所述【接觸區域26】表面之接觸面積,因此降 低了接觸窗阻値(Contact Resistance);因爲,所述『障 礙層52』比傳統『複晶矽層』之厚度還要薄,這也允許更多 的所述『第一金屬矽化物54』得以跟【接觸區域26】作電 性接觸,因此降低了接觸窗阻値(Contact Resistance), 己夂善元件表現和良率(Performance & Yield )。 另外,所述『障礙層52』也防止了在所述『鎢金屬矽化 物54』沉積之前之蒸汽淸洗(Vapor Clean Process)所造 成的側壁子24 (Spacer)氧化層被蝕刻的現象,過量的側壁 子24 (Spacer)氧化層被鈾刻掉時,會導至金屬連線跟閘極 18之間的短路。 以上係利用最佳實施例來闡述本發明,而非限制本發 明,並且,熟知半導體技藝之人士皆能明瞭,適當而作些微 的改變及調整,仍將不失本發明之要義所在,亦不脫離本發 明之精神和範圍。 --------{¥------ΪΤ------{.V (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印裝 本紙張尺度適用中國國家榡準(CNS ) A4规格(210X297公釐〉
Claims (1)
- 經濟部中央標隼局貝工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1 ·一種積體電路元件的製作方法,所述積體電路元件係包含在半 導體基板上(Semiconductor Substrate)的兩個鬧極結構 (Gate Structure)之間形成自動對準接觸窗區域;而所述基 板(Substrate)包含有埋藏雜質層(Buried Impurity Layer);各個閘極結構含有第一閘氧化層(First Gate Oxide)、形成在閘氧化層上方之閘極、形成在閘極上方之頂部 閘氧化層(Top Gate Oxide)與形成在所述閘氧化層、所述閘 極和所述頂部閘氧化層之側壁(Sidewall)的側壁子 (Spacer);本發明係包含下列步驟: 在所述『基板』和所述『閘極結構』之上方形成『複晶矽中 間氧化層』(Inter-Poly Oxide); 在所述『複晶矽中間氧化層』之上方形成『複晶矽層』; 將雜質離子植入所述『複晶矽層』; 去除所述聞極結構(Gate Structure)之間的一部份『複晶政 中間氧化層』與『複晶矽層』,以露出接觸窗區域(Contact Area) l 在所述『複晶矽層』、所述側壁子(Spacer)和所述『接觸 窗區域』之上方沉積一層『障礙層』(Barrier Layer); 在所述『障礙層』之上方沉積一層『鎢金屬矽化物』 (Tungsten Metal Silicide Layer),以在所述『鎢金屬砂 化物』跟自動對準之所述『接觸窗區域』之間形成電性接 觸, 制定(Pattern)所述『鎢金屬砂化物』之圓案; 在所述『鎢金屬矽化物』之上方沉積一層金屬層(Metal Layer)和介電層(Dielectric Layer),以形成連線 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 i. ! 本紙張尺度適用令國國家捸準(CNS ) A4規格(210X297公釐) 經濟部中央標準局負工消费合作社印装 A8 B8 C8 D8 六、申請專利範圍 (Interconnection)跟所述『鎢金屬矽化物』與所述『接觸 窗區域』內之埋藏雜質層,(Buried Impurity Layer)作電 性接觸,積體電路元件於焉完成。 2·如申請專利範圍第1項所述之製作方法,其中所述『複晶砂 中間氧化層』(Inter-Poly Oxide),其厚度介於700埃到 2000埃之間。 3·如申請專利範圍第1項所述之製作方法,其中所述『障礙 層』(Barrier Layer),其厚度介於30埃到1〇〇埃之間。 4·如申請專利範圍第1項所述之製作方法,其中所述『複晶矽 層』,其厚度介於500埃到1000埃之間。 5 _如申請專利範圍第1項所述之製作方法,其中所述『複晶矽 層』被施以磷離子(P31)離子佈値,其離子佈値劑量介於 1E13到1E15原子/平方公分之間。 峰 6·如申請專利範圍第1項所述之製作方法,其中所述『複晶矽 層』之雜質離子濃度介於1E18到1E20原子/立方公分之 間。 7.如申請專利範圍第1項所述之製作方法,其中所述『鎢金屬 砂化物』(Tungsten Metal Silicide Layer),其厚度介於 700埃到3000埃之間。 8·如申請專利範圍第1項所述之製作方法,其中所述側壁子 (Spacer)是由二氧化砂組成。 9 · 一種積體電路元件的製作方法,所述積體電路元件係包含在半 導體基板上(Semiconductor Substrate)的兩個閘極結構 (Gate Structure)之間形成自動對準接觸窗區域;而所述 『阐極結構』含有側壁子(Spacer);本發明係包含下列步 本紙張尺度適用中國囷家揉率(CNS〉A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央橾準局員工消费合作社印製 Α8 Β8 C8 __ D8 六、申請專利範圍 驟: 在所述『基板』和所述『閘極結構』之上方形成『複晶矽 中間氧化層』(Inter-Poly Oxide); 在所述『複晶矽中間氧化層』之上方形成『複晶砂層』; 將雜質離子植入所述『複晶矽層』; 去除所述接觸窗區域內之所述閘極結構(Gate Structure) 之間的一部份『複晶矽中間氧化層』與『複晶矽層』,以露 出接觸窗區域(Contact Area)和所述側壁子(Spacer); 在所述『複晶矽層』、所述側壁子(Spacer)和所述『接 觸窗區域』之上方沉積一層『障礙層』(Barrier Layer); 在所述『障礙層』之上方沉積一層『第一金屬矽化物』 (First Metal Silicide Layer),以在所述『第一金屬政 化物』跟自動對準之所述『接觸窗區域』之間形成電性接 觸, 制定(Pattern)所述『第一金屬矽化物』之圖案; 在所述『第一金屬矽化物』之上方沉積一層金屬層 (Metal Layer)和介電層(Dielectric Layer),以形成 連線(Interconnection)跟所述『第一金屬矽化物』作電性 接觸,積體電路元件於焉完成。 10 ·如申請專利範圍第9項所述之製作方法,其中所述基板 (Substrate )含有埋藏雜質層(Buried Impurity Layer)。 11 .如申請專利範圍第9項所述之製作方法,其中所述『閘極 結構』含有第一鬧氧化層(First Gate Oxide)、形成在 『鬧氧化層』上方之複晶砂閘極(Polysilicon Gate)、形 本紙張尺度適用中國國家揉準(CNS ) A4現格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本育) 裝· 訂 8888 ABCD 經濟部中央標準局員工消费合作社印裝 六、申請專利範圍 成在複晶矽閘極上方之頂部閘氧化層(T〇pGate 0xide)與 形成在所述閛氧化層、所述複晶砂閘極和所述頂部閫氧化層 之側壁(s i dewa 11)的側壁子(Spacer ) ° 12 .如申請專利範圍第9項所述之製作方法,其中所述側壁子 (Spacer)是由二氧化砂組成。 13 ·如申請專利範圍第9項所述之製作方法’其中所述『複晶矽 層』被施以磷離子(P31)或砷離子(As75)離子佈値,其 離子佈値劑量介於1E13到1E15原子/平方公分之間,離 子佈値能量則介於30到80 kev之間。 14 ·如申請專利範圍第9項所述之製作方法,其中所述『複晶矽 層』之雜質離子濃度介於1E18到1E21原子/立方公分之 間。 15 ·如申請專利範圍第9項所述之製作方法,其中所述『第一金 屬砂化物』(First Metal Silicide Layer),是由鎢砂化 物(Tungsten Silicide)組成。 16 ·如申請專利範圍第9項所述之製作方法,其中所述『複晶 砂中間氧化層』(Inter-Poly Oxide),其厚度介於700 埃到2000埃之間。 Π _如申請專利範圍第9項所述之製作方法,其中所述『障礙 層』(Barrier Layer),其厚度介於30埃到100埃之 間。 18 ·如申請專利範圍第9項所述之製作方法,其中所述『複晶矽 層』,其厚度介於500埃到1000埃之間。 19 .如申請專利範圍第9項所述之製作方法,其中所述『複晶矽 層』被施以磷離子(P31)離子佈値,其離子佈値劑量介於 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 J 本紙張尺度逍用中困國家標準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 六、申請專利範圍 1E13到1E15原子/平方公分之間。 2〇 ·如申請專利範圍第9項所述之製作方法,其中所述『複晶砂 層』之雜質離子濃度介於1E18到1E20原子/立方公分之 間。 21 ·如申請專利範圍第15項所述之製作方法,其中所述『鎢砂 化物』(Metal Silicide),其厚度介於700埃到3000 埃之間。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW85106286A TW302503B (en) | 1996-05-27 | 1996-05-27 | Self-aligned contact process with polysilicon barrier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW85106286A TW302503B (en) | 1996-05-27 | 1996-05-27 | Self-aligned contact process with polysilicon barrier |
Publications (1)
Publication Number | Publication Date |
---|---|
TW302503B true TW302503B (en) | 1997-04-11 |
Family
ID=51565783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW85106286A TW302503B (en) | 1996-05-27 | 1996-05-27 | Self-aligned contact process with polysilicon barrier |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW302503B (zh) |
-
1996
- 1996-05-27 TW TW85106286A patent/TW302503B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5480814A (en) | Process of making a polysilicon barrier layer in a self-aligned contact module | |
US6153485A (en) | Salicide formation on narrow poly lines by pulling back of spacer | |
US6087234A (en) | Method of forming a self-aligned silicide MOSFET with an extended ultra-shallow S/D junction | |
JP2986363B2 (ja) | シリサイド接点を有する半導体デバイス及び製造方法 | |
US5918130A (en) | Transistor fabrication employing formation of silicide across source and drain regions prior to formation of the gate conductor | |
TW386255B (en) | Method for self-aligned silicide process | |
KR20020073981A (ko) | 코발트 실리사이드를 이용한 반도체 장치 및 그 형성 방법 | |
US6165857A (en) | Method for forming a transistor with selective epitaxial growth film | |
US5986312A (en) | Field effect semiconductor device having improved connections | |
JPH11243201A (ja) | 浅い接合を有するトランジスタ電極をシリサイド化するための窒化物オーバーハング構造体 | |
US6765269B2 (en) | Conformal surface silicide strap on spacer and method of making same | |
US6258682B1 (en) | Method of making ultra shallow junction MOSFET | |
US6221760B1 (en) | Semiconductor device having a silicide structure | |
TW302503B (en) | Self-aligned contact process with polysilicon barrier | |
US6077750A (en) | Method for forming epitaxial Co self-align silicide for semiconductor device | |
EP0497596B1 (en) | Method for fabricating integrated circuit structures | |
US6291301B1 (en) | Fabrication method of a gate junction conductive structure | |
EP0104079B1 (en) | Integrated circuit contact structure | |
US4997774A (en) | Method for fabricating a DRAM cell | |
JP3110054B2 (ja) | 半導体装置及びその製造方法 | |
JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
JP3104067B2 (ja) | 半導体装置の製法 | |
JPH10321860A (ja) | Mosトランジスタ及びその製造方法 | |
JPH02288341A (ja) | Mis型半導体装置 | |
JP2001326351A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |