TW204408B - Semiconductor memory device - Google Patents

Description

2〇Λ4〇8 經濟部中央標準局貝工消费合作社印製 五、發明説明（1) [産業上之利用領域] 本發明是關於半導體記億裝置，尤其有關於可以減小輸 入/輸出線對偶之等化時之消耗電流之半導醱記憶裝置。 [習知之技術] \ 隨著半導體記憶裝置之記億容量之大容量化，為著達成 降低消耗電力和避免存取時間增長之目的，所以大部份之 情況是將記億器單元陣列分割成多個塊，使該多個塊個別 的進行電路動作，藉以進行資料寫入和資料讀出。 圖7是概略方塊圖用來表示此種半導體記億裝置之一實 例，圖中顯示具有塊分割構造之D R A Μ (動態隨機存取記億 器）之全體構造。下面將參照圖7來說明該DRAM之全護構造 及其動作。 記億器單元陣列被分割成8個塊101〜108。 圖8是電路圖，用來表示各個塊101〜108之具體構造。 該等塊1 0 1〜1 0 8之構造都相同，所以在圖3只顯示一値代 表性之塊之構造。 參照圖8,其中各値塊之主要部份包含有：多値記憶器 單元M C ,被排列成具有多個行和多個列之矩陣狀；多値字 線WL,被設置成對應到該多個行，和多値位元線BL1, BL2 ,被設置成對應到該多値列。 各個記憶器單元MC包含有：MOS電晶醱Τ「，具有閘極連 接到對應至它所排列之行之字線WL,和具有陣列連接到對 應至它所排列之列之位元線BL1或BL2;和電容器C，被連 接在該電晶體Tr和單元板等之低電位源之間。 本紙張尺度遑用中β围家楳準(CNS)甲4規格（210x2974*) 81_ 4. 10,〇〇〇張（Η) (請先閲讀背而之注意事項再填寫本頁) 裝- 訂_ 線- 3 ^04408 Λ 6 Η 6 經濟部屮央櫺準局员工消费合作社印製 五、發明説明（2 ) 對於互相郯接的2根位元線BL1, BL2,在連接到其一方 之記億器單元MC和連接到另外一方之記億器單元MC,連接 有不同之字線WL。鄰接的2根位元線BL1, BL2構成一個之 位元線對偶B U 、 電容器C被充電之狀態和從電容器C放電之狀態分別對應 到記億器單元M C之記億資料” 1 ”之狀態和” 0 ”之狀態c 各個塊更包含有：感測放大器1 4 ,被設置成分別對應到 位元線對偶B L ;構成1對的2根輸入/輸出線2 0 1 , 2 3 2 ;和 轉移閘1 5，被設在該對輸入/輸出線和各個感測放大器1 4 之間。 轉移閘1 5包含有2痼Μ 0 S電晶體1 5 1， 1 5 2被設置成對應到 各個感測放大器14。 各個電晶體1 5 1被連接在感測放大器1 4和輸入/輸出線 2 0 1之間，各値電晶體1 5 2被連接在對應之感測放大器1 4和 輸入/輸出線202之間。亦即，在各個感測放大器14連接有 1組之電晶體對偶500用來使2根之資料線201, 202電連接 在該感測放大器。 各個塊更包含有列解碼器12用來控制各値字線WL之電位 ，和行解碼器1 3用來控制轉移閘1 5。 連接在同一値感測放大器1 4的2値電晶髏1 5 1 , 1 5 2之閘 電位，一起受到行解碼器1 3之控制。 在列解碼器12和行解碼器13分別被施加有圖7之X預解碼 器8之輸出和Υ預解碼器9之輸出。 再度的參照圖7，X位址缓衝器6受控制電路11之控制， (請先閲讀背而之注意事項#填寫本頁 本紙張尺度逍用中a困家榣準(CNS)T4規格（210x297公;¢) 4 81. 4.丨0,000張⑻ 204408_^ 五、發明説明（3 ) 將外部位址信號4 1〜4 η當作缓衝信號的施加到X預解碼 路 電 制 控 受 7 匕 Μ /1 έ址 彳位 部Η 卜 苹 夕 9 以器 ，5Ρ 制解 控預 1—I 加 施 的 號 信 Β 器缓 衝作 缓當 址η ό· δ Υ1~ Ο 8 ό. 器 址 路 電 檢 碼 解-T /»1 進 號 信 址 泣 之 6 器 衝 缓 址 位 X 0 來 對 8 器 碼 解 預 碼 碼^ V f -Ί 然12號 器 碼 解 列. 之7Γ塊 内器個 0 衝各 -lMiiJ 1 址給 10位供 塊 Y號 白 润 β 信 > -各彳之 —, 對 ε if9 後 给 器碼 供碼解 號解將 信預後 之Y然 ΓΤ匕 ίδ1 址 ~ 位31 I-1- 之 資 和 時 入 寫 料 資 在 是 式 方 定 設 ο ) 之 8 Π 圖 0 照 ~ : 1X 参 (. .0 3 ί 1 號 器 信 馮址 解位 行部 之外 内 和 塊 画 i 1®之 之他 中其 號在 言 /ΛΓΙ ， 出 準 輸位 之高 12成 器變 碼個 解1-y之 歹 3 之中 揀號 言 固 { 1]出 有輸 只之 3 時器 出碼 讀解 料行 器中 碼塊 解個 行 一 和 可 ίΊ /i— 12任 器在 碼 ， 解此 列因 器 成碼 變解 均 4> 歹 號 =口 , /— \—/ 5J 出 輸 之 準 位 低 (請先閲請背而之注意事項补塡寫本頁) 裝· 訂_ 圖 照 參 0 來 對 何其 任 ， 之CC 中/ 其 有 只 碼 解 之 步 一 進 更 ί 了 Λ1 進 號 言 4- IL 之W 8 線 器字 碼之 解値 預 ！ 位 電 源 電 之 準 位 高 到 應 對 有 加 施 被 位 電 地 接 之 準 位 低 到 悪 對 加該 施到 被接 WL連 線對 字以 之可 他式 線 字 之 根 線- 方 種 這 用 利 -Ί y»4— 進 C Μ 元 單 器 億 記 個 各 之 經濟部中央標準局貝工消仲合作杜印製 之 Γ Τ 疆 晶 電 之 内 C Μ 元 單 器 億 記 比 位 ο 電 出之 讀 料線 資字 和根 入一 寫某 料當 資

元 單 器 億 記 値 各 之 WL器 線容 字電 根使 1 , 該態 在狀 接 ο 連成 ，變 時就 高 T 壓體 電晶 值 電 界之 臨MC

記 該 與 在 接 I 逋 電 C BL時 線高 元升 位位 之電 接之 塞 2 aL c B Μ或 元L1 單 Β 器線 憶元 或 該 當 此 因 電 充 被 就 C 器 容 電 位記 之該 根在 本蛛張尺度遑用中a Η家標準(CNS)肀4規格（210><297公*) 5 81 _ 4. 10,000張（II) 204408 Λ fj η 6 經β部中央標準局CX工消伢合作社印製 五、發明説明（4) 憶器單元M C被寫入資料” 1 ”。相反的，當該位元線B L 1或 BL2之電位降低時，因為該電容器C未被充電，所以該記億 器單元M C被寫入資料” 0 ”。 其中，資料寫入之進行是強制位元線B L 1或B L 2使养電位 對應到來自外部之寫入資料D i η。實質上是各値感測放大 器1 4在資科寫入時將來自轉移閛1 5的2丨固信號分別施加到 對應的2根位元線B L 1 , B L 2。 另外一方面，位元線B L 1 , B L 2假如不被強制到此種電位 時，由於電晶髏T r愛成0 Ν狀態，連接在該電晶體T r·之位元 線B L 1和B L 2，庄電容器C被充電之情況時産生電位上升和 電容器C放電之情況時産生電位降低。其結果是在構成位 元線對偶B L之2根位元線S L 1 , B L 2之間産生微小之電位差 。其中，資料讀出之進行方式是經由檢測位元線B L 1和B L 2 間所産生之電位差和加以取出。實質上是在資料之讀出時 ，各個感測放大器1 4感測和放大對應的2根位元線B L 1 , B L 2間之電位差，將具有互補電位之2個信號施加到轉移閜 1 5〇 行解碼器1 3對來自Y預解碼器9之信號進行更進一步的解 碼，在轉移閛1 5内之電晶髏1 5 1 , 1 5 2中，只有連接在任何 1個之轉移放大器14的2®電晶體之閛極被施加有高位準之 電位，在其他之電晶體之閘極則均被施加低位準之電位。 利用這種方式，因為只有連接在1画感測放大器1 4的2個電 晶體151, 152變成0N狀態，所以只有該1傾之感测放大器 14被電的連接在輸入/輸出線對偶2。 (請先閲讀背而之注意事項外.填寫木頁) 本紙張尺度逍用中Β國家楳準(CNS) Τ4規格(210><297公龙) 6 81. 4. 10,〇〇〇張（H) 204408 經濟部中央榣準局貝工消t合作杜印製 五、發明説明（5) 輸入/输出線2 0 1和2 0 2在資料寫入時，其電位被強制成 為對應到來自外部之資料信號D丨η之互補電位。在資料諼 出時，輸入/輸出線201和202之電位作為1個之讀出資料信號 施加到圖7之輸入/輸出電路1 6。 S 因此，在資料寫入時，外部資料信號寫入到具有高位準 電位的1拫字線W (以下薄該字線為被選擇之字線），和將外 部資料寬入到1個記億器單元M C ,該1個記億器單元M C連接 到2根位元線（以下稱為被選擇之位元線）B L 1 , B L 2中之任 何一方，該2根位元線對應到連接在〇 Ν狀態之電晶體對偶 5 0 0的1個惑測放大器1 4。 在資科讀出時，依照連接在被選擇之字線W L和被選擇之 位元線B L 1或B L 2的1個記億器單元M C (:以下稱為被選擇之記 憶器單元）之記億資料，在被選擇之位元線B L 1和B L 2間所 産生之電位差被感測放大器1 4加以放大，然後出現在輸入 /輸出線201和2 0 2之間。 因此，在資料寫入時，只有任何1個塊被寫入有外部資 料，在資料讀出時，只從任何1個讀出資料。經由適當的 變換位址信號4 1〜4 η,可以進行從所希望之塊到所希望 之位置之記憶器單元之資料寫入和資料讀出。 如圖7所示，其中對應到各個塊101〜108的設有等化電 路4和預放大器3。 如圖8所示，各傾等化器電路4和各®預放大器3均連接 到對應之塊之輸入/輸出線201, 202。 各値預放大器3利用位址變化檢測電路1 0來加以控制， (請先閱讀背而之注意事項冉填筠本頁) 裝. 線. 本紙张尺度遑用中β B家楳準(CNS) T4規格（210x297公龙) 7 81. 4. !0,000»(!!) 204408 Λ 6 η 6 經濟部中央槛準局貝工消伢合作杜印製 五、發明説明（6) 在資料寫入時，對施加自輸入/輸出電路1 3之信號進行放 大，將互補電位供給到對應之塊之输入/输出線201和202 ,在資料讀出時，對應之塊之輸入/輸出線201和202間之 電位差被更進一步的放大，然後施加到輸入/输出電χ路1 6。 各個等化電路4被等化控制信號産生電路5控制，當外部 位址信Μ 4 1〜4 η每次：费丨時，對悪之塊之輸入/输出線 2 0 1和2 0 2就玻強制成為等電位， 輸入/输&電路Γό被控制電路1 1控制，在資料寫入時， 將對應到來自外部之寫入資料D〖η之信號供給到各個預放 大器3，在資料讀出時，将來自各豳預放大器3之信號當作 讀出資钭D 〇 u t的供給到外部端子。 位址變化檢測電路1 0用來檢測來自Y位址缓衝器7之位址 信號之變化，然後將檢測信號輸出到金部之預放大器3和 等化控制信號産生電路5。 各個預放大器3依照該檢測信號被活性化。等化控制信 號産生電路5被控制電路1 1控制，在資料寫入時和資料謓 出時，依照該檢測信號産生等化控制信號EQ用來使等化電 路4活性化。該等化控制信號EQ共同施加到全部之等化電 路4。因此，當形成為資料寫入和資料讀出之對象之記億 器單元每次變化時，各値輸入/輸出線對偶2就被等化。 圖9是電路画，用來表示等化電路4之搆造。在圖9中只 顯示1値代表性之等化電路之構造。 參照圖9,各値等化電路4被連接在對應之塊之輸入/輸 出線201和202之間，而旦包含有N通道M0S電晶體40以其閘 (請先閲讀背而之注意亊項#填寫本頁) 裝- 訂' 線. 本紙張尺度逍用中a B家«準(CNS)肀4規格（210x297公*) 8 81. 4.】0,000張（11)

^〇44〇S A 6 η 6 經濟部+央栉準局貝工消伢合作杜印製 五、發明説明（7 ) 極接受等化控制信號EQ。在資料讀出時和資料寫入時，於 每次外部位址信號4 1〜Φ η進行變化時，等化控制倍號EQ 就變成高位準。利用造種方式使電晶體40變成0N狀態，因 為資料線201和資料線202短路，所以該等資料線20$, 202 變成等電位。 此種輸入/輸出線之等化之進行方式是在連鑛的從不同 之記憶器單元謅出資料之情況時，和連續的將資料寫入到 不同之記億器單元之情況時，利用先前讀出之資料，使形 成對偶之資料線201和202之電位成為與對應到下一値資料 讀出對象之記憶器單元之記憶資料之位準相反時，則於下 —次之資料讀出之際，輸入/輸出線201和202迅速而且確 實的出現正電位。 控制電路11用來控制所希望之電路部份，其方式是依照 列活動，列位址選通信號R A S ,行位址選通信號C A S ,寫入 激勵信號W E ,和輸出激勵信號0 E等之外部控制信號，實施 資料寫入之電路動作，或資料讀出之電路動作，或成為資 料寫入和資料讀出之任何一方均不實施之狀態（以下稱此 狀態為離線或等待狀態）。 在下面之說明中，列活動之信號分別以附加” / ”來表示。 下面將參照圖7至圖10來更詳細的說明該DRAM之資料讀 出時之電路動作。 圖10是時序圖用來表示資料讀出時之主要控制信號和信 號線之電位變化。 在此處之説明中，資料之讀出是從同一塊内之同一行之 (請先閲讀背而之注意事項再填寫本頁) 本紙張尺度遑用中Β β家楳準(CNS) f 4規格(210X297公;¢) 81. 4. 10,000» (II) 9

2〇44〇S Λ 6 Η 6 經濟部屮央櫺準局貝工消伢合作杜印製 五、發明説明（S ) 多丨固記億單元連續的進行. 首先，在供给用以指示某一位址A 1之外部位址信號Φ 1 〜必η (圖10(b))之狀態，列位址選通信號/ RAS(_10(a)) 變成下降。 、 砍照列位址選通信號/ R A S之下降，X位址缓衝器6進行動 作，所以在構成記億器單元陣列1之塊1 3 1〜1 0 8中之任何 一適，利兩列解碼器1 2使任何1根之字線W L之電位如圖1 0 (c )所示的上升到高位準 連接在被選擇之字線W L之記意器單元M C ,假如被連接在 位元線B L 1時，依照該上升，使位元線B L 1之電位，如圖 1 0 ( d )所示，浓照被連接在該1根之字線和該1根之位元線 B L 1之記億器單元M C之記憶資料，進行稍微之上升或下降 。S外一方靣，位元線B L 2之電位則不變化。 相反的，連接在該1根之字線之記億器單元M C ,在被連 接到位元線B L 2之情況時，依照其上升，在各個位元線B L 2 之電位，依照連接在該1根之字線WL和該1根之位元線BL2 的1個記億器單元M C之記億資料，産生稍微之電位上升或 電位下降。另外一方面，位元線B L 1之電位則不變化。 各個惑測放大器1 4連接在用以構成對應之位元線對禺B L 之位元線BL1和BL2之間，此種方式所産生之稍微之電位差 如圖1 0 ( d )所示，其大小擴大到V。其结果是各個位元線 BL1之電位，和與該位元線BL1構成對偶之位元線BL2之電 位，成為互補之邏輯位進。 各値位元線對偶BL1和與其構成對偶之位元線BL2間之電 (請先閱讀背而之注意事項再塡寫本頁) 本紙張又度边用中B «家榣準(CNS) T4規格(210x297公;¢) 10 81. 4. 10,000張（11) ^04403 Λ 6 Π 6 經濟部中央標準局A工消许合作杜印製 五、發明説明（9 ) 位差，绖由對惠之惑測放大器1 4被擴大，在擴大相當程度 之時間，使Υ位址缓衝器7進行動作。利用這種方式，在構 成對偶之位元線BL1和BL2間之電位差擴大到某一個程度之 時間，刖有1鲼塊之行解碼器1 3之輸出信號線（以下稱為行 S 選擇線）C S L中之任何1根之電位，會如爾1 0 ( e )所示的上升 到高位準c 因此，浓照被選擇之泣元線B L 1和B L 2之電泣，[Ϊ資料線 2 0 1之電位和資料線2 K之電位如_ 1 0 ( f )所示的回應行選擇 線之電泣之上升，進行互補變化。 亦即，假如被選擇之位元線B L 1之電位為高位準時，資 料線2 0 1和2 0 2之電位就分別回應行選擇線C S L之電位之上 升，開始上升和下降。相反的，假如被選擇之位元線B L i 之電位為低位準時，輸入/輸出線2 0 1和2 0 2之電位就分別 回應行選擇線C S L之電位之上升，開始下降和上升。 如此一來，當出現在1個塊之輸入/輸出線201和202間之 電位差具有充分之大小時，輸入/輸出電路1 6就進行動作 。其結果是出現在該輸入/輸出線對偶2之電位變化（亦卽 ，位址A 1所選擇之記億器單元之記億資料），作為對應到 該變化之邏輯值之資料信號，確實的被取出到外部。 外部位址信號必1〜必η,如圖10(b)所示，被變換成用 似指示位址A 2之信號，促成與先前者不同的另外一個行選 擇線之電位變成高位準。 利用位址變化檢測電路1 0來檢測此種變化，回應該變換 時如圖1 0 U )所示，等化控制信號E Q只在一定之期間r變 (請先閲請背而之注意事項朴填窍本頁) 裝· 訂- 線' 本紙5IL尺度遑用中國困家《毕(CNS) f 4規格（210X297公龙） Π 81. 4. 10,000張（H) ^0440¾ Λ 6 Π 6 經濟部中央梂準局貝工消t合作杜印製 五、發明説明（10) 成高位準。 外部位址信號4 1〜4 η之變換時間被設定成當進行資料 謓出之塊中之資料線201和202間之電位差逹到最大值以後 ，就使等化控制信號E Q變成高位準。 、 在等化控制信號E Q為高位準之期間，於各値塊1 0 1〜1 0 8 中之輸入/輸出線201和輸入/輸出線202就産生電連接。因 此，在進行資料讀出之塊，産生電位上升之輸入/輸出線 2 0 1 (或2 0 2 )之電位和産生電位下降之責料線2 0 2 (或2 0 1 )之 電位分別回應等化控制信號E Q之上升，開始下降和上升， 最後被等化成電源電位V c c和接地電位0 V之中間電位V c c / 2 (以下稱為等化電位）。 另外一方面，當回應外部位址信號41〜4 η之變換時， 在讀出先前資料之塊，分別利用與先前不同的2根位元線 BL1和BL2之電位，使輸入/輸出線201和202之電位，從等 化電位起，開始如圖1 0 ( f )所示的變化。 等化控制信號E Q為高位準之期間r之長度被設定成在1 根之行選擇線CSL之電位每次變成高位準之前，使等化控 制信號EQ下降為低位準。因此，利用上述之電路動作，促 成由位址A2所選擇的1個記億器單元MC之記憶資料，經由 連接在被選擇位元線對偶B L之感測放大器1 4 ,轉移閘1 5 , 和輸入/输出線對偶2,然後被導出到預放大器3。 依照這種方式，在資料讀出時，當外部位址信號0 1〜 炎η毎次變換時，就重後的進行各個塊中之資料線201和資 料線2 0 2之等化，等化之解除，在1個塊中利用1根行選擇 (請先閲讀背而之注意事項再填筠本頁) 裝· 訂- 線. 本紙張尺度逍用中國國家《準(CNS)甲4規格（210X297公*) 12 81. 4. 10,000張（11) 204408 λ 6 二_Π6_ 五、發明説明（li) 線C S L之電位上升從1組之位元線對偶B L將信號薄達到資料線 半 之 列 I 元 單 器 億 記 之 塊 成 割 分 有 具 在 式 方 -11 種 這 20照 禺依 對 記被作 體塊勤 導、定行 半持進 之之不 等示均 出指塊 讀所痼 料號一 資信何 和址任 入位之 寫部外 料外以 資有塊 有只 定 具是待 , 能該 中功 ， 置來此 裝本因 億之 。 記置化 體装 性 導億活 置 装 * 〇 記 塊 體 之 導 態 半 狀 該 擇 , 選 此 為 因 稱 〇 塊 耗。之 消小化 力減性 電被活 有力 ， 沒 電 中 全耗明 芫·消說 似之之 近時面 以作下 所動在 ,之 線 出 輸 // 入 輸 為 因 中 塊 之 態 狀 擇 選 非 在 與 不 如 0 * 1 化 圖變 論之 不準 以位 所位 ， 電 接之 連 } 'X 、... 電 u 生10 産圖 2 ί L Q Β Ε , 號 L1信 制 控 化 等 之 示 所 線 元 位 之 猶 一 间 任 可 也 是 但 為 目 數 之 塊 之 態 狀 。擇 位選 電 ， 化中 等明 在說 持之 保述 部上 ， 在 可 /1 之資 個在 多 ， 為料 數資 塊出 之讀 態塊 〇 狀個塊 擇多個 選該多 在從該 Mu o s P 値分入 多 ，寫 為時料 數出資 塊讀將 之料別 態資分 狀於 ， 擇 ，時 選時入 使況寫 以情料 (請先閲誚背而之注意事項再蜞寫本頁) 裝- 訂 線. 經濟部中央櫺準局κχ工消费合作杜印製 題 問 之 決 解 欲 所 明 發 之 知 習 之 塊 些 - 成 割 分 被 在 述 所 上 如 等 之入 化輸 等個 線各 料到 資應 塊 値 各 到 應 對 路 電 化 09 對 線 出 输 即 使對 以成 用置 ， 設 中被 同 用 利 路 電 化 等 之 部 全 時 出 謓 料 資 在 此 因 塊 之 態 狀 擇 選 非 為 稱 JO下 制 彡 。 控U 除 起塊解 一 之其 來外及 號以化 信塊等 制之之 控態線 化狀料 等擇資 本紙張尺度遑用中B國家準(CNS) T4規格（210x297公:¢) 13 涠 選行 於進 對均 81. 4. 10,000張（Π) 204408 Λ 6 Η 6 經濟部中央櫺準局CJ：工消f合作社印製

五、發明説明（12) 亦即，參照圖7至圖10之資料讓出時，供給到各個等化 電.路4之等化控制信號EQ,在外部位址信號炎1〜0 η之每 次變換時，暫時的上升到高位準，在經過一定之期間r後 下降到低位準。因此，在8個塊101〜108之每一個，、於外 部位址信號ίδ 1〜4 η之每一次變換時，資料線2 0 1和資料 線202被短路一定之時間，然後再度的變成電的斷開。 ί衣照這種方式，在各屆塊中.資料線2 0 1和資料線2 0 2之 電連接狀態之控制之進行方式是將等化控制信號EQ施加到 對應該塊之等化電路4内之電晶髏4 0之閛極。Μ 0 S電晶髏之 閘電極以聚矽等經由絶縴膜形成在半導體基板上。因此， 施加在Μ ϋ S電晶體之閘極之電位之變化會在該閘極産生對 應到閛極容量之大小之充放電電流。 因此，在各個等化電路4内之電晶體4 0之閘極和等化控 制信號産生電路5之間會有用以使閘極充放電之充放電電 流在其間流動。 電晶證4 0之閘極容量，分別對應到等化控制信號E Q之高 位準和低位準之電位，外部位址信號4 1〜4 η之變換週期 ，以及1個讀出循環（列位址選通信號/ R A S從下降到低位準 起，到再度回至高位準之期間）中之外部位址信號4 1〜 炎η之费換次數，分別以CG, VH和VL, tc,及N表示時，假 如以B表示塊數，則在一個循環之資料讀出期間，可以利 用下式來算出由於等化電路4之等化控制信號EQ所産生之 電流之總和I。 1= [ (CGX IVH-VL I XB) / t c] XN (請先閲請背而之注意事項#填寫本頁) 裝- 線. 本紙張尺度遑用中B B家«準(CNS) T4規格(210X297公¢) Η 81. 4. 10,〇〇〇張（Η) 204408 Λ 6 Π 6 五、發明説明（13) . 例如，C G , V Η， V L , t c 之值分別為 0 , 4 P F , 5 V , 0 V , 4 0 n s , 2次時，則電流I變成為（0 · 1 m A X B )。 另外，隨著近年來之半導體記億裝置之高密集化之進步 ，各個塊内之記億器單元之數目日漸增大，為著要回應更 S 進一層之高速化和低功率消耗之要求，所以使記億器單元 陣列之分割數目（亦即塊數B )增大。亦即，在圖7中，記慊 器箪元陣列1只被分割成8値塊，但是在最近有很多情況是 分割成更多値之塊。例如，當塊數B為1 0 0時，上述之電流 I就變成10mA。 半導體記億装置，在其動作時，於此種等化電路以外的 許多電路部份亦有電流消耗。10mA對半導體記億裝置全鼸 之消耗電流來講，佔有相當大之比例。 因此，隨著塊數之增大，等化電路之充放電電流成為半 導體記憶装置之勤作時之主要部份之消耗電流，因為其大 小增大到不可以忽視，所以成為半導體記億裝置之消耗電 力增大之主要原因。亦即，等化電路之充放電電流所産生 之現象與近年來之半導體記億裝置之低消耗電力之要求相 反 (請先閲讀背而之注意事項再塡寫本頁) -裝. 訂- 線. 經濟部中央標準局A工消#合作杜印32. 來 用 置 裝 億 記 0 導 半 種 1 供 提 是 的 巨 之 明 發 本 此 因 而 確 正 現 實 以 可 大 增 力 電 耗 消 使 會 不 〇 , 出 題讀 問料 之資 述之 上速 決高 解且 段 手 決 解 之 明 發 備設 具被 > 9 置置 裝裝 億化 記等 醱 導元 半單 之器 明憶 發記 本個 , 多 的有 目含 之包 述各 上 ， 成塊 達個 著多 為 ： 有 本紙»•尺度遑用中國明家«毕(CNS) T4規格(210X297公¢) 15 81· 4. 10,000張（H)

^〇44〇B Λ 6 W 6 五、發明説明（u) 成 置 第 用 到II述 «續上 對人擇 別輸遘 分ί2來 何 t任 彳之 塊等中 一了 iati塊 ^ ^ 0 該i 多 出 第 使 來 用 號 信 址 位 照 依 第’ 和置 1裝 擇 選 痼 置 裝 線ij制 出 控 輸眧一化 等 和 第 及 依 時 讀 料 資 在 置 装 化 0 等化 之等 塊該 擇決 選解 被來 到換 應變 對之 成號 置信 設址 用位 利照 互 將 任 擔 來 用 塊 出 輸 〇 作 Η 之 第部 之外 塊到 個達 各傳 到塊 應該 對從 成號 置信 設料 被資 補 第 和 第 和 〇 有 化.具 等件 線元 出體 輸導 …半 效 場 第有 之含 塊包 之置 應裝 對化 使等 來個 用各 置是 装式 化方 等之 値好 各最 第 和 2 0 舞 和 子導 端半 通效 導場 個 各 制 第控 之來 線用 出置 輸裝 >.制 控 第等 之 ， 〇 塊子位 應端電 對制極 到控閘 接有之 連具件 別和元 分 ，體 用 作 成 奪 榑 來 式 方 述 上 照 依 為 因 置 裝 憶 記 體 導 半 之 明 發 本 對偶 只對 ，之 除塊 解之 之態 化狀 等擇 之選 換之 變中 號偶 信對 址線 位出 照输 依傾 , 多 時到 出應 讀對 料成 資置 在設 以被 (請先閲讀背而之注意事項#填寫本頁) 經濟部屮央櫺準局工消俾合作杜印製 之亦 塊 ， 之換 態變 狀有 擇號 選信 非址 到位 應使 對即 成 ， 置時 設出 被讀 ,料 此資 因在 ο » 除置 解装 化 化 等等 行個 進各 出擇 輸選 非 t 到 S應 第對 之成 應置 對設 。在被 態接 ， 狀連時 之被況 同有情 相含之 前包件 先在元 與 ，體 持置導 保裝半 成化效 制等場 控値之 以各間 可 線 第 號在化 信持等 址保之 位位塊 使電之 即極態 ，閘狀 件將擇 元，選 體置非 導裝到 半制應 效控對 場化 ， 之等此 内用因 置利。 裝以位 化可電 等亦之 之 ，同 塊時相 之換前 態變先 狀有與 本紙張尺度遑用中a B家«毕(CNS) T4規格(210x297公*) 6 1 81. 4. 10,000¾ (II) 經胯部中央楳準局A工消费合作社印製 五、發明説明（15) 装置之控制端子不會有充放電之消耗電流。 [實施例] 圖1是概略方塊圖，用來表示本發明之一實施例之DRAM 之全體構造。 、 參照圖1,該DRAM除了圖7所示之習知之DRAM之構造外， 還包含有8値之選擇塊判別電路1 7，被設置成分別對應到 記憶器單元陣列1所包含之全部之塊1 0 1〜1 0 8。另外，與 習知技術之不同之處是各個等化電路18之構成方式係利用 選擇塊判別電路1 7之輸出信號和等化控制信號E Q雙方來控 制，該選擇塊判別電路1 7被設置成對應到對應之塊，該等 化控制信號E Q來自等化控制信號産生電路5。本實施例之 DRAM之其他部份之構造和動作與圖7之DRAM相同，所以參 照圖8之說明在此加以省略。 圖2是電路圖，用來表示等化電路18之構造和選擇塊判 別電路17之周邊之具體構造。在圖2中只顯示代表性之對 應到1個塊之部份。 參照圖2,各個選擇塊判別電路17接收從X預解碼器8和Y 預解碼器9分別供給到對應之塊内之列解碼器1 2和行解碼 器1 3之相同之信號。各個選擇塊判別電路1 7對所接收到之 信號進行解碼，判別對應之塊是否在選擇狀態，然後將判 別信號B S施加到對應之等化電路1 8。 各個等化電路18包含有反相器181用來使施加在N通道 Μ 0 S電晶醴4 0 (被連接在對應之塊之資料線2 0 1和2 0 2間）之 等化控制信號EQ反轉；和HAND閘182其輸入用來接收反相 (請先W讀背而之注意事項#填寫本頁) 本紙張尺度遑用中B國家«毕(CNS) f 4規格（210X29?公龙) 17 81. 4. 10,000張（H) 204408 Λ 6 η 6 經濟部中央標準局ΚΧ工消伢合作杜印製 五、發明説明（16) 器1 3 1之输出信和來自封應之選擇塊判別電路1 7之判別 信號B S。H A N D閘1 8 2之输出信號E Q I施加到電晶體4 0之閛極。 因此，各個塊之輸入/輸出線201, 202之等化及其解除 之進行方式不是利用等化控制信號E Q直接進行，而是利用 對應之等化電路1 3内之A N D閛1 8 2之输出信號E Q I來直接進 行。 在本實施例中，各.3擇塊判別電路1 7之輸出方式是在對 應之塊為選擇狀態時_出高位準之判別信號3 S ,在對應之 塊為非選擇狀態時輸出低位準之判別信號B S。 假如選擇塊判別電路1 7之输出信號B S為高位準時，在對 應之等化電路1 8 ,以N A N D閛1 8 2作為反相器的進行動作用 來將反相器1 8 1之輸出信號反轉。假如選擇塊判別電路1 7 之輸出信號B S為低位準時，對睫之等化電路1 8之N A N D閛 1 8 2就輸出高位準之信號而不論反相器1 8 1之輸出信號位準 為何。因此，各値等化電路1 8内之電晶體4 0 ,只有在對應 之塊為選擇狀態時，纩以其閛極接收與等化控制信號EQ相 同邏輯位準之電位，在對應之塊為非選澤狀態時，不論等 化控制信號EQ為何，經常以其閜極接收高位準之電位。 因此，在各個塊101〜108中，資料線201和202之等化是 當該塊為選擇狀態時，如同習知之方式，在外部位址信號 多1〜0 η之每一次變換時，只進行一定期間r之等化然後 解除等化，在該塊為未被選擇時，即使外部位址信號必1 ~ 4 η進行變換亦不會被解除等化。 圖3是時序圖，用來表示本實施例之DRAM之資料讀出時之主 (請先閲讀背而之注意事項#塡寫本頁) 裝· 訂_ 線， 本紙Λ尺度逍用中Β B家楳準（CNS)肀4規格（210X297公;¢) 18 81. 4. 10,000¾ (Η) ^04403 五、發明説明U7) 要控制信號和信號線之電位愛化。在圖3中所頚示之情況 經濟部屮央標準局员工消费合作杜印製 缠18位塊帛之輸 擇爱 態 即 億起狀術對 0 路列之4態^/),選行 狀 Μ 亦 p U 記換擇技線 Me電、之態271狀 1 ί 非進 擇 ，ΙΪ1 之變選知元 元 化中狀^ 擇-ΙΓ，在不 選ί«塊EQ/Is同被在習位 {@之 Ϊ 其 Π 單等其擇選 ',(0。 的 至之號 入不彡 ，同該 器 和以選 M , h t 化i)應T出信 输元 ^ 此如到 億17所，”差^1),變3(對ITT讀其 ，單 i 因，接 記 路，“ 位12(b之圖 在 W 料， 式器 0。料連 0 >00 有(h*18方億¾化«, 多別相 1 之㈣a)同位 只H3行路 之記信等億BL 之判者 間㈣3(行電spnaii電。術之址其les 行塊術號^1201圖進之 亦"未化準技擇位除之對 一 擇技信Irui如者02,It·在等泣知選部解元線 同選知址严^立別術02時EQ，之高習次外就單元 之 -習泣^^usf分技If出號同塊為同上從 ，器位 内 中與部 U Μ«!?一 ，知20讀信相之常如與以後億之 塊AM作外?·:_ 位習線 料 ，£0態經，從所之記擇 τ\ *ί"\ί 田'^ Ky OD 一 。01勤，1<^:1:8電與料 資18號狀 ，塊是 ，r 之選 同況之其Aslwbii 之的資 行路信擇示之化料間擇被 在情例 ，^2:-50擇02示 ， 進電制選所態等資時選由 置之施份號 d 豸選 α 所中 在化控非C)狀之出個被經 配料實部信1^¾ 行ιίη 塊 -等化至3(擇02讓一 ,, 被資本之通111卩之 2α 之 是之等應圖選卩元過塊式 從出在外51之If内線)ί態。但塊與對如在If單經之方 是讀 以址内81塊出(0狀化 之化在成20器 ，態之 (請先閲請背而之注意事項再填寫本頁) 本紙張尺度边用中9B家標毕(CNS)T4規格(2丨0X29Z公;Jt) 19 81. 4. 10,000張（1() Λ 6 B 6 經濟部中央棵準局员工消费合作杜印製 五、發明説明（18) 偶B L之感測放大器1 4 ,和轉移閘1 5後，出現在輸入/輸出 線對偶2。 另外一方面，在非選擇狀態之塊，.其方式與習知技術者 不同，輸入/輸出線201和202之等化即使外部位址信號必1 \ 〜0n被變換亦不解除其等化。但是，在非選擇狀態之塊 ，任何一個之記憶器單元MC之記億資料並不一定都要出現 在輸入/輸出線對偶2。因此，非選擇狀態之塊之輸入/輸 出線2 0 1和2 0 2之等化即使不解除亦不會發生任何問題。 依照這種方式，在本實施例中，甩來進行資料線2 0 1 , 202之等化之塊101〜108之各値賴I人/輸出對偶2所連接之 電晶體4 0 (以下稱為等化電晶體）中，1個讀出循環之閛電 位之變換只有1次被設定成對應到選擇狀態的1値塊。因此 ,在資料讀出時，用以使等化電晶髏4 0之閘極進行充放電 所消費之電流，當與習知技術相比時，可以大幅的減小。 在上述之實施例中，為著要判別那一個塊為選擇狀態， 所以設有對應到各値塊之選擇塊判別電路1 7 ,依照各値選 擇塊判別電路1 7之輸出，控制對應之塊之等化電晶體4 0 , 其控制與其他之等化電晶體無關，為著要使各個等化電 晶體4 0之控制與其他之等化電晶體無關，所以全部之等化 電晶體4 0之閘極分別被供給有多値控制信號，該多値控制 信號可以一起産生。圖4是概略方塊圖，用來表示此種情 況之DRAM之全體構造，該圖4表示本發明之另一實施例。 參照圖4,其DRAM與圖1所示之實施例之情況不同，其中 選擇塊判別電路1 9之輸出信號被輸入到等化控制信號産生 (請先M]讀背而之注意事項再填寫本頁) 裝· 訂· 線- 本紙張尺度遑用中B Η家榣毕(CNS) T4規格(210x297公;Ϊ) 20 81. 4.】0,000張（Η)

)44〇B 經濟部中央標準局貝工消伢合作社印製 五、發明説明（19) 電路2 0 ,各個等化控制信號E Q 1〜E Q 8分別從等化控制信號 産生電路20供給到全部之等化電路4。 本實施例之D R A Μ除了選擇塊判別電路1 9和等化控制信號. 産生電路20及等化電路4外，其他之構造和動作均與、圖1之 DRAM之情況相同，敌其說明在此加以省略。 選擇塊判別電路1 9與前面所述之實施例之情況不同，對 X預解碼器8和Y預解碼器9之輸出信號進行解碼，産生S涠 之信號SS1〜BS8用來表示構成記億器單元陣列1之塊101〜 1 9 8是否為選擇狀態。 在本實施例中，選擇塊判別電路1 9之輸出信號B S 1〜B S 8 分別表示對應到高位準時之塊為選擇狀態，和對應到低位 準時之塊為非選擇狀態。 等化控制信號産生電路2 0受控制電路1 1之控制，在資料 讀出時，依照來自位址變化檢測電路1 0之檢測信號，供給 到等化電路4 2之等化控制信號要為高位準時，該等化電路 4只能對應到被選擇塊判別電路1 9判別為選擇狀態的1個塊 ,其他之7個等化控制信號全部為低位準。 圖6是電路圖，用來表示各個等化電路4之構造。在圖6 中只顯示1個代表性之等化電路4之檐造。 參照圖6,在本實施例中，各値等化電路4之構成與圖7 所示之習知技術之DRAM之情況相同，N通道MOS電晶髏40連 接在對應之塊之輸入/輸出線201和202之間。 來自等化控制信號産生電路20之等化控制倍號EQ1〜EQ8 分別施加到對應之等化電晶醱4 0之閘極。 (請先閲讀背而之注意事項再塡寫本頁) 本紙》尺度遑用中國國家楳半(CNS) T4規格(210x297公如 21 81. 4. 10,000張（1|) 經濟部中央櫺準局员工消伢合作社印製 五、發明説明（20) 圖5是電路圖，用來表示等化控制信號産生電路20之構 造實例。 參照圖5,等化控制倍號産生電路20包含有等化原信號 産生電路21,和被設置成對應到各個塊101〜108之NAND閑 2 2和反相器2 3。 等化原信號産生電路2 1受控制電路11之控制，在資料讀 出時，依照來自位址變化撿測電路1 0之檢測信號，産生只 在一定之期間r成為高位準之信號。亦即，從等化原信號 産生電路21産生與圖1之等化控制信號産生電路5所産生者 相同之信號，亦即産生等化控制信號E Q。 各個反相器2 3用來將等化原信號産生電路2 1之輸出信號 E Q反轉，然後施加到對應之N A N D閘2 2。 各個N A N D閘2 2用來接收對應之反相器2 3之輸出信號，和 接收選擇塊判別電路1 9之輸出信號B S 1〜B S 8中之用以表示 對應之塊為選擇狀態或非選擇狀態的1値信號。各値NAND 閘2 2之輸出信號被使用作8個之等化控制信號E Q 1〜E Q 8。 因此，各個等化控制信號E Q 1〜E Q 8，在對應之判別信號 B S 1〜B S 8為高位準時，就顯示與等化控制信號E Q相同之邏 輯位準，在對應之判別信號為低位準時，則不論等化控制 信號EQ之邏輯位準為何，都顯示為高位準。亦即，各値等 化控制信號EQ1〜EQ8,在資料讀出時，只有在對應之塊為 選擇狀態時，才回應來自位址變化檢測電路1 0之檢測信號 ，於一定期間之後變成低位準，另外一方面，在對應之塊 為非選擇狀態時，則即使從位址變化檢測電路1 0輸出檢測 (請先閲請背而之注意事項#填寫本頁) 本紙51尺度遑用中B國家搮準(CNS) T4規格(210X297公；it) 81. 4. 10,000張（Η) 22 2〇44〇8 Λ 6 B 6 經濟部中央櫺準局CX工消佾合作社印製 五、發明説明（21) 信號亦不會變成低位準。 因此，各個等化電晶護4 0 ,不只限於對蘧之塊要為選擇 狀態，亦’可以使閘極電位保持高位準之狀態，繼缠使繫應之塊 之輸入/輸出線201和202等化。 除此之外，本實施例亦可以獲得與前面所述之實施例完 全相同之效果。 在上述之任何一围實施冽ώ ,其等化電晶護40都是N通 道MOS電晶證，但是也可以使用Ρ通道MOS電晶體。在這種 情況時其溝成方式是施加到各Μ等化電晶體之閘極之控制 信號，在對應之塊為選擇狀態時，回應來自位址變化檢測 電路1 0之檢測信號，於一定期間Ζ浚變成高位準，在對應 之塊為非選澤狀態時，不論是否産生有來自位址變化檢測 電路1 0之檢測信號，都形成低位準之狀態，以這種方式來 構成選擇塊判別電路1 7 , 1 9和等化控制信號産生電路5 , 20〇 另外，在資料讀出時和資料寫入時，即使同時活性化之塊 有多個時，亦可以獲得與上述實施例相同之效果。 在上述之實施例中，資料寫入時之用以取得外部資料之 輸入線，和資料讀出時之甩以將讀出資料傳達到外部之輸 出線是由共同之信號線（输入/輸出線對禺2 )來構成，但是 也可以利用個別分開的信號線來構成，所構成之裝置亦可 適用本發明。 另外，本發明之記億器單元陣列不只適用於分割成3個 塊之DRAM，而且&適用於將記億器單元陣列分割成多個塊 (請先閲讀背而之注意事項#填寫木頁) 本紙張尺度逍用中S國家楳毕(CNS) τ 4規格（210X297公;tt) 23 81. 4. 10,000張（11) A 6 n 6

2〇44〇B 五、發明説明（22) 和需要使各個輸出線對禺等化之半導體記憶装置。 (請先間請背而之注意事項#填寫木頁) [發明之效果] 如上所述，依照本發明時，用以從任意之記憶器單元讀 出資料之輸入/輸出線之等化之解除，因為只在有該記億 器單元存在之記憶器單元陣列塊進行，所以輸出線對偶之 等化及其解除所消耗之充放電電流可以大幅的減低。其結 果是隨箸記億器單元陣列之分割數目之增大，即使輸出線 對偶之等化及其解除時所産生之充放電電流增大時，亦不 會妨礙半導體記億裝置之消耗電力之降低。 [附圖之簡單説明] _1是概略方塊圖，用來表示本發明之一實施例之DRAM 之全體構造。 圖2是電路圖，用來表示圖1中之任何一個之等化電路及 其附圖之構造。 圖3是時序圖，用來說明圖1之DRAM之資料讀出時之動作。 圖4是概略方塊圖，用來表示本發明之另一實施例之 DRAM之全體構造。 經濟部中央樑準局貝工消#合作社印製 圖5是電路圖，用來表示圓4之選擇塊判別電路之構造實 例。 圖6是電路圖，用來表示圖4中之任何一個之等化電路之 構造。 圖7是概略方塊圖，用來表示被分割成一些塊之習知之 DRAM之全體構造。 圖8是電路圖，用來表示圖7中之任何一個之塊之内部構 本紙張尺度逍用中B Η家標毕(CNS) T4規格(210X297公;¢) 24 81_ 4.丨0,000張（|【) ^04409_ 五、發明説明（23) 造。 圖9是電路圖，用來表示圖7中之任何一傾之等化電路之 構造。 圖10是時序圖，用來說明圖7之DRAM之資料謓出 >時之動 作。 [苻號之說明] 1......記億器單元陣列， 2……輸入/輸出線對偶， 3……預放大器，4， 1 8……等化電路， 5……等化控制信號産生電路， 6……X位址缓衝器， 7……Y位址缓衝器， 8……X預解碼器， 9……Y預解碼器， 10……位址變化檢測電路， 11......控制電路， 17,19……選擇塊判別電路， 101〜108……記憶器單元陣列塊， 另外，圖中以相同的符號表示相同或相當之部份。 (請先W請背而之注意亊項再堝筠本頁) 裝- 線. 經濟部中央櫺準局κχ工消t合作社印製 本紙張尺度遑用中a B家榣準(CNS) T4規格（210x297公*) 25 81. 4.丨0,000張（11)

Claims (1)

1. AT B7 C7 DT 六'申汸專利苑園 1 . 一種半導證記億装置，具備有： 多個塊，各包含有多個記憶器單元； 多個輸出線對偶，被設置成對應到上述之多値塊，包含有 第1和第2輸出線分別用來擔任對應之塊到外部之互補資料 信號之傳逢； 選澤装置，依照位址信號，用來選擇上述多個塊中之任 何一個； 多画 來使對 置，在 被設置 除等化 2 .如 之多値 通端子 線和具 上述 制端子 經濟部中央標準局員工消費合作杜印製 等化裝置 應之塊之 資料讀出 成對應到 〇 申請專利 等化裝置 分別連接 有控制端 之等化控 之電位。 種半導體 多個記億器單 多鲤輸出線對 元塊，用來傳達 元讀出之責料為 多個等化裝置 ,波設置成對E到上述之多涸塊，分别用 第1和第2輸a線進行等化；和等化控制裝 時，用來回悪上述位址信號之變換，利用 上述還擇装置所選擇之塊之等化装置來解 範圍第1項之半導體記億装置，其中上述 各包含有場效半導_元件具有第1和第2導 到搆成對應之输出線對偶之第1和第2輸出 子； 制裝置用來控制上述場效半導體元件之控 記憶装置，具備有： 元塊，各具有多値記憶器單元； 偶，被設置成對應到上述之多個記億器單 從對應之記憶器單元塊之被選擇記億器單 根據之互補資料信號；和 ，被設置成對應到上述之多個輸出線對偶 (請先閲讀背面之注意事項再瑱寫本頁) 本紙诋尺度適;1】，|，《 Η家#準（CNS)Ψ4規格(210x297公釐） 81. 1. 5.000(H) 28

   AT B7 C7 DT 六'申請4利苑園,分別用來回應根據塊判別信號之控制倍號，ii以使輸出 線對偶等化，該塊判別信號用來選澤上述多個記億器單元 塊之任何一個。 (請先閲讀背面之注意事項再填寫本頁) _^· .訂. 經濟部中央標準局員工消費合作杜印製 •綠， 本紙張尺度適川屮《«家栉芈（CNS)，M规格（210χ297·^)〇ί7 81. 1. 5.000(H)