TW202418974A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW202418974A
TW202418974A TW112128891A TW112128891A TW202418974A TW 202418974 A TW202418974 A TW 202418974A TW 112128891 A TW112128891 A TW 112128891A TW 112128891 A TW112128891 A TW 112128891A TW 202418974 A TW202418974 A TW 202418974A
Authority
TW
Taiwan
Prior art keywords
light
emitting element
pixel circuit
pixel
electrode
Prior art date
Application number
TW112128891A
Other languages
English (en)
Inventor
閔俊榮
安俊勇
崔埈源
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW202418974A publication Critical patent/TW202418974A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種顯示裝置包含基底層、包含第1-1像素電路及第1-2像素電路的電路層、以及包含第一發光元件及第二發光元件的發光元件層，第一發光元件及第二發光元件各別包含第一電極、發射層、第二電極、以及像素定義膜。第1-1像素電路以及第1-2像素電路各別包含驅動層以及閘極導電層。在平面圖中第一發光元件的第一電極與第1-1像素電路的閘極導電層重疊的面積，係等於在平面圖中第二發光元件的第一電極與第1-2像素電路的閘極導電層重疊的面積。

Description

顯示裝置
相關申請案之交互參照
本申請主張於2022年8月9日提交至韓國智慧財產局(Korean Intellectual Property Office，KIPO)的韓國專利申請案號10-2022-0099469的優先權及權益，其全部內容透過引用合併於此。
本揭露涉及一種包含氧化物電晶體的顯示裝置。
顯示裝置包含像素以及配置為用以控制像素的驅動電路(例如，掃描驅動電路以及資料驅動電路)。像素各別可以包含顯示元件以及配置為用以控制顯示元件的像素驅動電路。像素驅動電路可以包含有機連接的電晶體。
掃描驅動電路及/或資料驅動電路可以通過與像素相同的過程形成。掃描驅動電路及/或資料驅動電路可以包含有機連接的電晶體。
本揭露提供了一種具有改善的顯示品質的顯示裝置。
一個實施例提供了一種顯示裝置，包含：基底層；電路層，其包含第1-1像素電路以及第1-2像素電路，電路層設置在基底層上；以及發光元件層，其包含第一發光元件以及第二發光元件，其各別包含第一電極、發射層、第二電極、以及包含暴露出第一電極的一部分的像素開口的像素定義膜。發光元件層設置在電路層上，第1-1像素電路以及第1-2像素電路可以各別包含：包含源極、汲極、主動區及閘極的驅動電晶體，以及閘極導電層。在平面圖中第一發光元件的第一電極與第1-1像素電路的閘極導電層重疊的面積，可以等於在平面圖中第二發光元件的第一電極與第1-2像素電路的閘極導電層重疊的面積。
在一個實施例中，第一發光元件的第一電極以及閘極導電層可以分別定義第一電容器的第一電極以及第二電極，並且第二發光元件的第一電極以及閘極導電層可以分別定義第二電容器的第一電極以及第二電極。
在一個實施例中，第一電容器的電容可以實質上等於第二電容器的電容。
在一個實施例中，在平面圖中，第一發光元件的像素開口可以與第1-1像素電路的下側重疊。在平面圖中，第二發光元件的像素開口可以與第1-2像素電路的上側重疊。
在一個實施例中，驅動電晶體可以包含氧化物半導體。
在一個實施例中，第1-1像素電路可以在第一方向上設置在第1-2像素電路上。電路層可以進一步包含在第一方向相交的第二方向上與第1-1像素電路相鄰的第1-3像素電路，以及在第二方向上與第1-2像素電路相鄰的第1-4像素電路。發光元件層可以包含設置在第1-3像素電路上的第三發光元件以及設置在第1-4像素電路上的第四發光元件。第三發光元件以及第四發光元件可以各別包含：第一電極、發射層、第二電極、以及包含暴露出第一電極的一部分的像素開口的像素定義膜。第1-3像素電路以及第1-4像素電路可以各別包含在第一方向上劃分的第一部分、第二部分、以及第三部分。在平面圖中，第三發光元件的第一電極可以與第1-3像素電路的第一部分至第三部分重疊。在平面圖中，第四發光元件的第一電極可以與第1-4像素電路的第一部分至第三部分重疊。在平面圖中，第三發光元件的像素開口可以與第1-3像素電路的第二部分以及第三部分重疊。在平面圖中，第四發光元件的像素開口可以與第1-4像素電路的第一部分以及第二部分重疊。
在一個實施例中，第一發光元件以及第二發光元件可以發射第一光。
在一個實施例中，第一發光元件可以電性連接至第1-1像素電路，並且第二發光元件可以電性連接至第1-2像素電路。
在一個實施例中，發光元件層可以進一步包含第三發光元件，其發射不同於第一光的第二光且與第一發光元件相鄰。第一發光元件可以連接至第三發光元件。
在一個實施例中，顯示裝置可以包含：基底層；電路層，其包含第1-1像素電路以及在第一方向上與第1-1像素電路相鄰的第1-2像素電路，電路層係設置在基底層上；以及發光元件層，其包含設置在第1-1像素電路上的第一發光元件以及設置在第1-2像素電路上的第二發光元件，發光元件層係設置在電路層上。第一發光元件以及第二發光元件可以各別包含：第一電極、發射層、第二電極；以及包含暴露出第一電極的一部分的像素開口的像素定義膜。第1-1像素電路以及第1-2像素電路可以各別包含在第一方向上劃分的第一部分、第二部分、以及第三部分。在平面圖中，第一發光元件的第一電極可以與第1-1像素電路的第一部分至第三部分重疊。在平面圖中，第二發光元件的第一電極可以與第1-2像素電路的第一部分至第三部分重疊。在平面圖中，第一發光元件的像素開口可以與第1-1像素電路的第一部分以及第二部分重疊。在平面圖中，第二發光元件的像素開口可以與第1-2像素電路的第二部分以及第三部分重疊。
在一個實施例中，在平面圖中，第一發光元件的像素開口可以不與第1-1像素電路的第三部分重疊。在平面圖中，第二發光元件的像素開口可以不與第1-2像素電路的第一部分重疊。
在一個實施例中，第1-1像素電路以及第1-2像素電路可以各別包含：包含源極、汲極、主動區及閘極的驅動電晶體，以及閘極導電層。在平面圖中第一發光元件的第一電極與第1-1像素電路的閘極導電層重疊的面積，可以等於在平面圖中第二發光元件的第一電極與第1-2像素電路的閘極導電層重疊的面積。
在一個實施例中，驅動電晶體可以為氧化物半導體。
在一個實施例中，第1-1像素電路在第一方向上設置在第1-2像素電路上；電路層進一步包含在與第一方向相交的一第二方向上與第1-1像素電路相鄰的一第1-3像素電路，以及在第二方向上與第1-2像素電路相鄰的一第1-4像素電路，發光元件層包含設置在第1-3像素電路上的一第三發光元件以及設置在第1-4像素電路上的一第四發光元件，第三發光元件以及第四發光元件各別包含一第一電極、一發射層、一第二電極、以及包含暴露出第一電極的一部分的一像素開口的一像素定義膜，第1-3像素電路以及第1-4像素電路各別包含一第一部分、一第二部分、以及一第三部分，其在第一方向上劃分，在平面圖中，第三發光元件的第一電極與第1-3像素電路的第一部分至第三部分重疊，在平面圖中，第四發光元件的第一電極與第1-4像素電路的第一部分至第三部分重疊，在平面圖中，第三發光元件的像素開口與第1-3像素電路的第二部分以及第三部分重疊，並且在平面圖中，第四發光元件的像素開口與第1-4像素電路的第一部分以及第二部分重疊。
在一個實施例中，第一發光元件以及第二發光元件發射第一光。
在一個實施例中，第一發光元件電性連接至第1-1像素電路，並且第二發光元件電性連接至第1-2像素電路。
在一個實施例中，發光元件層可以進一步包含第三發光元件，其發射不同於第一光的一第二光且與第一發光元件相鄰。第一發光元件連接至第三發光元件。
在一個實施例中，顯示裝置可以包含：基底層；沿一方向佈置的第一像素電路單元至第四像素電路單元；以及分別沿此方向佈置且設置在第一像素電路單元至第四像素電路單元上的第一發光單元至第四發光單元。第一發光單元至第四發光單元可以各別包含：第1-1發光元件、第1-2發光元件、第1-3發光元件、以及第1-4發光元件。第1-1發光元件至第1-4發光元件可以各別包含：第一電極、發射層、第二電極、以及包含暴露出第一電極的一部分的像素開口的像素定義膜。第一像素電路單元至第四像素電路單元可以各別包含電性連接至第1-1發光元件以及第1-2發光元件的第一像素電路、電性連接至第1-3發光元件的第二像素電路、以及電性連接至第1-4發光元件的第三像素電路，第一像素電路至第三像素電路可以各別包含：包含源極、汲極、主動區及閘極的驅動電晶體，以及閘極導電層。在第一像素電路單元以及第四像素電路單元中，第1-1發光元件的第一電極以及第1-2發光元件的第一電極在平面圖中與第一像素電路的閘極導電層重疊的面積可以為相等的。
在一個實施例中，第1-1發光元件的像素開口以及第1-2發光元件的像素開口可以分別設置在第一像素電路單元以及第四像素電路單元的不同位置處。
在一個實施例中，第1-1發光元件以及第1-2發光元件可以發射第一光。第1-3發光元件可以發射不同於第一光的第二光，並且第1-4發光元件發射不同於第一光以及第二光的第三光。
將參照示出了實施例的附圖以更完整地說明本揭露。然而，本揭露可以以不同的形式來實施，並且不應被解釋為僅限定於本文中所闡述的實施例。相反地，提供這些實施例將使得本揭露為透徹且完整的，並且將本揭露的範圍充分地傳達給本領域具有通常知識者。
在說明中，當一個元件(或一個區域、一個層、一個部分等)被稱作「在...上(on)」、「連接至(connected to)」或「耦接至(coupled to)」另一個元件時，其表示此元件可以直接設置在另一個元件上，或連接至/耦接至另一個元件，或者第三元件可以設置在其之間。此外，連接(connection)本質上可以為物理的及/或電性的。
在說明書中，「直接設置(directly disposed)」可以指示在層、膜、區域、板或其相似物的一部分與另一部分之間未額外設置層、膜、區域、板或其相似物。例如，「直接設置(directly disposed)」可以表示不具有附加元件的設置，例如在兩個層或兩個元件之間的附加元件。相似的元件符號表示相似的元件。
在附圖中，可以誇大元件的厚度、比例、以及尺寸，以有效地說明技術內容。在說明書以及申請專利範圍中，出於含義以及解釋的目的，術語「及/或(and/or)」旨在包含術語「及(and)」以及「或(or)」的任意組合。例如，「A及/或B(A and/or B)」可以理解為表示包含「A、B、或者A及B(A, B, or A and B)」在內的任意組合。術語「及(and)」以及「或(or)」可以用於連接(conjunctive)或分離(disjunctive )的涵義，並且可以理解為等同於「及/或(and/or)」。在說明書以及申請專利範圍中，出於含義以及解釋的目的，片語「至少一個(at least one of)」旨在包含「選自於群組中的至少一個(at least one selected from the group of)」的含義。例如，「A以及B中的至少一個」可以理解為包含「A、B、或者A及B」在內的任何組合。
可以理解的是，儘管術語第一(first)、第二(second)等可以用於說明本文中的各種元件，但這些元件不應受到這些術語的限制。這些術語僅用於將一個元件與另一個元件區分開來。例如，第一元件可以被稱作第二元件，相似地，第二元件可以被稱作第一元件，而不背離本揭露的教示。單數形式也旨在包含複數形式，除非上下文另有明確說明。
諸如「下方(below)」、「在下側(on a lower side)」、「上方(above)」、「在上側(on an upper side)」或其相似術語的術語可以用於說明附圖中所示組件之間的關係。這些術語用作相對概念，並且參照附圖中指示的方向來進行說明。在說明書中，被「設置在(disposed on)」可以不僅表示被設置在頂表面上，而且也被設置在底表面上。
應當理解的是，術語「包含(comprise)」、「包含(include)」、以及「具有(have)」旨在指定在本揭露中所陳述的特徵、整數、步驟、操作、元件、組件或其組合的存在，但不排除一個或多個其它特徵、整數、步驟、操作、元件、組件或其組合的存在或添加。
術語「重疊(overlap)」或「重疊(overlapped)」表示第一物體可以位於第二物體的上方或下方或一側，反之亦然。此外，術語「重疊(overlap)」可以包含層、堆疊、面或面向、延伸過、覆蓋或部分覆蓋、或者本領域具有通常知識者所認可且理解的任意其他合適的術語。
當一個元件被說明為「不重疊(not overlapping)」或「不重疊(not overlap)」另一個元件時，其可以包含這些元件彼此分隔開、彼此偏移、或彼此擱置、或者本領域具有通常知識者所認可且理解的任意其他合適的術語。
本文中所使用的「大約(about)」或「大約(approximately)」或「實質上(substantially)」包含所述值，並且表示在考量到相關的測量以及與特定量的測量相關的誤差(即，測量系統的限制)的情況下，由本領域具有通常知識者所確定的特定值的可接受偏差範圍內。例如，「實質上(substantially)」可以表示在一個或多個標準差內，或者在所述值的±30%、20%、10%、5%內。
除非另有定義或指示，否則本文中所使用的所有術語(包含技術術語及科學術語)具有與本揭露所屬領域具有通常知識者所理解的相同涵義。除非另有明確的定義，術語，例如在常用字典中所定義的術語，應解釋為具有在其相關領域的上下文中的含義一致的含義，並且除非在本文中有明確的定義，否則不應理想化或過於正式的解釋。
第1圖為根據本揭露實施例的顯示裝置DD的示意方塊圖。顯示裝置DD可以包含時序控制器TC、掃描驅動電路SDC、資料驅動電路DDC、以及顯示面板DP。在實施例中，顯示面板DP被說明為發光顯示面板。發光顯示面板可以包含有機發光顯示面板或者無機發光顯示面板。
時序控制器TC可以接收輸入影像訊號，轉換輸入影像訊號的資料格式以滿足掃描驅動電路SDC的介面規格，並且產生影像資料D-RGB。時序控制器TC輸出影像資料D-RGB以及各種控制訊號DCS及SCS。
掃描驅動電路SDC可以從時序控制器TC接收掃描控制訊號SCS。掃描控制訊號SCS可以包含用於啟動掃描驅動電路SDC的操作的垂直啟動訊號、用於確定訊號的輸出時序的時脈訊號、及其相似物。掃描驅動電路SDC可以產生掃描訊號，並將訊號依序地輸出至對應的掃描訊號線SL11至SL1n。掃描驅動電路SDC可以響應於掃描控制訊號SCS來產生發光控制訊號，並且將發光控制訊號輸出至對應的發光訊號線EL1至ELn。
儘管第1圖示出了多個掃描訊號以及多個發光控制訊號從一個掃描驅動電路SDC輸出，但本揭露的實施例不限定於此。在本揭露的實施例中，顯示裝置DD可以包含多個掃描驅動電路。在本揭露的實施例中，產生以及輸出多個掃描訊號的驅動電路以及產生以及輸出多個發光控制訊號的驅動電路可以分別形成。
資料驅動電路DDC可以從時序控制器TC接收資料控制訊號DCS以及影像資料D-RGB。資料驅動電路DDC可以將影像資料D-RGB轉換為資料訊號，並且將資料訊號輸出至多條資料線DL1至DLm，其稍後將進行說明。資料訊號可以為對應於影像資料D-RGB的灰度值的類比電壓。
顯示面板DP可以包含多組掃描線。第1圖示出了第一組掃描訊號線SL11至SL1n以作為示例。顯示面板DP可以包含發光訊號線EL1至ELn、資料線DL1至DLm、第一電壓線VL1、第二電壓線VL2、第三電壓線VL3、及第四電壓線VL4、以及像素PX。
第一組掃描訊號線SL11至SL1n可以在第一方向DR1上延伸，並且可以在第二方向DR2上佈置。資料線DL1至DLm可以穿過(與其相交)第一組掃描訊號線SL11至SL1n。
第一電壓線VL1可以接收第一電源電壓ELVSS。第二電壓線VL2可以接收第二電源電壓ELVDD。第二電源電壓ELVDD可以具有低於第一電源電壓ELVSS的位準。第三電壓線VL3可以接收參照電壓Vref(在下文中，為第一電壓)。第四電壓線VL4可以接收初始化電壓Vint(在下文中，為第二電壓)。第一電壓Vref可以具有低於第二電源電壓ELVDD的位準。第二電壓Vint可以具有低於第二電源電壓ELVDD的位準。在實施例中，第二電壓Vint可以具有低於第一電壓Vref以及第一電源電壓ELVSS的位準。
第一電壓線VL1、第二電壓線VL2、第三電壓線VL3、以及第四電壓線VL4中的至少一者可以包含在第一方向DR1上延伸的線路以及在第二方向DR2上延伸的線路中的至少一者。在第一方向DR1上延伸的電壓線以及在第二方向DR2上延伸的電壓線可以彼此電性連接，即使在第4圖所示的設置在多個絕緣層10至40中的不同層上的情況下也是如此。
根據實施例的顯示裝置DD已經參照上述第1圖進行說明，但是根據本揭露實施例的顯示裝置DD不限定於此。可以根據像素驅動電路的配置來進一步添加或省略訊號線。一個像素PX以及訊號線之間的電性連接關係可以變更。
像素PX可以包含產生不同顏色光的多個群組。例如，像素PX可以包含產生紅色光的紅色像素、產生綠色光的綠色像素、以及產生藍色光的藍色像素。紅色像素的發光二極體、綠色像素的發光二極體、以及藍色像素的發光二極體可以包含不同材料的發射層。
像素驅動電路可以包含電晶體以及至少一個電容器。掃描驅動電路SDC以及資料驅動電路DDC中的至少一者可以包含透過與像素驅動電路相同的製程來形成的多個電晶體。
上述訊號線、像素PX、掃描驅動電路SDC、資料驅動電路DDC可以透過包含微影蝕刻(photolithography)製程以及蝕刻製程在內的製程來形成在基板上。
透過沉積製程以及塗佈製程的多個實例，可以在基底基材上形成多個絕緣層。絕緣層可以包含有機層及/或無機層。任意一個絕緣層都可以包含多個絕緣圖案。絕緣層可以各別與像素PX重疊。接觸孔可以形成在絕緣層中。接觸孔可以根據各像素PX的預定或可選擇的規則來進行佈置。
第2圖為根據本揭露實施例的像素PX ij的等效電路圖。第3圖為第2圖中所示的用於驅動像素PX ij的驅動訊號的示意波形圖。
第2圖示出了連接至第一組掃描訊號線SL11至SL1n中的第i掃描線SL1i(見第1圖)且連接至資料線DL1至DLm中的第j資料線DLj的像素PX ij，以作為典型示例。像素PX ij可以連接至第二組掃描線中的第i掃描線SL2i，並且連接至第三組掃描線中的第i掃描線SL3i。
在實施例中，像素驅動電路可以包含第一電晶體T1至第五電晶體T5、儲存電容器Cst、保持電容器Chold、以及發光二極體OLED。在實施例中，將第一電晶體T1至第五電晶體T5說明為N型電晶體。然而，本揭露的實施例不限定於此，並且第一電晶體T1至第五電晶體T5中的至少一個可以為P型電晶體。在本揭露的實施例中，可以省略第一電晶體T1至第五電晶體T5中的至少一個，或者附加電晶體可以進一步包含在像素PX ij中。
在實施例中，第一電晶體T1至第五電晶體T5各別示出為包含兩個閘極，但至少一個電晶體可以僅包含一個閘極。第二電晶體T2至第五電晶體T5中的上閘極G2-1、G3-1、G4-1、G5-1以及下閘極G2-2、G3-2、G4-2、G5-2中的每一個示出為彼此電性連接，但本揭露的實施例不限定於此。第二電晶體T2至第五電晶體T5的下閘極G2-2、G3-2、G4-2及G5-2可以為浮接電極(floating electrode)。
在實施例中，第一電晶體T1可以為驅動電晶體，並且第二電晶體T2可以為開關電晶體。第一電晶體T1的閘極(上閘極G1-1)所連接至的節點可以定義為第一節點ND1，並且第一電晶體T1的源極S1所連接至的節點可以定義為第二節點ND2。
發光二極體OLED可以包含電性連接至第二節點ND2的第一電極、接收第一電源電壓ELVSS的第二電極、以及設置在第一電極與第二電極之間的發射層。發光二極體OLED的詳細說明將稍後進行說明。
第一電晶體T1可以在接收第二電源電壓ELVDD的第二電壓線VL2與第二節點ND2之間電性連接。第一電晶體T1可以包含源極S1(在下文中，為第一源極)、汲極D1(在下文中，為第一汲極)、半導體區域、以及電性連接至第一節點ND1的閘極(在下文中，為上閘極G1-1)。第一電晶體T1可以進一步包含連接至第二節點ND2的閘極(在下文中，為下閘極G1-2)。
第二電晶體T2可以在第一資料線DLj與第一節點ND1之間電性連接。第二電晶體T2可以包含連接至第一節點ND1的源極S2、連接至第一資料線DLj的汲極D2、半導體區域、以及連接至第一組的第i掃描線SL1i的閘極 (在下文中，為第二上閘極G2-1)。第二電晶體T2可以進一步包含電性連接至第二上閘極G2-1的下閘極G2-2。第三電晶體T3至第五電晶體T5，其將稍後說明，可以包含上閘極G3-1、G4-1及G5-1、以及下閘極G3-2、G4-2及G5-2，其對應於第二上閘極G2-1以及第二下閘極G2-2。
第三電晶體T3可以在第一節點ND1與接收第一電壓Vref的第三電壓線VL3之間電性連接。第三電晶體T3可以包含連接至第一節點ND1的汲極D3(在下文中，為第三汲極)、連接至第三電壓線VL3的源極S3(在下文中，為第三源極)、半導體區域、以及連接至第二組的第i掃描線SL2i的第三上閘極G3-1。
第四電晶體T4可以在第四電壓線VL4與第二節點ND2之間電性連接。第四電晶體T4可以包含連接至第二節點ND2的汲極D4(在下文中，為第四汲極)、連接至第四電壓線VL4的源極S4(在下文中，為第四源極)、半導體區域、以及連接至第三組的第i掃描線SL3i的第四上閘極G4-1。
第五電晶體T5可以在第二電壓線VL2與第一汲極D1或第一源極S1之間電性連接。在實施例中，第五電晶體T5可以包含連接至第二電壓線VL2的源極S5(在下文中，為第五源極)、連接至第一汲極D1的汲極D5(在下文中，為第五汲極)、半導體區域、以及連接至第i發光訊號線ELi的第五上閘極G5-1。
儲存電容器Cst可以在第一節點ND1與第二節點ND2之間電性連接。儲存電容器Cst可以包含連接至第一節點ND1的第一電極E1-1以及連接至第二節點ND2的第二電極E1-2。
保持電容器Chold可以在第二電壓線VL2與第二節點ND2之間電性連接。保持電容器Chold可以包含連接至第二電壓線VL2的第一電極E2-1以及連接至第二節點ND2的第二電極E2-2。
間隙電容器Cga，其可以為寄生電容器，可以形成在第一電晶體T1的上閘極G1-1與發光二極體OLED的陽極之間。對於間隙電容器Cga，第一電晶體T1的上閘極G1-1可以為第一電極E3-1，並且發光二極體OLED的陽極可以為第二電極E3-2。例如，間隙電容器Cga可以在第一節點ND1與第二節點ND2之間電性連接。因此，間隙電容器Cga可以並聯連接至儲存電容器Cst，並且間隙電容器Cga的電容可以添加至儲存電容器Cst的電容上。
將參照第2圖以及第3圖以更詳細的說明像素PX ij的操作。顯示裝置DD(見第1圖)可以顯示各幀週期的影像。可以在幀週期內依序地掃描第一組掃描線、第二組掃描線、第三組掃描線、以及發光訊號線中的每一條訊號線。第3圖示出了幀週期的一部分。
參照第3圖，訊號Ei、GRi、GWi及GIi各別可以在部分週期期間具有高位準V-HIGH，且在部分週期期間內具有低位準V-LOW。在對應的控制訊號具有高位準V-HIGH的情況下，則上述N型的第一電晶體T1至第五電晶體T5可以導通。
在初始化周期IP期間，第三電晶體T3以及第四電晶體T4可以導通。第一節點ND1可以初始化為第一電壓Vref。第二節點ND2可以初始化為第二電壓Vint。儲存電容器Cst可以初始化為第一電壓Vref與第二電壓Vint之間的差值。保持電容器Chold可以初始化為第二電源電壓ELVDD與第二電壓Vint之間的差值。
在補償周期CP期間，第三電晶體T3以及第五電晶體T5可以導通。在儲存電容器Cst中，對應於第一電晶體T1的閾值電壓的電壓可以受到補償。
在寫入周期WP期間，第二電晶體T2可以導通。第二電晶體T2可以輸出對應於資料訊號DS的電壓。因此，對應於資料訊號DS的電壓值可以充電於儲存電容器Cst中。補償第一電晶體T1的閾值電壓的資料訊號DS可以充電於儲存電容器Cst中。驅動電晶體的閾值電壓對於各像素PX可以不相同(見第1圖)，並且第2圖以及第3圖所示的像素PX ij可以向發光二極體OLED供應與資料訊號DS成比例的電流，而不論驅動電晶體的閾值電壓的偏差為何。
此後，在發光周期期間，第五電晶體T5可以導通。第一電晶體T1可以向發光二極體OLED供應對應於儲存在儲存電容器Cst中的電壓值的電流。發光二極體OLED可以發射具有對應於資料訊號DS的亮度的光。
在本揭露的實施例中，在第一節點ND1與第二節點ND2之間形成有電容值，例如，透過控制為各像素產生的間隙電容器Cga的值為相等的，儲存電容器Cst的電容以及間隙電容器Cga的電容之和可以控制為對於各像素PX ij為相等的。因此，包含像素PX ij的顯示裝置DD(見第1圖)可以改善顯示品質。
第4圖為根據本揭露實施例的顯示面板DP的示意平面圖。
第4圖示出了包含在顯示面板DP中的發光元件層DP-OLED以及電路層DP-CL。
發光元件層DP-OLED可以包含發光元件單元EDU。在實施例中，發光元件單元EDU可以包含第一發光元件單元EDU1、第二發光元件單元EDU2、第三發光元件單元EDU3及第四發光元件單元EDU4，其彼此相鄰。發光元件層DP-OLED可以包含其中第一發光元件單元EDU1、第二發光元件單元EDU2、第三發光元件單元EDU3及第四發光元件單元EDU4在一平面上重複地佈置的結構。
在第一方向DR1上，第二發光元件單元EDU2可以設置在第一發光元件單元EDU1下方，並且第四發光元件單元EDU4可以設置在第三發光元件單元EDU3下方。
在第二方向DR2上，第三發光元件單元EDU3可以設置在第一發光元件單元EDU1下方，並且第四發光元件單元EDU4可以設置在第二發光元件單元EDU2下方。
第一發光元件單元EDU1、第二發光元件單元EDU2、第三發光元件單元EDU3及第四發光元件單元EDU4各別可以包含發射第一光的第一發光元件ED1-1、ED2-1、ED3-1及ED4-1，發射不同於第一光的第二光的第二發光元件ED1-2、ED2-2、ED3-2及ED4-2，以及發射不同於第一光及第二光的第三光的第三發光元件ED1-3、ED2-3、ED3-3及ED4-3。第4圖示出了相對於發光區域的第一發光元件ED1-1、ED2-1、ED3-1及ED4-1、第二發光元件ED1-2、ED2-2、ED3-2及ED4-2、以及第三發光元件ED1-3、ED2-3、ED3-3及ED4-3。
在根據實施例的第一發光元件單元EDU1中，第一發光元件ED1-1可以為在第一方向DR1上延伸的形式，而在第二方向DR2上，第二發光元件ED1-2以及第三發光元件ED1-3可以設置在第一發光元件ED1-1的一側。相同的說明可以應用於第二發光元件單元EDU2、第三發光元件單元EDU3、以及第四發光元件單元EDU4。
在第一方向DR1上，第一發光元件單元EDU1的第一發光元件ED1-1可以面向第二發光元件單元EDU2的第一發光元件ED2-1，並且第三發光元件單元EDU3的第一發光元件ED3-1可以面向第四發光元件單元EDU4的第一發光元件ED4-1。
第一發光元件單元EDU1的第一發光元件ED1-1與第二發光元件單元EDU2的第一發光元件ED2-1之間的距離LL1可以小於第三發光元件單元EDU3的第一發光元件ED3-1與第四發光元件單元EDU4的第一發光元件ED4-1之間的距離LL2。根據本揭露實施例的顯示面板DP可以包含如上所述的結構，以具有相較於以下情況較佳的可視性(viewability)：對於第一發光元件單元EDU1、第二發光元件單元EDU2、第三發光元件單元EDU3及第四發光元件單元EDU4中的每一個，第一發光元件ED1-1、ED2-1、ED3-1及ED4-1設置在相同位置處。
對於第一發光元件單元EDU1、第二發光元件單元EDU2、第三發光元件單元EDU3及第四發光元件單元EDU4中的每一個，第二發光元件ED1-2、ED2-2、ED3-2及ED4-2、以及第三發光元件ED1-3、ED2-3、ED3-3及ED4-3可以各別設置在的相同位置處。然而，本揭露的實施例不限定於此。
電路層DP-CL可以設置在發光元件層DP-OLED的下方。電路層DP-CL可以包含多個像素電路單元PCU。像素電路單元PCU可以連接至發光元件單元EDU中的對應的一個，以驅動所連接的發光元件單元EDU。第4圖示出了作為像素電路單元PCU的組件的第一像素電晶體T_B、第二像素電晶體T_G、以及第三像素電晶體T_R。第一像素電晶體T_B、第二像素電晶體T_G及第三像素電晶體T_R可以分別電性連接至第一發光元件ED1-1、第二發光元件ED1-2及第三發光元件ED1-3。第一像素電晶體T_B、第二像素電晶體T_G及第三像素電晶體T_R可以各別為驅動電晶體。例如，在實施例中，第一像素電晶體T_B、第二像素電晶體T_G、以及第三像素電晶體T_R以分別對應於上述參照第1圖說明的第一電晶體T1。
第一像素電晶體T_B以及與其連接的第一發光元件ED1-1可以構成像素。第二像素電晶體T_G以及與其連接的第二發光元件ED1-2可以構成像素。第三像素電晶體T_R以及與其連接的第三發光元件ED1-3可以構成像素。然而，本揭露的實施例不限定於此，第一發光元件單元EDU1以及與其連接的像素電路單元PCU可以定義為像素。
第5圖為根據本揭露實施例的顯示面板DP的剖面示意圖。第5圖為顯示面板DP的部分剖面圖，顯示面板DP包含第一發光元件單元EDU1的第一發光元件ED1-1(在下文中，為第一發光元件)以及第二發光元件單元EDU2的第一發光元件ED2-1(在下文中，為第二發光元件)，如上文中的第4圖所述。
兩個第一電晶體T1可以設置在第一發光元件ED1-1以及第二發光元件ED2-1下方。第一發光元件ED1-1以及第二發光元件ED2-1可以各別設置為在平面圖中與第一電晶體T1重疊。
在實施例中，兩個第一電晶體T1可以電性連接至第一發光元件ED1-1以及第二發光元件ED2-1。兩個電晶體T1可以各別為參照第4圖說明的第一像素電晶體T_B。例如，在顯示面板DP的不同部分中，兩個第一電晶體T1的源極S1可以電性連接至第一發光元件ED1-1以及第二發光元件ED2-1的陽極電極(或第一電極)。
然而，本揭露的實施例不限定於此。例如，兩個第一電晶體T1中的至少一個可以不連接至第一發光元件ED1-1或者第二發光元件ED2-1，但可以連接至第二發光元件ED1-2及ED2-2或者第三發光元件ED1-3及ED2-3。例如，第一發光元件ED1-1可以與連接至第二發光元件ED1-2的第二像素電晶體T_G重疊，第二發光元件ED1-2在第4圖的平面圖中設置為相鄰於第一發光元件ED1-1。在另一個實施例中，第一發光元件ED1-1可以與連接至第三發光元件ED1-3的第三像素電晶體T_R重疊，第三發光元件ED1-3在第4圖的平面圖中設置為相鄰於第一發光元件ED1-1。
如上所述，第5圖所示的第一電晶體T1不一定與第一發光元件ED1-1或者第二發光元件ED2-1電性連接，並且以下說明可以應用於第一電晶體T1與發光元件ED1-1重疊的情況。
參照第5圖，顯示面板DP可以包含基底層BS、設置在基底層BS上的電路層DP-CL、發光元件層DP-OLED、以及薄膜封裝層TFE。顯示面板DP可以進一步包含諸如抗反射層或者折射率控制層的功能層。電路層DP-CL可以至少包含絕緣層、半導體圖案、導電圖案、以及訊號線。在下文中，絕緣層可以包含有機層及/或無機層。
基底層BS可以為包含合成樹脂的合成樹脂層。合成樹脂層可以包含熱固性樹脂。具體地，合成樹脂層可以為聚醯亞胺類樹脂層，並且對於材料沒有特別的限制。合成樹脂層可以包含丙烯酸類樹脂、甲基丙烯酸酯類樹脂、聚異戊二烯類樹脂、乙烯基類樹脂、環氧類樹脂、聚氨酯類樹脂、纖維素類樹脂、矽氧烷類樹脂、聚醯胺類樹脂、以及苝類樹脂中的至少一種。基底層BS可以包含玻璃基板、金屬基板、及/或有機/無機複合材料基板。
至少一個無機層可以形成在基底層BS的上表面上。無機層可以包含氧化鋁、氧化鈦、氧化矽、氮化矽、氮氧化矽、氧化鋯、以及氧化銫中的至少一種。無機層可以形成為多層。多層無機層可以構成阻障層BRL及/或緩衝層BFL，其將稍後進行說明。阻障層BRL以及緩衝層BFL可以選擇性地進行設置。
阻障層BRL可以防止異物從外部引入。阻障層BRL可以包含氧化矽層以及氮化矽層。可以設置這些層中的多個層，並且氧化矽層以及氮化矽層可以交替地彼此堆疊。
導電層(在下文中，為第一導電層)可以設置在阻障層BRL上。第一導電層可以包含多個導電圖案。第5圖示出了第一導電層的部分圖案。下閘極G1-2作為第一導電層的導電圖案的範例來示出。
緩衝層BFL可以設置在阻障層BRL上以覆蓋下閘極G1-2。緩衝層BFL可以增加基底層與半導體圖案及/或導電圖案之間的結合力。緩衝層BFL可以包含氧化矽層以及氮化矽層。氧化矽層以及氮化矽層可以交替地彼此堆疊。
半導體層可以設置在緩衝層BFL上。半導體層可以包含多個半導體圖案。半導體圖案可以包含金屬氧化物。金屬氧化物半導體可以包含結晶性(crystalline)或非結晶性(amorphous)的氧化物半導體。例如，氧化物半導體可以包含包含鋅(Zn)、銦(In)、鎵(Ga)、錫(Sn)、鈦(Ti)的金屬氧化物，或者諸如鋅(Zn)、銦(In)、鎵(Ga)、錫(Sn)、鈦(Ti)的金屬及其氧化物的混合物。氧化物半導體可以包含氧化銦錫(ITO)、氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)、氧化銦鋅(IZnO)、氧化鋅銦(ZIO)、氧化銦(InO)、氧化鈦(TiO)、氧化銦鋅錫(IZTO)、及/或氧化鋅錫(ZTO)。
半導體圖案可以包含根據金屬氧化物是否減少而劃分的多個區域。金屬氧化物被還原的區域(在下文中，為還原區域)可以相較於金屬氧化物未還原的區域(在下文中，為非還原區域)具有更高的導電性。還原區域可以實質上用作電晶體或訊號線的源極/汲極。非還原區域可以實質上對應於電晶體的半導體區域(或通道)。例如，半導體圖案的一部分可以為電晶體的半導體區域，另一部分可以為電晶體的源極/汲極，並且另一部分可以為訊號傳輸區域。
第一電晶體T1的源極S1、半導體區域A1、以及汲極D1可以由半導體圖案形成。第一電晶體T1的源極S1以及汲極D1可以在與半導體區域A1相反的方向上延伸。
下閘極G1-2可以具有光阻擋圖案的功能。下閘極G1-2可以設置在第一電晶體T1的半導體區域A1下方，以阻擋從外部入射至第一電晶體T1上的光。光阻擋圖案可以防止外部光改變第一電晶體T1的電壓-電流特性。
第一絕緣層10可以設置在緩衝層BFL上。在實施例中，第一絕緣層10可以不完全地形成在顯示面板DP上，而可以僅有特定的導電圖案，其將稍後進行說明。第一絕緣層10可以包含多個絕緣圖案。第5圖示出了第一絕緣圖案10-1以及第二絕緣圖案10-2以作為示例。
第一絕緣圖案10-1可以與下閘極G1-2及上閘極G1-1重疊，其將稍後進行說明。第二絕緣圖案10-2可以與第一導電圖案P1(或閘極導電層)重疊，其將稍後進行說明。
導電層(在下文中，為第二導電層)可以設置在第一絕緣層10上。第二導電層可以包含多個導電圖案，其各別與第一絕緣層10的絕緣圖案10-1及10-2重疊。第5圖示出了上閘極G1-1以及第一導電圖案P1作為第二導電層的導電圖案的示例。第二導電層以及第一絕緣層可以透過相同的製程進行蝕刻，因此第二導電層的導電圖案以及第一絕緣層的絕緣圖案可以具有實質上相同的形狀。
第一導電圖案P1可以定義儲存電容器Cst的第一電極E1-1，如第2圖所示。在剖面圖中，第一導電圖案P1示出為與第一電晶體T1的上閘極G1-1分隔開，但第一導電圖案P1可以與第一電晶體T1的上閘極G1-1具有單體形狀(single-body shape)。例如，任意一個導電圖案的第一部分可以對應於第一電晶體T1的上閘極G1-1，並且第二部分可以對應於第一導電圖案P1。
覆蓋上閘極G1-1以及第一導電圖案P1的第二絕緣層20可以設置在緩衝層BFL上。第二絕緣層20可以為無機層及/或有機層，並且可以具有單層或多層結構。
導電層(在下文中，為第三導電層)可以設置在第二絕緣層20上。第三導電層可以包含多個導電圖案。第5圖示出了第二導電圖案P2作為第三導電層的導電圖案的示例。
與第一導電圖案P1重疊的第二導電圖案P2，可以設置在第二絕緣層20上。第二導電圖案P2可以定義第2圖所示的儲存電容器Cst的第二電極E1-2以及保持電容器Chold的第二電極E2-2。
覆蓋第二導電圖案P2的第三絕緣層30可以設置在第二絕緣層20上。在實施例中，第三絕緣層30可以為有機層並且可以具有單層結構，但沒有特別的限制。
導電層(在下文中，為第四導電層)可以設置在第三絕緣層30上。第四導電層可以包含多個導電圖案。第四導電層包含第三導電圖案P3，其定義第2圖所示的保持電容器Chold的第一電極E2-1的。開口P3-OP可以定義在第三導電圖案P3中。
第四導電層可以進一步包含多個連接電極。第5圖示出了第一連接電極CNE1以及第二連接電極CNE2作為示例。第一連接電極CNE1可以通過穿透過第二絕緣層20及第三絕緣層30的接觸孔H1連接至第一源極S1，並且第二連接電極CNE2可以通過穿透過第三絕緣層30的接觸孔H2連接至第二導電圖案P2。
覆蓋第三導電層的第四絕緣層40可以設置在第三絕緣層30上。在實施例中，第四絕緣層40可以為有機層並且可以具有單層結構，但沒有特別的限制。
導電層(在下文中，為第五導電層)可以設置在第四絕緣層40上。第五導電層可以包含多個導電圖案。第五導電層可以包含第三連接電極CNE3。第三連接電極CNE3可以通過穿透過第四絕緣層40的接觸孔H3連接至第二連接電極CNE2。
覆蓋第四導電層的第五絕緣層50可以設置在第四絕緣層40上。在實施例中，第五絕緣層50可以為有機層並且可以具有單層結構，但沒有特別的限制。
發光二極體OLED的陽極電極AE-1及AE-2可以設置在第五絕緣層50上。像素定義膜PDL可以設置在第五絕緣層50上。陽極電極AE-1及AE-2可以通過穿透過第五絕緣層50的接觸孔H4連接至第三連接電極CNE3。
在實施例中，第一發光元件ED1-1以及第二發光元件ED2-1可以各別包含陽極電極AE-1及AE-2、電洞控制層HCL、發射層EML、電子控制層ECL、以及陰極電極CE(或第二電極)。
像素定義膜PDL可以暴露出陽極電極AE-1及AE-2的至少一部分以定義發光區域PXA-1及PXA-2。非發光區域NPXA可以在平面圖中包圍發光區域PXA-1及PXA-2。
例如，像素定義膜PDL的第一像素開口PDL-OP1可以暴露出第一發光元件ED1-1的陽極電極AE-1的第一區域AR1，以定義發光區域PXA-1。像素定義膜PDL的第二像素開口PDL-OP2可以暴露出第二發光元件ED2-1的陽極電極AE-2的第二區域AR2，以定義發光區域PXA-2。第一發光元件ED1-1的陽極電極AE-1以及第二發光元件ED2-1的陽極電極AE-2的面積可以相等，並且在一個陽極電極AE-1及AE-2中，第一區域AR1以及第二區域AR2可以為不同的區域。例如，在平面圖中第一區域AR1可以不與第一電晶體T1的上閘極G1-1重疊，並且在平面圖中第二區域AR2可以與第一電晶體T1的上閘極G1-1重疊。
間隙電容器Cga可以在發光元件ED1-1及ED1-2的陽極電極AE-1及AE-2與設置在其下方的第一電晶體T1的相應上閘極G1-1之間進行感應。具體地，第一間隙電容器C1可以在第一發光元件ED1-1的陽極電極AE-1與設置在其下方的第一電晶體T1的上閘極G1-1之間進行感應，並且第二間隙電容器C2可以在第二發光元件ED2-1的陽極電極AE-2與設置在其下方的第一電晶體T1的上閘極G1-1之間進行感應。第一間隙電容器C1以及第二間隙電容器C2可以分別對應於上述參照第2圖說明的間隙電容器Cga。
在本揭露的實施例中，第一發光元件ED1-1的陽極電極AE-1與相應的第一電晶體T1的上閘極G1-1的重疊面積，可以等於第二發光元件ED2-1的陽極電極AE-2與相應的第一電晶體T1的上閘極G1-1的重疊面積。因此，第一間隙電容器C1的尺寸可以實質上等於第二間隙電容器C2的尺寸，並且相鄰的發光元件ED1-1與ED2-1之間的間隙電容器C1及C2的偏差可以實質上為零。
所述電洞控制層HCL可以設置在陽極電極AE-1以及AE-2上。電洞控制層HCL通常設置在發光區域PXA以及非發光區域NPXA中。在實施例中，電洞控制層HCL可以包含電洞傳輸層以及電洞注入層。
發射層EML可以設置在電洞控制層HCL上。發射層EML可以設置在對應於第一像素開口PDL-OP1及第二像素開口PDL-OP2的區域中。發射層EML可以單獨地形成在各發光元件ED1-1及ED1-2中。在實施例中，示出了圖案化發射層EML作為示例，但是發射層EML可以通常地設置在發光元件ED1-1及ED1-2中。通常設置的發射層EML可以產生白光或藍光。發射層EML可以具有多層結構。
電子控制層ECL設置在發射層EML上。在實施例中，電子控制層ECL可以包含電子傳輸層以及電子注入層。陰極電極CE設置在電子控制層ECL上。電子控制層ECL以及陰極電極CE通常地設置在發光元件ED1-1及ED1-2中。
薄膜封裝層TFE可以設置在陰極電極CE上。薄膜封裝層TFE可以通常地設置在發光元件ED1-1及ED1-2上。在實施例中，薄膜封裝層TFE可以直接覆蓋陰極電極CE。在本揭露的實施例中，可以進一步設置有直接覆蓋陰極電極CE的覆蓋層(capping layer)。薄膜封裝層TFE可以至少包含無機層或者有機層。在本揭露的實施例中，薄膜封裝層TFE可以包含兩個無機層以及設置於其之間的有機層。在本揭露的實施例中，薄膜封裝層TFE可以包含多個無機層以及多個有機層，其交替地相互堆疊。
第6圖為根據本揭露實施例的顯示面板DP的示意圖。
第6圖示出了第4圖中的顯示面板DP的組件。第6圖示出了第一像素電路單元PCU1、第二像素電路單元PCU2、第三像素電路單元PCU3及第四像素電路單元PCU4、以及第一陽極電極AE-1、第二陽極電極AE-2、第三陽極電極AE-3及第四陽極電極AE-4。
第一像素電路單元PCU1、第二像素電路單元PCU2、第三像素電路單元PCU3及第四像素電路單元PCU4可以分別電性連接至上述參照第4圖說明的四個發光元件單元(第一發光元件單元EDU1、第二發光元件單元EDU2、第三發光元件單元EDU3及第四發光元件單元EDU4)。
第一像素電路單元PCU1、第二像素電路單元PCU2、第三像素電路單元PCU3及第四像素電路單元PCU4各別可以包含第一像素電路PC1、第二像素電路PC2及第三像素電路PC3。第一像素電路PC1、第二像素電路PC2及第三像素電路PC3可以為用於驅動上述參照第4圖說明的第一發光元件ED1-1、ED1-2及ED1-3中的每一個的電路。例如，第一像素電路PC1、第二像素電路PC2及第三像素電路PC3可以各別包含上述參照第4圖說明的第一像素電晶體T_B、第二像素電晶體T_G及第三像素電晶體T_R。包含在第一像素電路單元PCU1中的第一像素電路PC1可以為第1-1像素電路。包含在第二像素電路單元PCU2中的第一像素電路PC1可以為第1-2像素電路。包含在第三像素電路單元PCU3中的第一像素電路PC1可以為第1-3像素電路。包含在第四像素電路單元PCU4中的第一像素電路PC1可以為第1-4像素電路。
第一陽極電極AE-1、第二陽極電極AE-2、第三陽極電極AE-3及第四陽極電極AE-4可以包含在上述參照第4圖說明的第一發光元件ED1-1、ED2-1、ED3-1及ED4-1(見第4圖)中的每一個中。第6圖示出了第一發光區域PXA-B、第二發光區域PXA-G及第三發光區域PXA-R，而非第一發光元件ED1-1、第二發光元件ED1-2及第三發光元件ED1-3。在實施例中，第一發光區域PXA-B可以發射藍光，第二發光區域PXA-G可以發射綠光，並且第三發光區域PXA-R可以發射紅光。然而，本揭露的實施例不限定於此。
第一發光區域PXA-B、第二發光區域PXA-G及第三發光區域PXA-R可以透過像素開口來定義。例如，第一發光區域PXA-B可以定義為對應於第一像素開口PDL-OP1、第二像素開口PDL-OP2、第三像素開口PDL-OP3及第四像素開口PDL-OP4的形狀。第一像素開口PDL-OP1、第二像素開口PDL-OP2、第三像素開口PDL-OP3及第四像素開口PDL-OP4可以暴露出第一陽極電極AE-1、第二陽極電極AE-2、第三陽極電極AE-3及第四陽極電極AE-4中的每一個的至少一部分。
對於第一陽極電極AE-1，第5圖中的第一發光元件ED1-1的陽極電極AE-1的說明可以同樣適用。對於第二陽極電極AE-2，第5圖中的第二發光元件ED2-1的陽極電極AE-2的說明可以同樣適用。對於第一像素開口PDL-OP1以及第二像素開口PDL-OP2，第5圖中的第一像素開口PDL-OP1以及第二像素開口PDL-OP2的說明可以同樣適用。
對於第三像素電路單元PCU3中的第三陽極電極AE-3以及第三像素開口PDL-OP3，第二像素電路單元PCU2中的第二陽極電極AE-2以及第二像素開口PDL-OP2的說明可以同樣適用。對於第四像素電路單元PCU4中的第四陽極電極AE-4以及第四像素開口PDL-OP4，第一像素電路單元PCU1中的第一陽極電極AE-1以及第一像素開口PDL-OP1的說明可以同樣適用。
如上文中參照第4圖所述的，像素可以包含發光元件以及連接至發光元件的像素電路。例如，第一像素可以包含具有第一陽極電極AE-1的第一發光元件ED1-1(見第5圖)以及連接至第一發光元件ED1-1的第一像素電路PC1(見第5圖)。第二像素可以包含具有第二陽極電極AE-2的第二發光元件ED2-1(見第5圖)以及連接至第二發光元件ED2-1的第一像素電路PC1(見第5圖)。第三像素可以包含具有第三陽極電極AE-3的第二發光元件ED2-1(見第5圖)以及連接至第二發光元件ED2-1的第一像素電路PC1(見第5圖)。
在第一像素至第四像素中，第一陽極電極AE-1、第二陽極電極AE-2、第三陽極電極AE-3及第四陽極電極AE-4的位置以及面積可以相同。因此，在第一像素至第四像素中，第一陽極電極AE-1、第二陽極電極AE-2、第三陽極電極AE-3及第四陽極電極AE-4與第一像素電路PC1的重疊面積可以彼此相等。
相較之下，第一像素開口PDL-OP1、第二像素開口PDL-OP2、第三像素開口PDL-OP3及第四像素開口PDL-OP4的面積可以相等，但是第一像素開口PDL-OP1、第二像素開口PDL-OP2、第三像素開口PDL-OP3及第四像素開口PDL-OP4在第一像素至第四像素中的位置可以彼此不相同。
例如，在第一像素中，第一像素開口PDL-OP1可以與第一像素電路PC1的下端相鄰，在第二像素中，第二像素開口PDL-OP2可以與第一像素電路PC1的上端相鄰，在第三像素中，第三像素開口PDL-OP3可以與第一像素電路PC1的上端相鄰，並且在第四像素中，第四像素開口PDL-OP4可以與第一像素電路PC1的下端相鄰。因此，第一像素開口PDL-OP1與第二像素開口PDL-OP2之間的距離LL1可以小於第三像素開口PDL-OP3與第四像素開口PDL-OP4之間的距離LL2。
因此，包含在第一像素電路PC1中的特定組件與第一像素開口PDL-OP1在平面圖中重疊的面積，可以與包含在第一像素電路PC1中的特定組件與第二像素開口PDL-OP2在平面圖中重疊的面積不相同。例如，參照第7圖至第9B圖。
第7圖為根據本揭露實施例的像素電路PC1的示意圖。第8圖為示出根據本揭露實施例的包含在像素電路PC1中的圖案的一部分的示意平面圖。第7圖以及第8圖為第6圖所示的包含在第一像素電路單元PCU1、第二像素電路單元PCU2、第三像素電路單元PCU3及第四像素電路單元PCU4中的根據實施例的第一像素電路PC1的放大平面圖。
參照第7圖，第一像素電路PC1實施例可以包含多個導電層。例如，第一像素電路PC1可以包含參照第4圖說明的第一導電層至第五導電層。第7圖示出了第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4及第五電晶體T5、資料線DLj、第一電壓線VL1、以及第三電壓線VL3。
第8圖示出了第7圖中所示的包含在第一像素電路PC1中的多個導電層中的第二導電層。第二導電層可以包含多個導電圖案，並且例如，第二導電層可以包含第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4及第五電晶體T5的上閘極G1-1、G2-1、G3-1、G4-1及G5-1、以及第一導電圖案P1。第一導電圖案P1可以與第一電晶體T1的上閘極G1-1具有單體形狀。
根據實施例的第一像素電路PC1可以包含第一部分PT1、第二部分PT2、以及第三部分PT3。
第9A圖以及第9B圖為根據本揭露實施例的顯示面板的組件的示意平面圖。具體地，第9A圖為第6圖中所示的第一像素電路單元PCU1的第一像素電路PC1、第一陽極電極AE-1、以及第一像素開口PDL-OP1的實施例的放大平面圖。第9B圖為第6圖中所示的第一像素電路PC1的第二像素電路單元PCU2、第二陽極電極AE-2、以及第二像素開口PDL-OP2的實施例的放大平面圖。
共同參照第6圖以及第9A圖，根據實施例的第一陽極電極AE-1以及第一像素開口PDL-OP1可以在平面中與第一像素電路PC1重疊。具體地，第一陽極電極AE-1可以設置為與第一像素電路PC1的第一部分PT1、第二部分PT2及第三部分PT3重疊。例如，第一陽極電極AE-1可以包含與第一部分PT1重疊的第一電極部分AE-PT1、與第二部分PT2重疊的第二電極部分AE-PT2、以及與第三部分PT3重疊的第三電極部分AE-PT3。
相反地，第一像素開口PDL-OP1可以設置為與第一像素電路PC1的第一部分PT1以及第二部分PT2重疊，並且不與第三部分PT3重疊。
共同參照第6圖以及第9B圖，根據實施例的第二陽極電極AE-2以及第二像素開口PDL-OP2可以在平面圖中與第一像素電路PC1重疊。具體地，第二陽極電極AE-2可以設置為與第一像素電路PC1的第一部分PT1、第二部分PT2及第三部分PT3重疊。相反地，第二像素開口PDL-OP2可以設置為與第一像素電路PC1的第二部分PT2以及第三部分PT3重疊，並且不與第一部分PT1重疊。
共同參照第9A圖以及第9B圖，第一像素開口PDL-OP1以及第二像素開口PDL-OP2可以與第一電晶體T1的上閘極G1-1的不同部分重疊。因此，第一像素開口PDL-OP1與第一電晶體T1的上閘極G1-1重疊的區域，可以與第二像素開口PDL-OP2與第一電晶體T1的上閘極G1-1重疊的區域不相同。
然而，第一陽極電極AE-1以及第二陽極電極AE-2可以設置在第一像素電路PC1中的相同位置處，並且對應地，第一陽極電極AE-1與第一電晶體T1的上閘極G1-1重疊的面積，可以與第二陽極電極AE-2與第一電晶體T1的上閘極G1-1重疊的面積相等。因此，上述第5圖中說明的第一間隙電容器C1以及第二間隙電容器C2的尺寸可以相等。
根據本揭露實施例的顯示面板DP可以形成如上述參照第6圖說明的第一像素開口PDL-OP1以及第二像素開口PDL-OP2，但是第一陽極電極AE-1與第一電晶體T1的上閘極G1-1重疊的面積以及第二陽極電極AE-2與第一電晶體T1的上閘極G1-1重疊的面積可以相等，使得相鄰的像素之間的間隙電容器Cga(見第2圖)的尺寸可以實質上相同。因此，即使在產生有間隙電容器Cga(見第2圖)的情況下，在相鄰像素之間的儲存電容器Cst(見第2圖)的偏差可以實質上為零。
第10圖為根據比較例的顯示面板的示意平面圖。第11A圖以及第11B圖為根據比較例的顯示面板元件的示意平面圖。
在第10圖的比較例中，相較於第6圖的實施例，第一陽極電極AE-1、第二陽極電極AE-2、第三陽極電極AE-3及第四陽極電極AE-4的尺寸以及佈置位置發生了改變。具體來說，第一陽極電極AE-1、第二陽極電極AE-2、第三陽極電極AE-3及第四陽極電極AE-4可以具有包圍第一像素開口PDL-OP1、第二像素開口PDL-OP2、第三像素開口PDL-OP3及第四個像素開口PDL-OP4的形式。因此，相較於第6圖所示的第一陽極電極AE-1、第二陽極電極AE-2、第三陽極電極AE-3及第四陽極電極AE-4，第一陽極電極AE-1以及第三陽極電極AE-3可以設置在第一像素電路PC1的下端，並且第二陽極電極AE-2以及第四陽極電極AE-4可以設置在第一像素電路PC1的上端。
第11A圖為第10圖中所示的第一像素電路單元PCU1的第一像素電路PC1、第一陽極電極AE-1、以及第一像素開口的實施例的放大平面圖。第11B圖為第10圖中所示的第二像素電路單元PCU2的第一像素電路PC1、第二陽極電極AE-2、以及第二像素開口PDL-OP2的實施例的放大平面圖。
共同參照第10圖以及第11A圖，根據實施例的第一陽極電極AE-1以及第一像素開口PDL-OP1可以在平面圖中與第一像素電路PC1重疊。具體地，第一陽極電極AE-1以及第一像素開口PDL-OP1可以各別設置為與第一像素電路PC1的第一部分PT1以及第二部分PT2重疊，並且不與第三部分PT3重疊。
共同參照第10圖以及第11B圖，根據實施例的第二陽極電極AE-2以及第二像素開口PDL-OP2可以在平面圖中與第一像素電路PC1重疊。具體地，第二陽極電極AE-2以及第二像素開口PDL-OP2可以各別設置為與第一像素電路PC1的第二部分PT2以及第三部分PT3重疊，並且不與第一部分PT1重疊。
對於第10圖、第11A圖、以及第11B圖中所示的組件之外的那些組件，上述參照第1圖至第9B圖的說明可以同樣適用。
共同參照第11A圖以及第11B圖，第一陽極電極AE-1以及第二陽極電極AE-2可以與第一電晶體T1的上閘極G1-1的不同部分重疊。因此，第一陽極電極AE-1與第一電晶體T1的上閘極G1-1重疊的面積，可以與第二陽極電極AE-2與第一電晶體T1的上閘極G1-1重疊的面積不相同。因此，上述參照第5圖說明的第一間隙電容器C1以及第二間隙電容器C2的尺寸可以不相同。例如，顯示品質可能因相鄰像素之間的間隙電容器的尺寸的差異而退化。
根據本揭露實施例的發光區域PXA-B、PXA-G及PXA-R的形狀不限定於第6圖所示的內容。
第12圖為根據本揭露實施例的像素的平面示意圖。
參照第12圖，根據實施例的顯示面板可以包含第一像素行PXL1、第二像素行PXL2、第三像素行PXL3及第四像素行PXL4，其在第一方向DR1上依序地佈置。第一像素行PXL1、第二像素行PXL2、第三像素行PXL3及第四像素行PXL4各別包含第一像素電路單元PCU1、第二像素電路單元PCU2、第三像素電路單元PCU3及第四像素電路單元PCU4，其在第二方向DR2上依序地佈置。第一像素電路單元PCU1、第二像素電路單元PCU2、第三像素電路單元PCU3及第四像素電路單元PCU4可以各別包含第一像素電路PC1、第二像素電路PC2及第三像素電路PC3。
在佈置為一行的第一像素電路單元PCU1、第二像素電路單元PCU2、第三像素電路單元PCU3及第四像素電路單元PCU4上，分別電性連接至第一像素電路單元PCU1、第二像素電路單元PCU2、第三像素電路單元PCU3及第四像素電路單元PCU4的第一發光元件單元至第四發光元件單元，可以沿第二方向DR2設置。第一發光元件單元至第四發光元件單元可以各別包含第1-1發光元件、第1-2發光元件、第1-3發光元件及第1-4發光元件。
在第12圖中，示出了第一發光區域PXA-Ba、第二發光區域PXA-Bb、第三發光區域PXA-G及第四發光區域PXA-R以表示第1-1發光元件、第1-2發光元件、第1-3發光元件及第1-4發光元件。各別包含第一發光區域PXA-Ba以及第二發光區域PXA-Bb的第1-1發光元件以及第1-2發光元件可以由第一像素電路PC1來驅動。例如，包含在第1-1發光元件以及第1-2發光元件中的每一個中的陽極電極可以彼此電性連接或者具有單體形狀。第12圖示出了將第一陽極電極AE-1共同設置至第1-1發光元件以及第1-2發光元件的實施例。例如，第一發光區域PXA-Ba以及第二發光區域PXA-Bb可以在平面圖中與第一陽極電極AE-1重疊。包含第三發光區域PXA-G的第三發光元件可以由第二像素電路PC2來驅動。包含第四發光區域PXA-R的第四發光元件可以由第三像素電路PC3來驅動。在實施例中，第一發光區域PXA-Ba以及第二發光區域PXA-Bb可以發射藍光，第三發光區域PXA-G可以發射綠光，並且第四發光區域PXA-R可以發射紅光。然而，本揭露的實施例不限定於此。
參照設置在第一像素行PXL1中的第一像素電路單元PCU1以及設置在第一像素電路單元PCU1上的第一發光區域PXA-Ba、第二發光區域PXA-Bb、第三發光區域PXA-G及第四發光區域PXA-R，第一陽極電極AE-1可以設置為與第一像素電路PC1、第二像素電路PC2及第三像素電路PC3重疊。第1a像素開口PDL-OPa可以暴露出第一陽極電極AE-1的一部分以定義第一發光區域PXA-Ba，並且第1b像素開口PDL-OPb可以暴露出第一陽極電極AE-1的另一部分以定義第二發光區域PXA-Bb。在實施例中，第一發光區域PXA-Ba以及第二發光區域PXA-Bb可以設置為相鄰於第一像素電路單元PCU1的右側。
參照設置在第一像素行PXL1中的第四像素電路單元PCU4以及設置在第四像素電路單元PCU4上的第一發光區域PXA-Ba、第二發光區域PXA-Bb、第三發光區域PXA-G及第四發光區域PXA-R，第四陽極電極AE-4可以設置為與第一像素電路PC1、第二像素電路PC2及第三像素電路PC3重疊。第1a像素開口PDL-OPa可以暴露出第四陽極電極AE-4的一部分以定義第一發光區域PXA-Ba，並且第1b像素開口PDL-OPb可以暴露出第四陽極電極AE-4的另一部分以定義第二發光區域PXA-Bb。在實施例中，第一發光區域PXA-B以及第二發光區域PXA-Bb可以設置為相鄰於第四像素電路單元PCU4的左側。
在第一像素行PXL1中的第一像素電路單元PCU1以及第四像素電路單元PCU4中，第一陽極電極AE-1以及第四陽極電極AE-4的位置可以不完全相同。然而，第一陽極電極AE-1以及第四陽極電極AE-4可以設置在第一像素行PXL1中，使得第一陽極電極AE-1與第一導電圖案P1重疊的面積(見第8圖)，可以與第四陽極電極AE-4與包含在第一像素電路PC1中的第一導電圖案P1重疊的面積(見第8圖)相等。
因此，在第一像素行PXL1中的第一像素電路單元PCU1與第四像素電路單元PCU4之間的間隙電容器Cga(見第2圖)的偏差可以實質上為零。
第二像素行PXL2的結構可以與第一像素行PXL1的結構不相同。
參照設置在第二像素行PXL2中的第二像素電路單元PCU2以及設置在第二像素電路單元PCU2上的第一發光區域PXA-Ba、第二發光區域PXA-Bb、第三發光區域PXA-G及第四發光區域PXA-R，第二陽極電極AE-2可以設置為與第一像素電路PC1、第二像素電路PC2及第三像素電路PC3重疊。在實施例中，第一發光區域PXA-Ba以及第二發光區域PXA-Bb可以設置為相鄰於第二像素電路單元PCU2的左側。
參照設置在第二像素行PXL2中的第三像素電路單元PCU3以及設置在第三像素電路單元PCU3上的第一發光區域PXA-Ba、第二發光區域PXA-Bb、第三發光區域PXA-G及第四發光區域PXA-R，第三陽極電極AE-3可以設置為與第一像素電路PC1、第二像素電路PC2及第三像素電路PC3重疊。在實施例中，第一發光區域PXA-Ba以及第二發光區域PXA-Bb可以設置為相鄰於第三像素電路單元PCU3的右側。
在第二像素行PXL2中的第二像素電路單元PCU2以及第三像素電路單元PCU3中，第二陽極電極AE-2以及第三陽極電極AE-3的位置可以不完全相同。然而，第二陽極電極AE-2以及第三陽極電極AE-3可以設置在第二像素行PXL2中，使得第二陽極電極AE-2與第一導電圖案P1重疊的面積(見第8圖)，可以與第三陽極電極AE-3與包含在第一像素電路PC1中的第一導電圖案P1重疊的面積(見第8圖)相等。
因此，第二像素行PXL2中的第二像素電路單元PCU2與第三像素電路單元PCU3之間的間隙電容器Cga(見第2圖)的偏差可以實質上為零。
第三像素行PXL3的結構可以與第一像素行PXL1的結構不相同。第四像素行PXL4的結構可以與第二像素行PXL2的結構不相同。
根據本揭露實施例的顯示裝置可以包含兩個相鄰像素，其各別包含發光元件以及像素電路。在這兩個像素中，由像素開口暴露出的陽極電極的部分可以彼此不相同。然而，包含在發光元件中的陽極電極可以在兩個像素中設置於相同的位置處。因此，在包含在像素電路中的陽極與閘極之間形成的間隙電容器的尺寸在兩個像素中可以實質上相等。因此，顯示裝置可以具有改善的顯示品質。
根據實施例的顯示裝置可以具有改善的顯示品質。
儘管已經參照本揭露的實施例對本揭露進行了說明，但可以理解的是，本揭露不應限定於這些實施例，而是可以由本領域具有通常知識者在不脫離本揭露的精神及範圍的情況下進行各種修改及變更。
因此，本揭露的技術範圍並非旨在限定於本說明書的詳細說明中所闡述的內容。
10:第一絕緣層 10-1,10-2:絕緣圖案 20:第二絕緣層 30:第三絕緣層 40:第四絕緣層 50:第五絕緣層 DD:顯示裝置 TC:時序控制器 SDC:掃描驅動電路 DDC:資料驅動電路 DP:顯示面板 PX,PX ij:像素 SCS,DCS:控制訊號 D-RGB:影像資料 VL1:第一電壓線 VL2:第二電壓線 VL3:第三電壓線 VL4:第四電壓線 DL1,DL2,DLm,DLj:資料線 SL11,SL12,SL13,SL1n:掃描訊號線 SL1i,SL2i,SL3i:第i掃描線 EL1,EL2,ELi,ELn:發光訊號線 ELi:第i發光線 ELVSS:第一電源電壓 ELVDD:第二電源電壓 Vref:第一電壓 Vint:第二電壓 T1:第一電晶體 T2:第二電晶體 T3:第三電晶體 T4:第四電晶體 T5:第五電晶體 D1,D2,D3,D4,D5:汲極 S1,S2,S3,S4,S5:源極 G1-1,G2-1,G3-1,G4-1,G5-1:上閘極 G1-2,G2-2,G3-2,G4-2,G5-2:下閘極 A1:半導體區域 Cst:儲存電容器 Chold:保持電容器 Cga,C1,C2:間隙電容器 E1-1,E2-1,E3-1:第一電極 E1-2,E2-2,E3-2:第二電極 ND1:第一節點 ND2:第二節點 Ei,Gri,GWi,GIi:訊號 DS:資料訊號 OLED:發光二極體 V-HIGH:高位準 V-LOW:低位準 IP:初始化周期 CP:補償周期 WP:寫入周期 EDU:發光元件單元 EDU1:第一發光元件單元 EDU2:第二發光元件單元 EDU3:第三發光元件單元 EDU4:第四發光元件單元 DP-OLED:發光元件層 DP-CL:電路層 ED1-1,ED2-1,ED3-1,ED4-1,ED1-2,ED2-2,ED3-2,ED4-2,ED1-3,ED2-3,ED3-3,ED4-3,ED1-4,ED2-4,ED3-4,ED4-4:發光元件 HCL:電洞控制層 EML:發射層 ECL:電子控制層 CE:陰極電極 T_B:第一像素電晶體 T_G:第二像素電晶體 T_R:第三像素電晶體 PXA,PXA-1,PXA-2:發光區域 NPXA:非發光區域 BS:基底層 BRL:阻障層 BFL:緩衝層 TFE:薄膜封裝層 H1,H2,H3,H4:接觸孔 P1:第一導電圖案 P2:第二導電圖案 P3:第三導電圖案 P3-OP:開口 CNE1:第一連接電極 CNE2:第二連接電極 CNE3:第三連接電極 AR1:第一區域 AR2:第二區域 PXL1:第一像素行 PXL2:第二像素行 PXL3:第三像素行 PXL4:第四像素行 PCU:像素電路單元 PCU1:第一像素電路單元 PCU2:第二像素電路單元 PCU3:第三像素電路單元 PCU4:第四像素電路單元 PC1:第一像素電路 PC2:第二像素電路 PC3:第三像素電路 PXA-R,PXA-G,PXA-B,PXA-Ba,PXA-Bb:發光區域 AE-1,AE-2,AE-3,AE-4:陽極電極 AE-PT1:第一電極部分 AE-PT2:第二電極部分 AE-PT3:第三電極部分 PDL:像素定義膜 PDL-OP1:第一像素開口 PDL-OP2:第二像素開口 PDL-OP3:第三像素開口 PDL-OP4:第四像素開口 PDL-OPa:第1a像素開口 PDL-OPb:第1b像素開口 PT1:第一部分 PT2:第二部分 PT3:第三部分 LL1,LL2:距離 DR1:第一方向 DR2:第二方向 DR3:第三方向
所附圖式包含在本說明書中以提供對本揭露的進一步理解，且合併至本說明書中並構成本說明書的一部分。附圖說明了本揭露的例示性實施例，並且與本說明書一同用於解釋本揭露的概念，在圖式中： 第1圖為根據本揭露實施例的顯示裝置的示意方塊圖； 第2圖為根據本揭露實施例的像素的等效電路圖； 第3圖為第2圖中所示的用於驅動像素的驅動訊號的示意波形圖； 第4圖為根據本揭露實施例的顯示面板的示意圖； 第5圖為根據本揭露實施例的顯示面板的示意剖面圖； 第6圖為根據本揭露實施例的顯示面板的示意平面圖； 第7圖為根據本揭露實施例的像素電路的示意平面圖； 第8圖為根據本揭露實施例的包含在像素電路中的圖案的一部分的示意平面圖； 第9A圖為根據本揭露實施例的顯示面板的組件的示意平面圖； 第9B圖為根據本揭露實施例的顯示面板的組件的示意平面圖； 第10圖為根據比較例的顯示面板的示意平面圖； 第11A圖以及第11B圖為根據比較例的顯示面板的組件的示意平面圖；以及 第12圖為根據本揭露實施例的像素的示意平面圖。
PCU1:第一像素單元
PCU2:第二像素單元
PCU3:第三像素單元
PCU4:第四像素單元
PC1:第一像素電路
PC2:第二像素電路
PC3:第三像素電路
PXA-R,PXA-G,PXA-B:發光區域
AE-1,AE-2,AE-3,AE-4:陽極電極
PDL-OP1:第一像素開口
PDL-OP2:第二像素開口
PDL-OP3:第三像素開口
PDL-OP4:第四像素開口
LL1,LL2:距離
DR1:第一方向
DR2:第二方向
DR3:第三方向

Claims (20)

  1. 一種顯示裝置，包含： 一基底層； 一電路層，係包含一第1-1像素電路以及一第1-2像素電路，該電路層係設置在該基底層上；以及 一發光元件層，係包含一第一發光元件以及一第二發光元件，其各別包含： 一第一電極； 一發射層； 一第二電極；以及 一像素定義膜，係包含暴露出該第一電極的一部分的一像素開口，其中 該發光元件層係設置在該電路層上， 該第1-1像素電路以及該第1-2像素電路各別包含： 一驅動電晶體，包含： 一源極； 一汲極； 一主動區；以及 一閘極，以及 一閘極導電層，並且 在平面圖中該第一發光元件的該第一電極與該第1-1像素電路的該閘極導電層重疊的面積，係等於在平面圖中該第二發光元件的該第一電極與該第1-2像素電路的該閘極導電層重疊的面積。
  2. 如請求項1所述之顯示裝置，其中 該第一發光元件的該第一電極以及該閘極導電層分別定義一第一電容器的一第一電極以及一第二電極，並且 該第二發光元件的該第一電極以及該閘極導電層分別定義一第二電容器的一第一電極以及一第二電極。
  3. 如請求項2所述之顯示裝置，其中 該第一電容器的電容實質上等於該第二電容器的電容。
  4. 如請求項1所述之顯示裝置，其中 在平面圖中，該第一發光元件的該像素開口與該第1-1像素電路的下側重疊，並且 在平面圖中，該第二發光元件的該像素開口與該第1-2像素電路的上側重疊。
  5. 如請求項1所述之顯示裝置，其中 該驅動電晶體包含氧化物半導體。
  6. 如請求項1所述之顯示裝置，其中 該第1-1像素電路在一第一方向上設置在該第1-2像素電路上， 該電路層進一步包含在該第一方向相交的一第二方向上與該第1-1像素電路相鄰的一第1-3像素電路，以及在該第二方向上與該第1-2像素電路相鄰的一第1-4像素電路， 該發光元件層包含設置在該第1-3像素電路上的一第三發光元件以及設置在該第1-4像素電路上的一第四發光元件， 該第三發光元件以及該第四發光元件各別包含： 一第一電極； 一發射層； 一第二電極；以及 一像素定義膜，係包含暴露出該第一電極的一部分的一像素開口， 該第1-3像素電路以及該第1-4像素電路各別包含一第一部分、一第二部分、以及一第三部分，其在該第一方向上劃分， 在平面圖中，該第三發光元件的該第一電極與該第1-3像素電路的該第一部分至該第三部分重疊， 在平面圖中，該第四發光元件的該第一電極與該第1-4像素電路的該第一部分至該第三部分重疊， 在平面圖中，該第三發光元件的該像素開口與該第1-3像素電路的該第二部分以及該第三部分重疊，並且 在平面圖中，該第四發光元件的該像素開口與該第1-4像素電路的該第一部分以及該第二部分重疊。
  7. 如請求項1所述之顯示裝置，其中 該第一發光元件以及該第二發光元件發射一第一光。
  8. 如請求項7所述之顯示裝置，其中 該第一發光元件電性連接至該第1-1像素電路，並且該第二發光元件電性連接至該第1-2像素電路。
  9. 如請求項7所述之顯示裝置，其中 該發光元件層進一步包含一第三發光元件，係發射不同於該第一光的一第二光且與該第一發光元件相鄰，並且 該第一發光元件連接至該第三發光元件。
  10. 一種顯示裝置，包含： 一基底層； 一電路層，係包含一第1-1像素電路以及在一第一方向上與該第1-1像素電路相鄰的一第1-2像素電路，該電路層係設置在該基底層上；以及 一發光元件層，係包含設置在該第1-1像素電路上的一第一發光元件以及設置在該第1-2像素電路上的一第二發光元件，該發光元件層係設置在該電路層上，其中 該第一發光元件以及該第二發光元件各別包含： 一第一電極； 一發射層； 一第二電極；以及 一像素定義膜，係包含暴露出該第一電極的一部分的一像素開口， 該第1-1像素電路以及該第1-2像素電路各別包含一第一部分、一第二部分、以及一第三部分，其在該第一方向上劃分， 在平面圖中，該第一發光元件的該第一電極與該第1-1像素電路的該第一部分至該第三部分重疊， 在平面圖中，該第二發光元件的該第一電極與該第1-2像素電路的該第一部分至該第三部分重疊， 在平面圖中，該第一發光元件的該像素開口與該第1-1像素電路的該第一部分以及該第二部分重疊，並且 在平面圖中，該第二發光元件的該像素開口與該第1-2像素電路的該第二部分以及該第三部分重疊。
  11. 如請求項10所述之顯示裝置，其中 在平面圖中，該第一發光元件的該像素開口不與該第1-1像素電路的該第三部分重疊，並且 在平面圖中，該第二發光元件的該像素開口不與該第1-2像素電路的該第一部分重疊。
  12. 如請求項10所述之顯示裝置，其中 該第1-1像素電路以及該第1-2像素電路各別包含一驅動電晶體，其包含一源極、一汲極、一主動區、以及一閘極，以及一閘極導電層， 並且 在平面圖中該第一發光元件的該第一電極與該第1-1像素電路的該閘極導電層重疊的面積，係等於在平面圖中該第二發光元件的該第一電極與該第1-2像素電路的該閘極導電層重疊的面積。
  13. 如請求項12所述之顯示裝置，其中 該驅動電晶體為氧化物半導體。
  14. 如請求項10所述之顯示裝置，其中 該第1-1像素電路在該第一方向上設置在該第1-2像素電路上； 該電路層進一步包含在與該第一方向相交的一第二方向上與該第1-1像素電路相鄰的一第1-3像素電路，以及在該第二方向上與該第1-2像素電路相鄰的一第1-4像素電路， 該發光元件層包含設置在該第1-3像素電路上的一第三發光元件以及設置在該第1-4像素電路上的一第四發光元件， 該第三發光元件以及該第四發光元件各別包含一第一電極、一發射層、一第二電極、以及包含暴露出該第一電極的一部分的一像素開口的一像素定義膜， 該第1-3像素電路以及該第1-4像素電路各別包含一第一部分、一第二部分、以及一第三部分，其在該第一方向上劃分， 在平面圖中，該第三發光元件的該第一電極與該第1-3像素電路的該第一部分至該第三部分重疊， 在平面圖中，該第四發光元件的該第一電極與該第1-4像素電路的該第一部分至該第三部分重疊， 在平面圖中，該第三發光元件的該像素開口與該第1-3像素電路的該第二部分以及該第三部分重疊，並且 在平面圖中，該第四發光元件的該像素開口與該第1-4像素電路的該第一部分以及該第二部分重疊。
  15. 如請求項10所述之顯示裝置，其中 該第一發光元件以及該第二發光元件發射一第一光。
  16. 如請求項15所述之顯示裝置，其中 該第一發光元件電性連接至該第1-1像素電路，並且該第二發光元件電性連接至該第1-2像素電路。
  17. 如請求項15所述之顯示裝置，其中 該發光元件層進一步包含一第三發光元件，係發射不同於該第一光的一第二光且與該第一發光元件相鄰，並且 該第一發光元件連接至該第三發光元件。
  18. 一種顯示裝置，包含： 一基底層； 一第一像素電路單元至一第四像素電路單元，係沿一方向佈置；以及 一第一發光單元至一第四發光單元，係分別沿該方向佈置且設置在該第一像素電路單元至該第四像素電路單元上，其中 該第一發光單元至該第四發光單元各別包含： 一第1-1發光元件； 一第1-2發光元件； 一第1-3發光元件；以及 一第1-4發光元件， 該第1-1發光元件至該第1-4發光元件各別包含： 一第一電極； 一發射層； 一第二電極；以及 一像素定義膜，係包含暴露出該第一電極的一部分的一像素開口， 該第一像素電路單元至該第四像素電路單元各別包含電性連接至該第1-1發光元件以及該第1-2發光元件的一第一像素電路、電性連接至該第1-3發光元件的一第二像素電路、以及電性連接至該第1-4發光元件的一第三像素電路，該第一像素電路至該第三像素電路各別包含： 一驅動電晶體，包含： 一源極； 一汲極； 一主動區；以及 一閘極，以及 一閘極導電層，並且 在該第一像素電路單元以及該第四像素電路單元中，該第1-1發光元件的該第一電極以及該第1-2發光元件的該第一電極在平面圖中與該第一像素電路的該閘極導電層重疊的面積係為相等的。
  19. 如請求項18所述之顯示裝置，其中 該第1-1發光元件的該像素開口以及該第1-2發光元件的該像素開口分別設置在該第一像素電路單元以及該第四像素電路單元的不同位置處。
  20. 如請求項18所述之顯示裝置，其中 該第1-1發光元件以及該第1-2發光元件發射一第一光， 該第1-3發光元件發射不同於該第一光的一第二光，並且 該第1-4發光元件發射不同於該第一光以及該第二光的一第三光。
TW112128891A 2022-08-09 2023-08-01 顯示裝置 TW202418974A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220099469A KR20240021365A (ko) 2022-08-09 2022-08-09 표시 장치
KR10-2022-0099469 2022-08-09

Publications (1)

Publication Number Publication Date
TW202418974A true TW202418974A (zh) 2024-05-01

Family

ID=89845971

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112128891A TW202418974A (zh) 2022-08-09 2023-08-01 顯示裝置

Country Status (4)

Country Link
US (1) US20240057383A1 (zh)
KR (1) KR20240021365A (zh)
TW (1) TW202418974A (zh)
WO (1) WO2024034932A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096051B1 (ko) * 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US11264430B2 (en) * 2016-02-18 2022-03-01 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel arrangement structure with misaligned repeating units, display substrate, display apparatus and method of fabrication thereof
CN110767720B (zh) * 2019-06-05 2020-09-08 昆山国显光电有限公司 显示基板、显示面板及显示装置
KR20220042007A (ko) * 2020-09-25 2022-04-04 삼성디스플레이 주식회사 발광 표시 장치
KR20220087668A (ko) * 2020-12-17 2022-06-27 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US20240057383A1 (en) 2024-02-15
KR20240021365A (ko) 2024-02-19
WO2024034932A1 (ko) 2024-02-15

Similar Documents

Publication Publication Date Title
US9941340B2 (en) Organic light-emitting diode display including a shielding electrode with reduced crosstalk
US10497886B2 (en) Display device
US11404522B2 (en) Display device having first and second gates disposed on a first side of an active area and a pattern disposed on a second side of the active area
US20180294325A1 (en) Organic light-emitting diode display
US11776474B2 (en) Display device
KR20190081005A (ko) 표시 장치
CN112419908B (zh) 显示装置和半导体器件
US20230200137A1 (en) Display device
TW202418974A (zh) 顯示裝置
EP4343844A1 (en) Display device
JP2020166178A (ja) 表示装置
CN220570913U (zh) 显示装置
CN113130566B (zh) 有机发光二极管显示装置
KR102512014B1 (ko) 표시 장치
KR20240091396A (ko) 표시 장치
KR20240107250A (ko) 표시 패널
KR20240108833A (ko) 표시 패널
KR20240082480A (ko) 표시 패널
CN118102779A (zh) 显示装置
KR20230089590A (ko) 표시장치 및 그 제조방법
KR20240038871A (ko) 표시 장치
CN117810229A (zh) 薄膜晶体管阵列基板及包括其的显示装置