CN118102779A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN118102779A
CN118102779A CN202311546605.6A CN202311546605A CN118102779A CN 118102779 A CN118102779 A CN 118102779A CN 202311546605 A CN202311546605 A CN 202311546605A CN 118102779 A CN118102779 A CN 118102779A
Authority
CN
China
Prior art keywords
layer
display device
substrate
openings
emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311546605.6A
Other languages
English (en)
Inventor
赵镛善
朴光雨
沈栋焕
李彦周
李震龙
张哲�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN118102779A publication Critical patent/CN118102779A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置，该显示装置包括：掩模层，具有多个开口；基板，位于掩模层下方，并且具有与多个开口相对应的多个第一槽；无机绝缘层，位于掩模层上，并且具有与多个开口中的至少一些相对应的通孔；以及有机绝缘层，位于无机绝缘层上并且填充通孔。

Description

显示装置
相关申请的交叉引用
本申请要求2022年11月28日提交至韩国知识产权局的第10-2022-0162028号韩国专利申请的优先权和权益，该申请的公开通过引用整体并入本文。
技术领域
一个或多个实施例涉及具有由于外部冲击而引起的缺陷的低发生率的显示装置。
背景技术
通常，在诸如有机发光显示装置的显示装置中，薄膜晶体管布置在每个(子)像素中以控制每个(子)像素的亮度。这些薄膜晶体管根据传输的数据信号等控制对应(子)像素的亮度。
发明内容
然而，在这样的现有显示装置中，由于来自外部的冲击而会发生缺陷的可能性相对高。
一个或多个实施例包括具有由于外部冲击而引起的缺陷的相对低的发生率的显示装置。然而，一个或多个实施例仅是示例，并且本公开的范围不限于此。
附加的方面将在下面的描述中部分地阐述，并且将部分地从描述显而易见，或者可以通过本公开的所呈现的实施例的实践而习得。
根据一个或多个实施例，显示装置包括：掩模层，具有多个开口；基板，布置在掩模层下方，并且具有与多个开口相对应的多个第一槽；无机绝缘层，布置在掩模层上，并且具有与多个开口中的至少一些相对应的通孔；以及有机绝缘层，布置在无机绝缘层上并且填充通孔。
当在垂直于基板的方向上观看时，多个开口可以与多个第一槽重叠。
多个开口可以与多个第一槽一一对应。
当在垂直于基板的方向上观看时，通孔中的每一个可以具有在长轴方向上延伸的形状，并且通孔中的每一个的在与长轴方向交叉的短轴方向上的宽度可以小于多个第一槽中的对应的一个的在短轴方向上的宽度。
显示装置可以进一步包括：阻挡层，布置在基板与无机绝缘层之间并且贯穿整个区域具有恒定的厚度。
显示装置可以进一步包括：阻挡层，布置在基板与无机绝缘层之间；以及缓冲层，布置在阻挡层与无机绝缘层之间，并且具有与通孔相对应的第二槽。
阻挡层可以贯穿整个区域具有恒定的厚度。
从第二槽中的每一个的底表面到基板的底表面的距离可以小于基板的厚度。
在第一槽中，从缓冲层的上表面到基板的底表面的距离可以小于基板的厚度。
当在垂直于基板的方向上观看时，第二槽可以与通孔重叠。
第二槽可以与通孔一一对应。
第二槽中的每一个的内侧表面和通孔中的对应的一个的内侧表面可以形成连续表面。
有机绝缘层可以进一步填充第二槽。
有机绝缘层可以接触第二槽中的每一个的底表面。
掩模层可以包括金属。
显示装置可以进一步包括：结合层，布置在基板与掩模层之间。
结合层可以包括无机绝缘材料。
结合层可以包括与多个开口相对应的多个附加开口。
当在垂直于基板的方向上观看时，多个开口可以与多个附加开口重叠。
多个开口可以与多个附加开口一一对应。
多个第一槽中的每一个的内侧表面、多个附加开口中的对应的一个的内侧表面以及多个开口中的对应的一个的内侧表面可以形成连续表面。
掩模层可以包括无机绝缘材料。
显示装置可以进一步包括：底部金属层，布置在掩模层与无机绝缘层之间，并且具有与多个开口相对应的多个孔。
显示装置可以进一步包括：半导体层，布置在掩模层与无机绝缘层之间，并且当在垂直于基板的方向上观看时被放置在掩模层内。
根据实施例的以下描述、附图和权利要求，这些和/或其他方面将变得显而易见并且更容易理解。
附图说明
根据下面结合附图的描述，本公开的某些实施例的以上和其他方面将更显而易见，在附图中：
图1是示意性地图示根据一个或多个实施例的显示装置的一部分的平面图；
图2是在图1的显示装置中包括的像素的等效电路图；
图3是示意性地图示在图1的显示装置中包括的像素中的薄膜晶体管和存储电容器等的位置的布局图；
图4至图11是示意性地图示图3中所示的显示装置的每层的元件(诸如薄膜晶体管和存储电容器)的布局图；
图12是示意性地图示图3的显示装置的沿线I-I’、II-II’和III-III’截取的截面的截面图；
图13是示意性地图示图3的显示装置的沿线IV-IV’和VI-VI’截取的截面的截面图；
图14是示意性地图示图3的显示装置的沿线V-V’截取的截面的截面图；
图15和图16是示意性地图示制造图3中所示的显示装置的工艺的截面图；
图17是示意性地图示在图3中所示的显示装置中包括的掩模层的整体外观的平面图；
图18是示意性地图示根据一个或多个实施例的显示装置的一部分的截面图；
图19是示意性地图示根据一个或多个实施例的显示装置的一部分的截面图；
图20是示意性地图示可以包括在根据一个或多个实施例的显示装置中的显示元件的结构的截面图；
图21至图24是图示可以包括在根据一个或多个实施例的显示装置中的显示元件的结构的示例的截面图；
图25是示意性地图示图23的显示元件的示例结构的截面图；
图26是示意性地图示图24的显示元件的示例结构的截面图；并且
图27是示意性地图示可以包括在根据一个或多个实施例的显示装置中的显示元件的结构的截面图。
具体实施方式
本公开的一些实施例的方面和实现这些方面的方法可以通过参考实施例的详细描述和附图而更容易地被理解。在下文中，将参照附图更详细地描述实施例。然而，所描述的实施例可以具有各种修改并且可以以不同的形式体现，并且不应被解释为仅限于在本文中图示的实施例。进一步，本公开的各种实施例的特征可以部分地或整体地组合或彼此组合，并且技术上的各种互锁和驱动是可能的。实施例可以彼此独立地实现，或者可以关联地一起实现。所描述的实施例被提供为示例，使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本公开的方面，并且应理解，本公开覆盖在本公开的思想和技术范围内的所有修改、等同和替换。相应地，对本领域普通技术人员完全理解本公开的方面不必要的工艺、元件和技术可以不被描述。
除非另外说明，否则在整个附图和书面描述中相同的附图标记、字符或其组合指代相同的元件，并且因此，将不重复相同的元件的描述。进一步，为了使描述清楚，与实施例的描述无关或不相关的部分可以不被示出。
在附图中，为了清楚，可能夸大元件、层和区的相对尺寸。附加地，在附图中交叉影线和/或阴影的使用通常被提供以阐明邻近元件之间的边界。因此，除非指明，否则交叉影线或阴影的存在或缺失都不传达或指示对元件的具体材料、材料性质、大小、比例、图示的元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。
在本文中，参考是实施例和/或中间结构的示意性图示的截面图示描述各种实施例。这样，应预期由于例如制造技术和/或公差而导致的图示的形状的变化。进一步，本文中公开的特定结构或功能描述仅是例示性的，以用于描述根据本公开的构思的实施例的目的。因此，本文中公开的实施例不应被解释为限于区的被图示的形状，而应包括由例如制造导致的形状的偏差。
例如，图示为矩形的注入区将通常在其边缘处具有被倒圆的或曲线的特征和/或注入浓度的梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的掩埋区可以在掩埋区与注入发生所通过的表面之间的区中导致一些注入。
因此，附图中图示的区本质上是示意性的，并且它们的形状不旨在图示设备的区的实际形状并且不旨在进行限制。附加地，如本领域技术人员将意识到的，可以以各种方式修改所描述的实施例，而全部不脱离本公开的精神或范围。
在详细描述中，为了解释的目的，阐述了许多特定细节以提供对各种实施例的透彻理解。然而，显而易见的是，可以在没有这些特定细节或在具有一个或多个等同布置的情况下实践各种实施例。在其他实例中，以框图形式示出了公知的结构和设备，以避免不必要地混淆各种实施例。
为了便于解释，在本文中可以使用诸如“下面”、“下方”、“下”、“下侧”、“之下”、“上方”、“上”和“上侧”等的空间相对术语来描述如附图中图示的一个元件或特征与另一(些)元件或特征的关系。将理解，除了附图中描绘的方位之外，空间相对术语旨在涵盖设备在使用或操作中的不同的方位。例如，如果附图中的设备被翻转，则被描述为在其他元件或特征“下方”、“下面”或“之下”的元件将随之被定向为在其他元件或特征“上方”。因此，示例术语“下方”和“之下”可以涵盖上方和下方两种方位。设备可以以其他方式定向(例如，旋转90度或以其他方位定向)，并且本文中使用的空间相对描述语应被相应地解释。类似地，当第一部分被描述为被布置在第二部分“上”时，这指示第一部分被布置在第二部分的上侧或下侧，而不限于在第二部分的基于重力方向的上侧。
进一步，短语“在平面图中”意味着从上方观察对象部分时，并且短语“在示意性截面图中”意味着从侧面观察通过垂直切割对象部分而截取的示意性截面时。术语“重叠”或“重叠的”意味着第一对象可以在第二对象的上方或下方或侧面，并且反之亦然。附加地，术语“重叠”可以包括层叠、堆叠、面向或面对、在……之上延伸、覆盖或部分覆盖或者如本领域普通技术人员将了解和理解的任何其他合适的术语。表达“不重叠”可以包括诸如“与……分开”或“设置在……旁边”或“从……偏移”的含义以及如本领域普通技术人员将了解和理解的任何其他合适的等同。术语“面向”和“面对”可以意味着第一对象可以直接或间接地与第二对象相对。在第三对象介于第一对象与第二对象之间的情况下，第一对象和第二对象可以被理解为彼此间接地相对，尽管仍然彼此面对。
将理解，当元件、层、区或部件被称为“形成在”另一元件、层、区或部件“上”、“在”另一元件、层、区或部件“上”、“连接到”或“(可操作地或通信地)耦接到”另一元件、层、区或部件时，该元件、层、区或部件可以直接形成在另一元件、层、区或部件上、直接在另一元件、层、区或部件上、直接连接到或耦接到另一元件、层、区或部件，或者间接形成在另一元件、层、区或部件上、间接在另一元件、层、区或部件上、间接连接到或耦接到另一元件、层、区或部件，使得可以存在一个或多个居间的元件、层、区或部件。另外，这可以统称为直接或间接地耦接或连接以及整体或非整体地耦接或连接。例如，当层、区或部件被称为“电连接”或“电耦接”到另一层、区或部件时，该层、区或部件可以直接地电连接或耦接到另一层、区或部件，或者可以存在居间的层、区或部件。然而，“直接连接/直接耦接”或“直接在……上”指的是一个部件直接连接到或耦接到另一部件，或者直接在另一部件上，而没有居间的部件。另外，在本说明书中，当层、膜、区域或板等的一部分形成在另一部分上时，形成方向不限于上方向，还包括在侧表面或下方向上形成该一部分。相反，当层、膜、区域或板等的一部分形成在另一部分“之下”时，这不仅包括该一部分“直接”在另一部分“下面”的情况，而且还包括在该一部分与另一部分之间进一步存在又一部分的情况。同时，可以类似地解释描述部件之间的关系的其他表达，诸如“在……之间”和“直接在……之间”或者“与……邻近”和“与……直接邻近”。此外，还将理解，当元件或层被称为在两个元件或层“之间”时，该元件或层可以是该两个元件或层之间的唯一的元件或层，或者也可以存在一个或多个居间的元件或层。
为了本公开的目的，当在元件的列表之后时，诸如“……中的至少一个”或“……中的任何一个”的表达修饰整个元件的列表并且不修饰列表的单个元件。例如，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z、X、Y和Z中的两个或更多个的任何组合(诸如，例如，XYZ、XYY、YZ和ZZ)或其任何变体。类似地，诸如“A和B中的至少一个”的表达可以包括A、B或者A和B。如本文中使用的，“或”通常意味着“和/或”，并且术语“和/或”包括相关列出的项目中的一个或多个的任意和所有组合。例如，诸如“A和/或B”的表达可以包括A、B或者A和B。类似地，当在元件的列表之后/之前时，诸如“……中的至少一个”、“多个”、“……中的一个”和其他介词短语的表达修饰整个元件的列表并且不修饰列表的单个元件。
将理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应受这些术语的限制。这些术语用于将一个元件、部件、区、层或部分与另一元件、部件、区、层或部分区分开。因此，以下描述的第一元件、部件、区、层或部分可以被称为第二元件、部件、区、层或部分，而不脱离本公开的精神和范围。将元件描述为“第一”元件可以不要求或不暗示第二元件或其他元件的存在。术语“第一”、“第二”等在本文中还可以用于区分元件的不同类别或组。为了简洁，术语“第一”、“第二”等可以分别表示“第一类别(或第一组)”、“第二类别(或第二组)”等。
在示例中，x方向、y方向和/或z方向不限于与直角坐标系的三个轴对应的方向，并且可以在更广泛的意义上被解释。例如，x方向、y方向和z方向可以彼此垂直，或者可以表示彼此不垂直的不同方向。这同样适用于第一方向、第二方向和/或第三方向。
本文中使用的术语仅为了描述具体实施例的目的，并不旨在限制本公开。如本文中使用的，单数形式“一”旨在也包括复数形式，而复数形式也旨在包括单数形式，除非上下文另外明确指示。将进一步理解，当在本说明书中使用时，术语“包括”、“具有”和“包含”指明所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。
如本文中使用的，术语“基本上”、“约”、“近似”和类似的术语被用作近似术语而不是程度术语，并且旨在考虑本领域普通技术人员将公认的测量的值或计算的值的固有偏差。考虑讨论中的测量和与具体量的测量相关联的误差(即测量***的限制)，如本文中使用的“约”或“近似”包括所陈述的值并且意味着在由本领域普通技术人员确定的具体值的可接受偏差范围内。例如，“约”可以意味着在一个或多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。进一步，当描述本公开的实施例时，“可以”的使用指的是“本公开的一个或多个实施例”。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。将进一步理解，诸如那些在常用词典中定义的术语应被解释为具有与它们在相关技术和/或本说明书的背景中的含义一致的含义，并且不应以理想化的或过于正式的意义来解释，除非本文中明确地如此限定。
图1是示意性地图示根据一个或多个实施例的显示装置的一部分的平面图。
如图1中所示，显示装置可以包括显示面板10。显示装置可以是包括显示面板10的任何显示装置。例如，显示装置可以包括诸如智能电话、平板计算机、膝上型计算机、电视或广告板的各种产品。
显示面板10可以包括显示区域DA以及在显示区域DA外部的***区域PA。显示区域DA可以包括其中显示图像的部分，并且多个像素可以布置在显示区域DA中。当在大约垂直于显示面板10的方向上观看时，显示面板10可以具有诸如圆形、椭圆形、多边形或特定图形的各种形状。在图1中，显示区域DA具有带有被倒圆的拐角的基本上矩形的形状。
***区域PA可以布置在显示区域DA外部。***区域PA的一部分的(在x方向上的)宽度可以小于显示区域DA的(在x方向上的)宽度。如以下描述的，通过这样的结构，如果合适的话，***区域PA的至少一部分可以容易地是可弯曲的。
因为显示面板10包括基板100(参见图12)，所以可以陈述为基板100包括显示区域DA和***区域PA。在下文中，为了便于描述，基板100将被描述为包括显示区域DA和***区域PA。
如果合适的话，可以说显示面板10包括主区域MR、主区域MR外部的弯曲区域BR以及在弯曲区域BR周围放置在主区域MR的相反侧的副区域SR。在弯曲区域BR中，显示面板10可以被弯曲，使得当在z方向上观看时，副区域SR的至少一部分与主区域MR重叠。然而，本公开不限于可弯曲的显示装置，并且可以适用于不可弯曲的显示装置。副区域SR可以包括非显示区域。通过在弯曲区域BR中弯曲显示面板10，当从正面(在-z方向上)观看显示装置时，非显示区域可能是不可见的，并且即使在非显示区域是可见的情况下，也可以减少非显示区域的可见部分。
驱动芯片20等可以布置在显示面板10的副区域SR中。驱动芯片20可以包括被配置成驱动显示面板10的集成电路。集成电路可以包括被配置成生成数据信号的数据驱动集成电路，但本公开不限于此。
驱动芯片20可以安装在显示面板10的副区域SR中。驱动芯片20与显示区域DA的显示表面安装在同一表面上，但如以上描述的，当显示面板10在弯曲区域BR中被弯曲时，驱动芯片20可以位于主区域MR的后表面上。
印刷电路板30等可以附接到显示面板10的副区域SR的末端。印刷电路板30等可以通过基板100上的焊盘电连接到驱动芯片20等。
尽管在下文中有机发光显示装置被描述为根据一个或多个实施例的显示装置的示例，但本公开的显示装置不限于此。在一个或多个其他实施例中，本公开的显示装置可以包括诸如无机发光显示装置(无机发光显示器或无机电致发光(EL)显示器)或量子点发光显示器的显示装置。例如，在显示装置中包括的显示元件的发射层可以包括有机材料或无机材料。另外，显示装置可以具有发射层和在从发射层发射的光的路径中的量子点层。
如以上描述的，显示面板10可以包括基板100。在显示面板10中包括的各种元件可以位于基板100之上。基板100可以包括玻璃、金属或聚合物树脂。如以上描述的，当显示面板10在弯曲区域BR中被弯曲时，基板100是柔性的或可弯曲的可能是合适的。在这种情况下，基板100可以包括聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。然而，基板100可以具有包括两层和在该两层之间的阻挡层的多层结构，该两层中的每一个可以包括聚合物树脂，并且阻挡层可以包括诸如氧化硅、氮化硅和氧氮化硅的无机材料，并且可以进行各种修改。
多个像素可以在显示区域DA中。像素中的每一个指的是子像素，并且可以包括诸如有机发光二极管的显示元件。像素可以发射例如红光、绿光、蓝光或白光。
像素可以电连接到布置在***区域PA中的外部电路。在***区域PA中，扫描驱动电路、发射控制驱动电路、端子、驱动电源线和电极电源线等可以被布置。扫描驱动电路可以通过扫描线SL(参见图2)将扫描信号提供到像素。发射控制驱动电路可以通过发射控制线将发射控制信号提供到像素。布置在基板100的***区域PA中的端子可以被暴露而不被绝缘层覆盖，并且可以电连接到印刷电路板30。印刷电路板30的端子可以电连接到显示面板10的端子。
印刷电路板30将信号或电力从控制器传输到显示面板10。由控制器生成的控制信号可以通过印刷电路板30传输到驱动电路。另外，控制器可以将第一电力电压ELVDD(参见图2)传输到驱动电源线，并且可以将第二电力电压ELVSS(参见图2)提供到电极电源线。是驱动电压的第一电力电压ELVDD可以通过驱动电源线1730(参见图11)被传输到连接到驱动电源线的每个像素，并且是公共电压的第二电力电压ELVSS可以被传输到连接到电极电源线的像素的对电极230(参见图12)。电极电源线可以具有一侧开放的环形形状，并且可以具有部分地围绕显示区域DA的形状。
控制器可以生成数据信号，并且所生成的数据信号可以通过驱动芯片20和数据线1710(参见图11)被传输到像素。
作为参考，“线”可以指的是“布线”。这同样适用于以下要描述的实施例及其修改。
图2是在图1的显示装置中包括的像素P的等效电路图。如图2中所示，像素P可以包括像素电路PC和电连接到像素电路PC的有机发光二极管OLED。
如图2中所示，像素电路PC可以包括多个薄膜晶体管T1至T7以及存储电容器Cst。多个薄膜晶体管T1至T7和存储电容器Cst可以连接到信号线SL1、SL2、SLp、SLn、EL和DL、第一初始化电压线VL1、第二初始化电压线VL2和驱动电压供给线PL。这些线中的至少任何一条(例如，驱动电压供给线PL)可以由邻近的像素P共享。
多个薄膜晶体管T1至T7可以包括驱动晶体管T1、开关晶体管T2、补偿晶体管T3、第一初始化晶体管T4、操作控制晶体管T5、发射控制晶体管T6和第二初始化晶体管T7。
有机发光二极管OLED可以包括像素电极和对电极，其中像素电极可以经由发射控制晶体管T6连接到驱动晶体管T1并可以接收驱动电流，并且对电极可以接收第二电力电压ELVSS。有机发光二极管OLED可以生成与驱动电流相对应的亮度的光。
多个薄膜晶体管T1至T7中的一些薄膜晶体管可以是N沟道金属氧化物半导体场效应晶体管(N沟道MOSFET或NMOS)，并且其他薄膜晶体管可以是P沟道MOSFET(PMOS)。例如，多个薄膜晶体管T1至T7当中的补偿晶体管T3和第一初始化晶体管T4可以是NMOS，并且其他薄膜晶体管可以是PMOS。在一些实施例中，多个薄膜晶体管T1至T7当中的补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7可以是NMOS，并且其他薄膜晶体管可以是PMOS。在一些实施例中，多个薄膜晶体管T1至T7可以全部是NMOS，或者可以全部是PMOS。多个薄膜晶体管T1至T7中的每一个可以包括非晶硅或多晶硅。如果合适的话，作为NMOS的薄膜晶体管可以包括氧化物半导体。在下文中，为了便于描述，将补偿晶体管T3和第一初始化晶体管T4描述为包括氧化物半导体的NMOS，并且其他薄膜晶体管是PMOS。
信号线可以包括被配置成将第一扫描信号Sn传输到开关晶体管T2的第一扫描线SL1、被配置成将第二扫描信号Sn’传输到补偿晶体管T3的第二扫描线SL2、被配置成将先前扫描信号Sn-1传输到第一初始化晶体管T4的先前扫描线SLp、被配置成将下一扫描信号Sn+1传输到第二初始化晶体管T7的下一扫描线SLn、被配置成将发射控制信号En传输到操作控制晶体管T5和发射控制晶体管T6的发射控制线EL以及与第一扫描线SL1交叉并且被配置成将数据信号Dm传输到开关晶体管T2的数据线DL。
驱动电压供给线PL可以被配置成将驱动电压ELVDD传输到驱动晶体管T1，第一初始化电压线VL1可以被配置成将第一初始化电压Vint1传输到第一初始化晶体管T4以用于初始化驱动晶体管T1，并且第二初始化电压线VL2可以被配置成将第二初始化电压Vint2传输到第二初始化晶体管T7以用于初始化有机发光二极管OLED的像素电极。
驱动晶体管T1的驱动栅电极可以通过第二节点N2连接到存储电容器Cst，其中驱动晶体管T1的源区和漏区中的任意一个可以通过第一节点N1经由操作控制晶体管T5连接到驱动电压供给线PL，并且驱动晶体管T1的源区和漏区中的另一个可以通过第三节点N3经由发射控制晶体管T6电连接到有机发光二极管OLED的像素电极。驱动晶体管T1可以根据开关晶体管T2的开关操作接收数据信号Dm，并且可以将驱动电流供给到有机发光二极管OLED。换句话说，驱动晶体管T1可以响应于施加到第二节点N2的、根据数据信号Dm变化的电压来控制从电连接到驱动电压供给线PL的第一节点N1流到有机发光二极管OLED的电流的量。
开关晶体管T2的开关栅电极可以连接到被配置成将第一扫描信号Sn传输到开关晶体管T2的第一扫描线SL1，其中开关晶体管T2的源区和漏区中的任意一个可以连接到数据线DL，并且开关晶体管T2的源区和漏区中的另一个可以经由操作控制晶体管T5连接到驱动电压供给线PL，并且还可以通过第一节点N1连接到驱动晶体管T1。响应于施加到第一扫描线SL1的电压，开关晶体管T2可以被配置成将数据信号Dm从数据线DL传输到第一节点N1。换句话说，开关晶体管T2可以响应于通过第一扫描线SL1接收的第一扫描信号Sn而导通，并且可以执行开关操作，以用于将经由数据线DL接收的数据信号Dm通过第一节点N1传输到驱动晶体管T1。
补偿晶体管T3的补偿栅电极可以连接到第二扫描线SL2。补偿晶体管T3的源区和漏区中的任意一个可以通过第三节点N3经由发射控制晶体管T6连接到有机发光二极管OLED的像素电极。补偿晶体管T3的源区和漏区中的另一个可以通过第二节点N2连接到存储电容器Cst的第一电容器电极CE1和驱动晶体管T1的驱动栅电极。如以上描述的补偿晶体管T3可以响应于通过第二扫描线SL2接收的第二扫描信号Sn’而导通，并且可以将驱动晶体管T1二极管连接。
第一初始化晶体管T4的第一初始化栅电极可以连接到先前扫描线SLp。第一初始化晶体管T4的源区和漏区中的任意一个可以连接到第一初始化电压线VL1。第一初始化晶体管T4的源区和漏区中的另一个可以通过第二节点N2连接到存储电容器Cst的第一电容器电极CE1和驱动晶体管T1的驱动栅电极。第一初始化晶体管T4可以被配置成响应于施加到先前扫描线SLp的电压，将第一初始化电压Vint1从第一初始化电压线VL1施加到第二节点N2。换句话说，第一初始化晶体管T4可以响应于通过先前扫描线SLp接收的先前扫描信号Sn-1而导通，并且可以执行用于将第一初始化电压Vint1施加到驱动晶体管T1的驱动栅电极并且用于初始化驱动晶体管T1的驱动栅电极的电压的初始化操作。
操作控制晶体管T5的操作控制栅电极可以连接到发射控制线EL，其中操作控制晶体管T5的源区和漏区中的任意一个可以连接到驱动电压供给线PL，并且操作控制晶体管T5的源区和漏区中的另一个可以通过第一节点N1连接到驱动晶体管T1和开关晶体管T2。
发射控制晶体管T6的发射控制栅电极可以连接到发射控制线EL，其中发射控制晶体管T6的源区和漏区中的任意一个可以通过第三节点N3连接到驱动晶体管T1和补偿晶体管T3，并且发射控制晶体管T6的源区和漏区中的另一个可以电连接到有机发光二极管OLED的像素电极。
操作控制晶体管T5和发射控制晶体管T6可以响应于通过发射控制线EL接收的发射控制信号En而同步或基本上同时导通，使得驱动电压ELVDD被施加到有机发光二极管OLED，并且使得驱动电流在有机发光二极管OLED中流动。
第二初始化晶体管T7的第二初始化栅电极可以连接到下一扫描线SLn，其中第二初始化晶体管T7的源区和漏区中的任意一个可以连接到有机发光二极管OLED的像素电极，并且第二初始化晶体管T7的源区和漏区中的另一个可以连接到第二初始化电压线VL2并且可以接收第二初始化电压Vint2。第二初始化晶体管T7可以响应于通过下一扫描线SLn接收的下一扫描信号Sn+1而导通，使得有机发光二极管OLED的像素电极被初始化。下一扫描线SLn和第一扫描线SL1可以是同一条线。在这种情况下，对应的扫描线可以被配置成以时间差传输相同的电信号，并且可以用作第一扫描线SL1且也可以用作下一扫描线SLn。换句话说，下一扫描线SLn可以包括与图2中所示的像素P邻近并且电连接到数据线DL的像素的第一扫描线。
如图2中所示，第二初始化晶体管T7可以连接到下一扫描线SLn。然而，本公开不限于此，并且第二初始化晶体管T7可以连接到发射控制线EL，并且可以根据发射控制信号En被驱动。
存储电容器Cst可以包括第一电容器电极CE1和第二电容器电极CE2。存储电容器Cst的第一电容器电极CE1可以通过第二节点N2连接到驱动晶体管T1的驱动栅电极，并且存储电容器Cst的第二电容器电极CE2可以连接到驱动电压供给线PL。存储电容器Cst可以存储与驱动晶体管T1的驱动栅电极的电压和驱动电压ELVDD之间的电压差相对应的电荷。
以下描述根据一个或多个实施例的每个像素P的详细操作。
在初始化时段期间，当通过先前扫描线SLp供给先前扫描信号Sn-1时，第一初始化晶体管T4可以响应于先前扫描信号Sn-1而导通，并且驱动晶体管T1可以根据通过第一初始化电压线VL1供给的第一初始化电压Vint1被初始化。
在数据编程时段期间，当第一扫描信号Sn和第二扫描信号Sn’分别通过第一扫描线SL1和第二扫描线SL2供给时，开关晶体管T2和补偿晶体管T3可以分别响应于第一扫描信号Sn和第二扫描线Sn’而导通。在这种情况下，驱动晶体管T1可以被导通的补偿晶体管T3二极管连接，并且可以在正向方向上偏置。然后，通过将通过数据线DL接收的数据信号Dm减去驱动晶体管T1的阈值电压(Vth)而获得的补偿电压(Dm+Vth，其中Vth具有负值)可以被施加到驱动晶体管T1的驱动栅电极。驱动电压ELVDD和补偿电压(Dm+Vth)分别被施加到存储电容器Cst的相对端，并且与存储电容器Cst的相对端之间的电压差相对应的电荷可以存储在存储电容器Cst中。
在发射时段期间，操作控制晶体管T5和发射控制晶体管T6可以响应于通过发射控制线EL接收的发射控制信号En而导通。与驱动晶体管T1的驱动栅电极的电压和驱动电压ELVDD之间的电压差相对应的驱动电流可以被生成，并且驱动电流可以通过发射控制晶体管T6被供给到有机发光二极管OLED。
如以上描述的，多个薄膜晶体管T1至T7中的一些可以包括氧化物半导体。例如，补偿晶体管T3和第一初始化晶体管T4可以包括氧化物半导体。
在可靠性相对高的多晶硅的情况下，多晶硅可以精确地被控制使得期望的电流流动。相应地，当包括可靠性高的多晶硅的半导体层被包括在直接影响显示装置的亮度的驱动晶体管T1中时，可以实现高分辨率显示装置。另外，氧化物半导体具有高载流子迁移率和低泄漏电流，并且因此，即使当驱动时间相对长时，电压降也不会不合适地大。换句话说，在氧化物半导体中，即使当以相对低的频率驱动显示装置时，根据电压降的图像的颜色的改变也不会不合适地大，并且因此，可以以低频驱动显示装置。相应地，当补偿晶体管T3和第一初始化晶体管T4包括氧化物半导体时，可以实现具有减少的功耗同时减少或防止泄漏电流的显示装置。
同时，这样的氧化物半导体可能对光敏感，并且因此，电流的量等可能取决于外部光而变化。相应地，金属层可以位于氧化物半导体之下，并且可以吸收或反射外部光。相应地，如图2中所示，在包括氧化物半导体的补偿晶体管T3和第一初始化晶体管T4中的每一个中，栅电极可以位于氧化物半导体层之上和下方。换句话说，当在垂直于基板100的上表面的方向(z方向)上观看时，位于氧化物半导体之下的金属层可以与氧化物半导体重叠。
图3是示意性地图示在图1的显示装置中包括的像素中的薄膜晶体管T1至T7和存储电容器Cst等的位置的布局图。图4至图11是示意性地图示图3中所示的显示装置的每层的元件(诸如薄膜晶体管T1至T7和存储电容器Cst)的布局图。
图12是示意性地图示图3的显示装置的沿线I-I’、II-II’和III-III’截取的截面的截面图。图13是示意性地图示图3的显示装置的沿线IV-IV’和VI-VI’截取的截面的截面图。图14是示意性地图示图3的显示装置的沿线V-V’截取的截面的截面图。
如这些附图中所示，显示装置可以包括彼此邻近的第一像素P1和第二像素P2。如图3等中所示，第一像素P1和第二像素P2可以相对于虚拟线基本上彼此对称。然而，本公开不限于此，并且第一像素P1和第二像素P2可以不彼此对称，而是可以具有相同的配置或者可以具有不同的配置。
第一像素P1可以包括第一像素电路PC1，并且第二像素P2可以包括第二像素电路PC2。在下文中，为了便于描述，一些导电图案基于第一像素电路PC1被描述，但这些导电图案也可以基本上对称地布置在第二像素电路PC2中。
如图4至图11中顺序地示出的，图4中的掩模层1010、图5中的第一半导体层1100、图6中的第一栅层1200、图7中的第二栅层1300、图8中的第二半导体层1400、图9中的第三栅层1500、图10中的第一源漏层1600以及图11中的第二源漏层1700从靠近基板100的位置开始在远离基板100的方向上顺序地设置。
另外，绝缘层可以位于这些层之间。例如，如图12和图13中所示，结合层101可以位于基板100与图4的掩模层1010之间。阻挡层103和缓冲层105可以位于图4的掩模层1010与图5的第一半导体层1100之间。第一栅绝缘层113可以位于图5的第一半导体层1100与图6的第一栅层1200之间。第二栅绝缘层115可以位于图6的第一栅层1200与图7的第二栅层1300之间。第一层间绝缘层117可以位于图7的第二栅层1300与图8的第二半导体层1400之间。第三栅绝缘层118可以位于图8的第二半导体层1400与图9的第三栅层1500之间。第二层间绝缘层119可以位于图9的第三栅层1500与图10的第一源漏层1600之间。第一平坦化层121可以位于图10的第一源漏层1600与图11的第二源漏层1700之间。另外，第二平坦化层123可以位于第二源漏层1700上。
根据需要，绝缘层中的每一个可以具有单层结构或多层结构。不同层的元件可以通过在绝缘层中形成的接触孔彼此电连接。
图4中所示的掩模层1010可以具有(例如，限定)多个开口1010OP。掩模层1010可以包括诸如钼、银、铜或铝的金属。掩模层1010可以用于在基板100中形成第一槽100GV(参见图13)。换句话说，通过使用掩模层1010干法蚀刻基板100，与掩模层1010的多个开口1010OP相对应的第一槽100GV可以形成在基板100的在+z方向上的上表面上。另外，掩模层1010可以用于使图5中所示的第一半导体层1100的结晶平滑。从这个角度来看，掩模层1010可以被称为位于第一半导体层1100下方的底部金属层(BML)。这将在后面描述。
当掩模层1010直接形成在基板100上时，因为包括金属的掩模层1010与基板100之间的结合力可能相对低，所以在制造或后续使用期间，掩模层1010与基板100之间可能发生剥离。相应地，为了减少或防止这样的问题发生的可能性，结合层101(参见图13)可以位于掩模层1010与基板100之间。换句话说，包括无机绝缘材料(诸如氧化硅、氮化硅、氧氮化硅、氧化铝、氧化钛、氧化钽、氧化铪和/或氧化锌)的结合层101可以形成在基板100上，并且然后，包括金属的掩模层1010可以形成在结合层101上。
包括氧化硅、氮化硅、氧氮化硅、氧化铝、氧化钛、氧化钽、氧化铪和/或氧化锌的阻挡层103(参见图12)可以位于掩模层1010上。阻挡层103可以减少或防止金属原子或杂质从基板100朝向位于基板100上的第一半导体层1100扩散。
包括氧化硅、氮化硅、氧氮化硅、氧化铝、氧化钛、氧化钽、氧化铪和/或氧化锌的缓冲层105(参见图12)可以位于阻挡层103上。在形成第一半导体层1100的结晶工艺期间，缓冲层105可以调节提供热量的速率，使得第一半导体层1100均匀地结晶。
图5中所示的第一半导体层1100可以位于缓冲层105上。为了便于描述，图5图示了第一半导体层1100与掩模层1010重叠。
第一半导体层1100可以包括硅半导体。例如，第一半导体层1100可以包括非晶硅或多晶硅。例如，第一半导体层1100可以包括在相对低的温度下结晶的多晶硅。如果合适的话，离子可以被注入到第一半导体层1100的至少一部分中。
从图5中可以看出，当在垂直于基板100的方向上(例如，在z方向上)观看时，第一半导体层1100可以位于掩模层1010内。为了形成第一半导体层1100，非晶硅层可以形成在基板100上并且通过将准分子激光束等照射到非晶硅层来结晶，以形成多晶硅层。然后，可以通过图案化多晶硅层来形成图5中所示的第一半导体层1100。第一半导体层1100在若干像素中应具有均匀的电特性，使得当相同的电信号被施加到像素时，可以从像素发射具有相对均匀的亮度的光。因此，为了减少或防止第一半导体层1100被基板100的第一槽100GV物理地影响的可能性，当在垂直于基板100的方向(z方向)上观看时，第一半导体层1100可以位于掩模层1010内。另外，通过这样做，当非晶硅层形成在基板100上并且通过将准分子激光束等照射到非晶硅层来结晶以形成多晶硅层时，可以在放置在掩模层1010内的非晶硅层的一部分中基本上均匀地执行结晶化。
因为驱动晶体管T1、开关晶体管T2、操作控制晶体管T5、发射控制晶体管T6和第二初始化晶体管T7可以是如以上描述的PMOS，所以在这种情况下，这些薄膜晶体管可以沿图5中所示的第一半导体层1100被放置。另外，第一半导体层1100可以具有整体上在第一方向(+y方向)上延伸的形状。
第一栅绝缘层113可以位于基板100之上并且覆盖第一半导体层1100。第一栅绝缘层113可以包括绝缘材料。例如，第一栅绝缘层113可以包括诸如氧化硅、氮化硅、氧氮化硅、氧化铝、氧化钛、氧化钽、氧化铪和/或氧化锌的无机绝缘材料。
图6中所示的第一栅层1200可以位于第一栅绝缘层113上。在图6中，为了便于描述，第一半导体层1100与第一栅层1200一起示出。第一栅层1200可以包括第一栅线1210、第一栅电极1220和第二栅线1230。
第一栅线1210可以在第二方向(+x方向)上延伸。第一栅线1210可以是图2中的第一扫描线SL1或下一扫描线SLn。换句话说，在图6中所示的第一像素P1中，第一栅线1210可以对应于图2中的第一扫描线SL1，并且在第一方向(+y方向)上与第一像素P1邻近的像素中，第一栅线1210可以对应于图2中的下一扫描线SLn。相应地，第一扫描信号Sn和下一扫描信号Sn+1可以通过第一栅线1210被施加到像素。第一栅线1210的与第一半导体层1100重叠的部分可以包括开关晶体管T2的开关栅电极和第二初始化晶体管T7的第二初始化栅电极。
第一栅电极1220可以具有单独的形状。第一栅电极1220可以包括驱动晶体管T1的驱动栅电极。作为参考，第一半导体层1100的与第一栅电极1220重叠的部分及其周围的部分可以被称为驱动半导体层。
第二栅线1230可以在第二方向(+x方向)上延伸。第二栅线1230可以对应于图2中的发射控制线EL。第二栅线1230的与第一半导体层1100重叠的部分可以包括操作控制晶体管T5的操作控制栅电极和发射控制晶体管T6的发射控制栅电极。发射控制信号En可以通过第二栅线1230被施加到像素。
第一栅层1200可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第一栅层1200可以包括银(Ag)、包含Ag的合金、钼(Mo)、包含Mo的合金、铝(Al)、包含Al的合金、氮化铝(AlNx)、钨(W)、氮化钨(WNx)、铜(Cu)、镍(Ni)、铬(Cr)、氮化铬(CrNx)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)或氧化铟锌(IZO)等。第一栅层1200可以具有多层结构，诸如Mo层和Al层的两层结构或者Mo层、Al层和另一Mo层的三层结构。
第二栅绝缘层115可以位于第一栅绝缘层113上并且覆盖第一栅层1200。第二栅绝缘层115可以与第一栅绝缘层113包括相同/相似的绝缘材料。
图7中所示的第二栅层1300可以位于第二栅绝缘层115上。第二栅层1300可以包括第三栅线1310、第四栅线1320、电容器上电极1330和第一初始化电压线1340(即，图2中的第一初始化电压线VL1)。
第三栅线1310可以在第二方向(+x方向)上延伸。第三栅线1310可以对应于图2中的先前扫描线SLp。当在垂直于基板100的方向(z方向)上观看时，第三栅线1310可以与第一栅线1210隔开。先前扫描信号Sn-1可以通过第三栅线1310被施加到像素。第三栅线1310的与以下要描述的第二半导体层1400重叠的部分可以包括第一初始化晶体管T4的第一初始化下栅电极。
第四栅线1320也可以在第二方向(+x方向)上延伸。第四栅线1320可以对应于图2中的第二扫描线SL2。当在垂直于基板100的方向(z方向)上观看时，第四栅线1320可以与第一栅线1210和第三栅线1310隔开。第二扫描信号Sn’可以通过第四栅线1320被施加到像素。第四栅线1320的与以下要描述的第二半导体层1400重叠的部分可以包括补偿晶体管T3的补偿下栅电极。
第三栅线1310和第四栅线1320可以位于以下要参照图8描述的第二半导体层1400之下，并且可以用作栅电极且还用作用于保护第二半导体层1400的与第三栅线1310和第四栅线1320重叠的部分的下保护金属。
电容器上电极1330可以与第一栅电极1220重叠并且在第二方向(+x方向)上延伸。以上描述的电容器上电极1330可以与第一栅电极1220一起构成存储电容器Cst，以对应于图2中的第二电容器电极CE2。驱动电压ELVDD可以被施加到电容器上电极1330。另外，穿过电容器上电极1330的孔可以限定在电容器上电极1330中，并且第一栅电极1220的至少一部分可以与该孔重叠。
对应于图2中的第一初始化电压线VL1的第一初始化电压线1340可以在第二方向(+x方向)上延伸。当在垂直于基板100的方向(z方向)上观看时，第一初始化电压线1340可以与第三栅线1310隔开。第一初始化电压Vint1可以通过第一初始化电压线1340被施加到像素。第一初始化电压线1340可以至少部分地与以下要描述的第二半导体层1400重叠，并且可以被配置成将第一初始化电压Vint1施加到第二半导体层1400。第一初始化电压线1340可以通过以下要参照图10描述的接触孔1680CNT1、1680CNT2和1680CNT3电连接到第二半导体层1400。
第二栅层1300可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第二栅层1300可以包括Ag、包含Ag的合金、Mo、包含Mo的合金、Al、包含Al的合金、AlNx、W、WNx、Cu、Ni、Cr、CrNx、Ti、Ta、Pt、Sc、ITO或IZO。第二栅层1300可以具有多层结构，诸如Mo层和Al层的两层结构或者Mo层、Al层和另一Mo层的三层结构。
第一层间绝缘层117可以位于第二栅绝缘层115上并且覆盖第二栅层1300。第一层间绝缘层117可以包括绝缘材料。例如，第一层间绝缘层117可以包括氧化硅、氮化硅、氧氮化硅、氧化铝、氧化钛、氧化钽、氧化铪和/或氧化锌。
图8中所示的第二半导体层1400可以位于第一层间绝缘层117上。第二半导体层1400可以包括氧化物半导体。例如，第二半导体层1400可以包括Zn氧化物类材料(具体地，Zn氧化物、In-Zn氧化物或Ga-In-Zn氧化物)。可以进行各种修改，并且第二半导体层1400可以包括诸如In-Ga-Zn-O(IGZO)、In-Sn-Zn-O(ITZO)或In-Ga-Sn-Zn-O(IGTZO)的、其中诸如铟(In)、镓(Ga)和/或锡(Sn)的金属包含在ZnO中的氧化物半导体。
第二半导体层1400可以位于与第一半导体层1100位于其上的层不同的层上，并且当在垂直于基板100的方向(z方向)上观看时，第二半导体层1400可以不与第一半导体层1100重叠。
第三栅绝缘层118可以位于第一层间绝缘层117上并且覆盖第二半导体层1400。第三栅绝缘层118可以包括绝缘材料。然而，如果合适的话，第三栅绝缘层118可以仅位于第二半导体层1400的一部分上，而不位于第一层间绝缘层117上。在这种情况下，第三栅绝缘层118可以与以下要参照图9描述的第三栅层1500具有相同的图案。换句话说，当在垂直于基板100的方向(z方向)上观看时，第三栅绝缘层118可以完全或几乎完全与第三栅层1500重叠。这可以通过同步或基本上同时图案化第三栅绝缘层118和第三栅层1500来实现。在这种情况下，在第二半导体层1400中，除了与第三栅层1500重叠的沟道区之外，源区和漏区可以不被第三栅绝缘层118覆盖。相应地，源区和漏区可以与第二层间绝缘层119直接接触。第三栅绝缘层118可以包括氧化硅、氮化硅、氧氮化硅、氧化铝、氧化钛、氧化钽、氧化铪和/或氧化锌。
图9中所示的第三栅层1500可以位于第三栅绝缘层118上。第三栅层1500可以包括第五栅线1520和第六栅线1530。
第五栅线1520可以在第二方向(+x方向)上延伸。当在垂直于基板100的方向(z方向)上观看时，第五栅线1520可以与第三栅线1310重叠。第五栅线1520的与第二半导体层1400重叠的部分可以包括第一初始化晶体管T4的第一初始化上栅电极。第二半导体层1400的与第五栅线1520重叠的部分及其周围的部分可以被称为第一初始化半导体层。第五栅线1520可以电连接到第三栅线1310。例如，
第五栅线1520可以通过限定在第五栅线1520与第三栅线1310之间的绝缘层中的接触孔而电连接到第三栅线1310。该接触孔可以位于显示区域DA中或者可以位于***区域PA中。相应地，第五栅线1520可以与第三栅线1310一起对应于图2的先前扫描线SLp。先前扫描信号Sn-1可以通过第五栅线1520和/或第三栅线1310被施加到像素。
第六栅线1530可以在第二方向(+x方向)上延伸。当在垂直于基板100的方向(z方向)上观看时，第六栅线1530可以与第四栅线1320重叠。第六栅线1530的与第二半导体层1400重叠的部分可以包括补偿晶体管T3的补偿上栅电极。第六栅线1530可以电连接到第四栅线1320。例如，第六栅线1530可以通过限定在第六栅线1530与第四栅线1320之间的绝缘层中的接触孔而电连接到第四栅线1320。该接触孔可以位于显示区域DA中或者可以位于***区域PA中。相应地，第六栅线1530可以与第四栅线1320一起对应于图2的第二扫描线SL2。第二扫描信号Sn’可以通过第六栅线1530和/或第四栅线1320被施加到像素。
第三栅层1500可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第三栅层1500可以包括Ag、包含Ag的合金、Mo、包含Mo的合金、Al、包含Al的合金、AlNx、W、WNx、Cu、Ni、Cr、CrNx、Ti、Ta、Pt、Sc、ITO或IZO等。第三栅层1500可以具有多层结构，诸如Mo层和Al层的两层结构或者Mo层、Al层和另一Mo层的三层结构。
第二层间绝缘层119可以覆盖图9中的第三栅层1500中的至少一部分。第二层间绝缘层119可以包括绝缘材料。例如，第二层间绝缘层119可以包括氧化硅、氮化硅、氧氮化硅、氧化铝、氧化钛、氧化钽、氧化铪和/或氧化锌。
图10中所示的第一源漏层1600可以位于第二层间绝缘层119上。第一源漏层1600可以包括第一连接电极1620、第二连接电极1610、第二初始化电压线1630、第三连接电极1670、第四连接电极1640、第五连接电极1650和第六连接电极1680。
第一连接电极1620可以通过接触孔1620CNT电连接到第一半导体层1100。来自以下要参照图11描述的数据线1710的数据信号Dm可以通过第一连接电极1620传输到第一半导体层1100并且被施加到开关晶体管T2。
第二初始化电压线1630可以在第二方向(+x方向)上延伸。与图2中的第二初始化电压线VL2相对应的第二初始化电压线1630可以被配置成将第二初始化电压Vint2施加到像素。第二初始化电压线1630可以通过接触孔1630CNT电连接到第一半导体层1100，使得第二初始化电压Vint2可以被传输到第一半导体层1100并且被施加到第二初始化晶体管T7。
来自以下要参照图11描述的驱动电源线1730的驱动电压ELVDD被传输到第二连接电极1610。通过接触孔1610CNT1电连接到第一半导体层1100的第二连接电极1610可以将驱动电压ELVDD传输到第一半导体层1100(具体地，操作控制晶体管T5)。另外，通过是附加接触孔的接触孔1610CNT2电连接到电容器上电极1330(即，图2的第二电容器电极CE2)的第二连接电极1610可以将驱动电压ELVDD传输到电容器上电极1330。
第二连接电极1610可以在第二方向(+x方向)上延伸，并且可以相对于第一像素P1和第二像素P2一体地形成为单体。然而，如图10中所示，第二连接电极1610不是相对于第二方向(+x方向)上的所有像素一体地形成为单体，并且可以具有单独的形状。由此，如以下描述的，通孔可以形成在无机绝缘层中。
第三连接电极1670可以通过接触孔1670CNT电连接到第一半导体层1100。第三连接电极1670可以将来自第一半导体层1100的驱动电流或第二初始化电压Vint2传输到有机发光二极管OLED。
第四连接电极1640通过形成在第四连接电极1640的一侧的接触孔1640CNT1电连接到第二半导体层1400。另外，第四连接电极1640通过形成在第四连接电极1640的另一侧并穿过电容器上电极1330的开口1330-OP的接触孔1640CNT2电连接到是驱动栅电极的第一栅电极1220。相应地，第四连接电极1640可以将是第二半导体层1400的一部分的第一初始化半导体层电连接到驱动栅电极。第一初始化电压Vint1可以通过第二半导体层1400和第四连接电极1640传输到是驱动栅电极的第一栅电极1220。
第五连接电极1650可以通过限定在第五连接电极1650的一侧和另一侧的接触孔1650CNT1和1650CNT2将第二半导体层1400和第一半导体层1100彼此电连接。换句话说，第五连接电极1650可以将补偿晶体管T3和驱动晶体管T1彼此电连接。
第六连接电极1680可以通过接触孔1680CNT2和1680CNT3电连接到第二半导体层1400。另外，第六连接电极1680可以通过接触孔1680CNT1电连接到图7中的第一初始化电压线1340。相应地，第六连接电极1680可以被配置成将来自第一初始化电压线1340的第一初始化电压Vint1传输到第一初始化晶体管T4。
第一源漏层1600可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第一源漏层1600可以包括Ag、包含Ag的合金、Mo、包含Mo的合金、Al、包含Al的合金、AlNx、W、WNx、Cu、Ni、Cr、CrNx、Ti、Ta、Pt、Sc、ITO或IZO等。第一源漏层1600可以具有多层结构，诸如Ti层和Al层的两层结构或者Ti层、Al层和另一Ti层的三层结构。
第一平坦化层121可以位于第二层间绝缘层119上并且覆盖第一源漏层1600。第一平坦化层121可以包括有机绝缘材料。例如，第一平坦化层121可以包括光刻胶、苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)、聚苯乙烯、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物(例如，聚酰亚胺)、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其任何共混物。
图11中所示的第二源漏层1700可以位于第一平坦化层121上。第二源漏层1700可以包括数据线1710、驱动电源线1730和上连接电极1740。
数据线1710可以在第一方向(+y方向)上延伸。数据线1710可以对应于图2的数据线DL。数据线1710可以通过接触孔1710CNT电连接到第一连接电极1620，并且来自数据线1710的数据信号Dm可以通过第一连接电极1620传输到第一半导体层1100并且被施加到开关晶体管T2。
驱动电源线1730可以基本上在第一方向(+y方向)上延伸。驱动电源线1730可以对应于图2的驱动电压供给线PL。驱动电源线1730可以将驱动电压ELVDD施加到像素。驱动电源线1730可以通过接触孔1730CNT电连接到第二连接电极1610，并且因此，如以上描述的，驱动电压ELVDD可以被传输到操作控制晶体管T5和电容器上电极1330。第一像素电路PC1的驱动电源线1730可以与和第一像素电路PC1邻近的第二像素电路PC2的驱动电源线1730一体地形成。
上连接电极1740通过接触孔1740CNT1电连接到第三连接电极1670。上连接电极1740通过形成在位于上连接电极1740上的绝缘层中的接触孔1740CNT2连接到像素电极211。相应地，来自第一半导体层1100的驱动电流或第二初始化电压Vint2可以通过第三连接电极1670和上连接电极1740传输到有机发光二极管OLED的像素电极211。
第二源漏层1700可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第二源漏层1700可以包括Ag、包含Ag的合金、Mo、包含Mo的合金、Al、包含Al的合金、AlNx、W、WNx、Cu、Ni、Cr、CrNx、Ti、Ta、Pt、Sc、ITO或IZO等。第二源漏层1700可以具有多层结构，诸如Ti层和Al层的两层结构或者Ti层、Al层和另一Ti层的三层结构。
第二平坦化层123可以位于第一平坦化层121上并且覆盖第二源漏层1700。第二平坦化层123可以包括有机绝缘材料。例如，第二平坦化层123可以包括光刻胶、BCB、聚酰亚胺、HMDSO、PMMA、聚苯乙烯、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其任何共混物。
有机发光二极管OLED可以位于第二平坦化层123上。图12示出了有机发光二极管OLED包括像素电极211、包括发射层的中间层221和对电极230。
像素电极211可以包括(半)透光电极或反射电极。例如，像素电极211可以包括反射层和位于反射层上的透明或半透明的电极层，反射层包括Ag、镁(Mg)、Al、Pt、钯(Pd)、金(Au)、Ni、钕(Nd)、铱(Ir)、Cr及其化合物。透明或半透明的电极层可以包括选自由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)组成的组中的至少一种。例如，像素电极211可以具有ITO层、Ag层和另一ITO层的三层结构。
像素限定层125可以位于第二平坦化层123上。像素限定层125可以通过增加像素电极211的边缘与像素电极211上方的对电极230之间的距离来减少或防止在像素电极211的边缘处发生电弧等的可能性。换句话说，像素限定层125可以具有像素开口125OP以暴露像素电极211的中心部分。像素限定层125可以包括选自由聚酰亚胺、聚酰胺、丙烯酸类树脂、BCB和酚醛树脂组成的组中的一种或多种有机绝缘材料，并且可以通过诸如旋涂的方法形成。
有机发光二极管OLED的中间层221的至少一部分(中间层221包括发射层)可以位于由像素限定层125限定的像素开口125OP中。有机发光二极管OLED的发射区域可以由像素开口125OP限定。
如以上描述的，中间层221可以包括发射层。发射层可以包括包含发射红光、绿光、蓝光或白光的荧光或磷光材料的有机材料。发射层可以包括低分子量有机材料或聚合物有机材料，并且诸如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)、电子注入层(EIL)或量子点层的功能层可以选择性地进一步位于发射层下方和/或之上。
发射层可以具有图案化的形状以与像素电极211中的每一个相对应。除了发射层之外，在中间层221中包括的层可以在像素电极211之上一体地形成为单体，并且可以进行各种修改。
对电极230可以是透光电极或反射电极。例如，对电极230可以是透明或半透明电极，并且可以包括包含锂(Li)、钙(Ca)、Al、Ag、Mg、In、镱(Yb)或其化合物(例如，氟化锂(LiF))的、具有低功函数的金属薄膜。另外，对电极230可以进一步包括可以包括ITO、IZO、ZnO、ZnO2或In2O3等的透明导电氧化物(TCO)层。对电极230可以贯穿显示区域DA的整个表面一体地形成为单体，并且可以位于中间层221和像素限定层125之上。
显示装置具有如图13中所示的谷VLY。这个谷VLY可以通过在第一栅绝缘层113、第二栅绝缘层115、第一层间绝缘层117、第三栅绝缘层118和第二层间绝缘层119中形成的通孔ILTH形成。这些绝缘层可以统称为无机绝缘层。
如以上描述的，掩模层1010具有多个开口1010OP，并且相应地，位于掩模层1010下方的基板100具有与掩模层1010的多个开口1010OP相对应的多个第一槽100GV。在位于掩模层1010之上的无机绝缘层中形成的通孔ILTH与掩模层1010的多个开口1010OP中的至少一些相对应。另外，是位于无机绝缘层上的、包括有机绝缘材料的有机绝缘层的第一平坦化层121填充通孔ILTH。
当冲击从外部施加到显示装置时，在显示装置内部的包括无机材料的无机绝缘层中可能发生裂缝。此外，在像素区域中生成的这样的裂缝可能沿显示装置内部的包括无机材料的无机绝缘层生长，并且可能延伸到邻近的像素区域。相应地，在多个像素中可能发生缺陷。
然而，根据以上描述的一个或多个实施例的显示装置可以防止或减少这样的裂缝的生长。如以上描述的，在显示装置中包括的无机绝缘层包括通孔ILTH，并且是位于无机绝缘层上的、包括有机绝缘材料的有机绝缘层的第一平坦化层121填充通孔ILTH。因此，即使由于来自外部的冲击而在像素区域中的无机绝缘层中生成裂缝并且该裂缝通过无机绝缘层生长，裂缝也仅到达无机绝缘层的通孔ILTH，并且因此，裂缝不再生长到另一像素区域中。如以上描述的，显示装置可以有效地减少、最小化或防止由于来自外部的冲击而引起的、在像素中的无机绝缘层中形成的裂缝生长到邻近的像素中的可能性。
例如，在根据以上描述的一个或多个实施例的显示装置的情况下，基板100具有与掩模层1010的多个开口1010OP相对应的多个第一槽100GV。相应地，位于基板100之上的无机绝缘层的与多个第一槽100GV中的至少一些相对应的通孔ILTH的深度可以进一步增加。因此，通过通孔ILTH可以进一步增强减少裂缝生长的效果。
图15和图16是示意性地图示制造图3中所示的显示装置的工艺的截面图。首先，结合层101和掩模层1010顺序地形成在基板100上。在此之后，如图15中所示，多个开口1010OP通过使用光刻胶的图案化形成在掩模层1010中，并且光刻胶被去除。干法蚀刻工艺可以用于图案化。如图16中所示，在形成具有开口1010OP的掩模层1010之后，使用掩模层1010作为掩模执行干法蚀刻，从而同步或基本上同时图案化结合层101和基板100。相应地，多个附加开口101OP可以形成在结合层101中，并且与多个附加开口101OP相对应的多个第一槽100GV可以形成在基板100中。
因为通过这个工艺在基板100中形成多个第一槽100GV，所以当在垂直于基板100的方向(z方向)上观看时，掩模层1010的多个开口1010OP、基板100的多个第一槽100GV以及结合层101的多个附加开口101OP可以彼此重叠。此外，掩模层1010的多个开口1010OP可以与基板100的多个第一槽100GV一一对应，并且掩模层1010的多个开口1010OP可以与结合层101的多个附加开口101OP一一对应。另外，如图13、图14和图16中所示，掩模层1010的多个开口1010OP中的每一个的内侧表面、基板100的多个第一槽100GV中的对应一个的内侧表面和结合层101的多个附加开口101OP中的对应一个的内侧表面可以形成连续表面。
如图13和图14中所示，当无机绝缘层的一部分被去除以在无机绝缘层中形成通孔ILTH时，缓冲层105的一部分也可以同时被去除。换句话说，位于基板100与无机绝缘层之间的缓冲层105可以在缓冲层105的朝向无机绝缘层的方向(+z方向)的部分中具有与无机绝缘层的通孔ILTH相对应的第二槽105GV。相应地，当在垂直于基板100的方向(z方向)上观看时，缓冲层105的第二槽105GV可以与无机绝缘层的通孔ILTH重叠。此外，缓冲层105的第二槽105GV可以与无机绝缘层的通孔ILTH一一对应。此外，当无机绝缘层的一部分被去除以在无机绝缘层中形成通孔ILTH时，缓冲层105的一部分也同时被去除以形成第二槽105GV，并且因此，缓冲层105的第二槽105GV中的每一个的内侧表面和无机绝缘层的通孔ILTH中的对应一个的内侧表面可以形成连续表面。
如以上描述的，缓冲层105可以在用于形成第一半导体层1100的结晶工艺期间控制供热速率，使得第一半导体层1100均匀地结晶。如以上参照图3和图5描述的，当在垂直于基板100的方向(z方向)上观看时，第一半导体层1100可以位于掩模层1010内。因此，缓冲层105的与掩模层1010的多个开口1010OP重叠的部分不与第一半导体层1100重叠。因此，即使当缓冲层105具有与掩模层1010的多个开口1010OP重叠的多个第二槽105GV时，多个第二槽105GV也不影响第一半导体层1100的特性。
另外，通过使缓冲层105具有多个第二槽105GV，缓冲层105的多个第二槽105GV可以与无机绝缘层的通孔ILTH一起形成如图13中所示的深的谷VLY。当谷VLY的深度通过这种方式增加时，可以有效地减少、最小化或防止由于外部冲击而引起的在像素中的无机绝缘层中形成的裂缝生长到邻近的像素中的可能性。在这种情况下，是填充无机绝缘层的通孔ILTH的有机绝缘层的第一平坦化层121不仅可以填充通孔ILTH，还可以填充缓冲层105的第二槽105GV，并且接触第二槽105GV中的每一个的底表面。
如以上描述的，阻挡层103可以位于基板100与无机绝缘层之间，具体地，位于基板100与缓冲层105之间。阻挡层103可以减少或防止金属原子或杂质从基板100朝向位于基板100上的第一半导体层1100扩散。因此，与具有第二槽105GV的缓冲层105不同，阻挡层103可以贯穿整个区域具有恒定的厚度。这是因为，如果阻挡层103具有厚度被减小的部分，则来自基板100的杂质可能通过该部分渗透到第一半导体层1100中，从而导致缺陷。
如图13中所示，当显示装置具有这样的结构时，阻挡层103的与基板100的第一槽100GV相对应的部分可以位于基板100的第一槽100GV中。类似地，如图13中所示，缓冲层105的与基板100的第一槽100GV相对应的部分可以位于基板100的第一槽100GV中。相应地，从缓冲层105的第二槽105GV中的每一个的在朝向基板100的方向(-z方向)上的底表面到基板100的底表面的距离t2可以小于基板100的厚度t1。作为结果，如以上描述的，缓冲层105的多个第二槽105GV可以与无机绝缘层的通孔ILTH一起形成如图13中所示的深的谷VLY。另外，如图13中所示，在缓冲层105的在基板100的第一槽100GV内且在第二槽105GV外部的部分中，从缓冲层105的上表面到基板100的底表面的距离t3也可以小于基板100的厚度t1。
图17是示意性地图示在图3中所示的显示装置中包括的掩模层1010的整体外观的平面图。图3示意性地示出一对第一像素P1和第二像素P2，并且图4示出在该对中包括的掩模层1010，而图17示出在六对第一像素P1和第二像素P2中包括的掩模层1010。如图17中所示，掩模层1010具有多个开口1010OP。如图17中所示，在平面图中，由在显示装置中包括的无机绝缘层的通孔ILTH和缓冲层105的第二槽105GV形成的谷VLY可以具有包围一对像素的近似矩形形状。
如图13的是沿图3中的线VI-VI’截取的截面的一部分中所示，为了减少或防止第一半导体层1100在第一方向(+y方向)上彼此邻近的像素中断开的可能性，谷VLY可以不完全围绕第一像素P1和第二像素P2的对。类似地，为了减少或防止如图6中所示的在第二方向(+x方向)上延伸的第一栅线1210和第二栅线1230以及如图7中所示的在第二方向(+x方向)上延伸的第三栅线1310、第四栅线1320和第一初始化电压线1340断开的可能性，谷VLY可以不完全围绕第一像素P1和第二像素P2的对。另外，如是平面图的图4和图17中所示，在掩模层1010的与第一像素P1和第二像素P2的对相对应的部分的中心处具有上下倒置的“T”形状的开口1010OP，并且因此，基板100可以具有带有上下倒置的“T”形状的第一槽100GV，以在平面图中与开口1010OP重叠。然而，无机绝缘层可以不具有在平面图中具有上下倒置的“T”形状的通孔ILTH，但可以具有仅与由图17中的对应开口1010OP中的谷VLY指示的线的一部分相对应的通孔ILTH。
当在垂直于基板100的方向(z方向)上观看时，无机绝缘层的通孔ILTH可以沿具有由图17中的谷VLY指示的基本上矩形形状的线延伸，并且因此，通孔ILTH中的每一个可以具有长轴和短轴，即，通孔ILTH中的每一个可以具有在长轴方向上延伸的形状。图13中所示的通孔ILTH的(在y方向上的)宽度W2可以被称为通孔ILTH的在与长轴方向交叉的短轴方向上的宽度W2。这是因为图13的部分IV-IV’中所示的通孔ILTH具有在第二方向(+x方向)上延伸的形状。作为参考，在图13中，为了方便，缓冲层105的第二槽105GV的宽度而不是无机绝缘层的通孔ILTH的(在y方向上的)宽度由附图标记W2指示。另外，在无机绝缘层的通孔ILTH的在朝向基板100的方向(-z方向)上的最下部中，最下部的(在y方向上的)宽度可以基本上等于缓冲层105的第二槽105GV的(在y方向上的)宽度。
类似地，当在垂直于基板100的方向(z方向)上观看时，基板100的第一槽100GV当中的与通孔ILTH相对应的第一槽100GV中的每一个也可以具有长轴和短轴，即，基板100的第一槽100GV当中的与通孔ILTH相对应的第一槽100GV中的每一个可以具有在长轴方向上延伸的形状。图13所示的第一槽100GV的(在y方向上的)宽度W1可以被称为第一槽100GV的在与长轴方向交叉的短轴方向上的宽度W1。如图13中所示，宽度W2可以小于宽度W1。这是为了当在垂直于基板100的方向(z方向)上观看时，允许由无机绝缘层的通孔ILTH形成的谷VLY被放置在基板100的第一槽100GV内，使得可以充分确保谷VLY的深度。
至此，已经描述了掩模层1010用作在基板100中形成第一槽100GV的工艺中的掩模以及位于第一半导体层1100之下以使第一半导体层1100平滑地结晶的底部金属层两者。然而，本公开不限于此。
例如，如示意性地图示根据一个或多个实施例的显示装置的一部分的图18中所示，显示装置可以分别包括掩模层1010和底部金属层102。换句话说，如以上描述的，在掩模层1010通过结合层101结合到基板100的上表面(+z方向)并且多个开口1010OP在掩模层1010中形成之后，通过使用掩模层1010作为掩模，结合层101的多个附加开口101OP和基板100的多个第一槽100GV可以被形成为与掩模层1010的多个开口1010OP相对应。然后，如图18中所示，底部金属层102可以形成在掩模层1010上。在这种情况下，底部金属层102可以具有与掩模层1010的多个开口1010OP相对应的孔(即，下开口102OP)。底部金属层102可以包括诸如钼、银、铜或铝的金属。
尽管图18示出了底部金属层102的下开口102OP中的每一个的内侧表面和掩模层1010的开口1010OP中的每一个的内侧表面形成连续表面，但本公开不限于此。例如，当在垂直于基板100的方向(z方向)上观看时，底部金属层102的下开口102OP的面积可以大于掩模层1010的开口1010OP的面积。
图19是示意性地图示根据一个或多个实施例的显示装置的一部分的截面图。在根据一个或多个实施例的显示装置的情况下，掩模层1010直接位于基板100的上表面(+z方向)上。掩模层1010可以包括诸如氧化铝(Al2O3)的无机绝缘材料，并且可以通过使用原子层沉积(ALD)直接形成在基板100上而无需粘合层。如图19中所示，通过在基板100上形成包括氧化铝的层并且然后使用光刻胶等对该层进行图案化，具有多个开口1010OP的掩模层1010可以直接形成在基板100上。此外，通过使用掩模层1010作为掩模，基板100的多个第一槽100GV可以被形成为与掩模层1010的多个开口1010OP相对应。然后，如图19中所示，底部金属层102可以形成在掩模层1010上。在这种情况下，底部金属层102可以具有与掩模层1010的多个开口1010OP相对应的孔(即，下开口102OP)。底部金属层102可以包括诸如钼、银、铜或铝的金属。
尽管图19示出了底部金属层102的下开口102OP中的每一个的内侧表面和掩模层1010的开口1010OP中的对应一个的内侧表面形成连续表面，但本公开不限于此。例如，当在垂直于基板100的方向(z方向)上观看时，底部金属层102的下开口102OP的面积可以大于掩模层1010的开口1010OP的面积。
不言而喻，以上给出的描述的大部分可以应用于根据图18和图19中所示的实施例的显示装置。
例如，从缓冲层105的第二槽105GV中的每一个的在朝向基板100的方向(-z方向)上的底表面到基板100的底表面的距离t2可以小于基板100的厚度t1。因此，如以上描述的，缓冲层105的多个第二槽105GV可以与无机绝缘层的通孔ILTH一起形成如图18和图19中所示的深的谷VLY。另外，如图18和图19中所示，在缓冲层105的在基板100的第一槽100GV内且在第二槽105GV外部的部分中，从缓冲层105的上表面到基板100的底表面的距离t3也可以小于基板100的厚度t1。
另外，如图18和图19中所示，当在垂直于基板100的方向(z方向)上观看时，通孔ILTH在短轴方向上的宽度W2(是无机绝缘层的通孔ILTH的(在y方向上的)宽度W2)可以小于第一槽100GV在短轴方向上的宽度W1(是基板100的第一槽100GV的(在y方向上的)宽度W1)。这是为了当在垂直于基板100的方向(z方向)上观看时，允许由无机绝缘层的通孔ILTH形成的谷VLY被放置在基板100的第一槽100GV内，使得可以充分确保谷VLY的深度。
图20是示意性地图示可以包括在根据一个或多个实施例的显示装置中的显示元件的结构的截面图。图21至图24是图示可以包括在根据一个或多个实施例的显示装置中的显示元件的结构的示例的截面图。
如图20中所示，是可以包括在根据一个或多个实施例的显示装置中的显示元件的有机发光二极管OLED可以包括像素电极211、对电极230以及在像素电极211(即，第一电极(阳极))与对电极230(即，第二电极(阴极))之间的中间层221。
像素电极211和对电极230的结构以及可以包括在其中的材料与以上描述的结构和材料的相同。如以上描述的，中间层221可以包括发射层。另外，中间层221可以包括位于发射层下方的第一功能层和位于发射层之上的第二功能层。第一功能层可以包括空穴传输层，或者可以包括空穴传输层和空穴注入层。位于发射层之上的第二功能层是可选元件。第二功能层可以包括电子传输层和/或电子注入层。
在一个或多个实施例中，中间层221可以包括在像素电极211与对电极230之间顺序地堆叠的两个或更多个发射单元以及位于两个发射单元之间的电荷生成层。当中间层221包括发射单元和电荷生成层时，有机发光二极管OLED可以是串联发光器件。有机发光二极管OLED可以通过具有包括多个发射单元的堆叠结构来改进显示装置的色纯度和发光效率。
一个发射单元可以包括发射层、发射层下方的第一功能层以及发射层之上的第二功能层。电荷生成层可以包括负电荷生成层和正电荷生成层。是包括多个发射层的串联发光器件的有机发光二极管OLED的发光效率可以通过负电荷生成层和正电荷生成层进一步增加。
负电荷生成层可以是N型电荷生成层。负电荷生成层可以供给电子。负电荷生成层可以包括主体和掺杂剂。主体可以包括有机材料。掺杂剂可以包括金属材料。正电荷生成层可以是P型电荷生成层。正电荷生成层可以供给空穴。正电荷生成层可以包括主体和掺杂剂。主体可以包括有机材料。掺杂剂可以包括金属材料。
在一个或多个实施例中，如在图21中所示，有机发光二极管OLED可以包括顺序地堆叠的包括第一发射层EML1的第一发射单元EU1和包括第二发射层EML2的第二发射单元EU2。电荷生成层CGL可以位于第一发射单元EU1与第二发射单元EU2之间。例如，有机发光二极管OLED可以包括顺序地堆叠的像素电极211、第一发射层EML1、电荷生成层CGL、第二发射层EML2和对电极230。第一功能层和第二功能层可以分别位于第一发射层EML1下方和之上。第一功能层和第二功能层也可以分别位于第二发射层EML2下方和之上。第一发射层EML1可以是蓝色发射层，并且第二发射层EML2可以是黄色发射层。
在一个或多个实施例中，如在图22中所示，有机发光二极管OLED可以包括包含第一发射层EML1的第一发射单元EU1、包含第二发射层EML2的第二发射单元EU2和包含第一发射层EML1的第三发射单元EU3。第一电荷生成层CGL1可以位于第一发射单元EU1与第二发射单元EU2之间，并且第二电荷生成层CGL2可以位于第二发射单元EU2与第三发射单元EU3之间。例如，有机发光二极管OLED可以包括顺序地堆叠的像素电极211、第一发射层EML1、第一电荷生成层CGL1、第二发射层EML2、第二电荷生成层CGL2、第一发射层EML1和对电极230。第一功能层和第二功能层可以分别位于第一发射层EML1下方和之上。第一功能层和第二功能层也可以分别位于第二发射层EML2下方和之上。第一发射层EML1可以是蓝色发射层，并且第二发射层EML2可以是黄色发射层。
在一个或多个实施例中，除了第二发射层EML2之外，有机发光二极管OLED中的第二发射单元EU2可以进一步包括位于第二发射层EML2下方和/或之上并且直接接触第二发射层EML2的第三发射层EML3和/或第四发射层EML4。在这种情况下，直接接触可以意味着在第二发射层EML2与第三发射层EML3之间和/或在第二发射层EML2与第四发射层EML4之间没有其他层。第三发射层EML3可以是红色发射层，并且第四发射层EML4可以是绿色发射层。
例如，如图23中所示，有机发光二极管OLED可以包括顺序地堆叠的像素电极211、第一发射层EML1、第一电荷生成层CGL1、第三发射层EML3、第二发射层EML2、第二电荷生成层CGL2、第一发射层EML1和对电极230。可替代地，如图24中所示，有机发光二极管OLED可以包括顺序地堆叠的像素电极211、第一发射层EML1、第一电荷生成层CGL1、第三发射层EML3、第二发射层EML2、第四发射层EML4、第二电荷生成层CGL2、第一发射层EML1和对电极230。
图25是示意性地图示图23的显示元件的示例结构的截面图，并且图26是示意性地图示图24的显示元件的示例结构的截面图。
如图25中所示，有机发光二极管OLED可以包括顺序地堆叠的第一发射单元EU1、第二发射单元EU2和第三发射单元EU3。第一电荷生成层CGL1可以位于第一发射单元EU1与第二发射单元EU2之间，并且第二电荷生成层CGL2可以位于第二发射单元EU2与第三发射单元EU3之间。第一电荷生成层CGL1和第二电荷生成层CGL2中的每一个可以包括负电荷生成层nCGL和正电荷生成层pCGL。
第一发射单元EU1可以包括蓝色发射层BEML。第一发射单元EU1可以进一步包括位于像素电极211与蓝色发射层BEML之间的空穴注入层HIL和空穴传输层HTL。在一个或多个实施例中，P掺杂层可以位于空穴注入层HIL与空穴传输层HTL之间。P掺杂层可以通过利用P型掺杂材料掺杂空穴注入层HIL被形成。在一个或多个实施例中，蓝光辅助层、电子阻挡层和缓冲层中的至少一个可以位于蓝色发射层BEML与空穴传输层HTL之间。蓝光辅助层可以增加蓝色发射层BEML的发光效率。蓝光辅助层可以通过调节空穴电荷平衡来增加蓝色发射层BEML的发光效率。电子阻挡层可以减少或防止电子注入到空穴传输层HTL中。缓冲层可以根据从发射层发射的光的波长来补偿谐振距离。
第二发射单元EU2可以包括黄色发射层YEML和位于黄色发射层YEML下方并且直接接触黄色发射层YEML的红色发射层REML。第二发射单元EU2可以进一步包括位于第一电荷生成层CGL1的正电荷生成层pCGL与红色发射层REML之间的空穴传输层HTL，并且可以进一步包括位于黄色发射层YEML与第二电荷生成层CGL2的负电荷生成层nCGL之间的电子传输层ETL。
第三发射单元EU3可以包括蓝色发射层BEML。第三发射单元EU3可以进一步包括位于第二电荷生成层CGL2的正电荷生成层pCGL与蓝色发射层BEML之间的空穴传输层HTL。第三发射单元EU3可以进一步包括位于蓝色发射层BEML与对电极230之间的电子传输层ETL和电子注入层EIL。电子传输层ETL可以包括单层或多层。在一个或多个实施例中，蓝光辅助层、电子阻挡层和缓冲层中的至少一个可以位于蓝色发射层BEML与空穴传输层HTL之间。另外，空穴阻挡层和缓冲层中的至少一个可以位于蓝色发射层BEML与电子传输层ETL之间。空穴阻挡层可以减少或防止空穴注入到电子传输层ETL中。
图26中所示的有机发光二极管OLED与图25中所示的有机发光二极管OLED的不同之处在于第二发射单元EU2的堆叠结构，但其他配置保持相同。如图26中所示，第二发射单元EU2可以包括黄色发射层YEML、位于黄色发射层YEML下方并且直接接触黄色发射层YEML的红色发射层REML以及位于黄色发射层YEML之上并且直接接触黄色发射层YEML的绿色发射层GEML。第二发射单元EU2可以进一步包括位于第一电荷生成层CGL1的正电荷生成层pCGL与红色发射层REML之间的空穴传输层HTL以及位于绿色发射层GEML与第二电荷生成层CGL2的负电荷生成层nCGL之间的电子传输层ETL。
图27是图示可以包括在根据一个或多个实施例的显示装置中的显示元件的结构的示意性截面图。
如图27中所示，显示装置可以包括多个像素。多个像素可以包括第一像素PX1、第二像素PX2和第三像素PX3。第一像素PX1、第二像素PX2和第三像素PX3中的每一个可以包括像素电极211、对电极230和中间层221。例如，第一像素PX1可以是红色像素，第二像素PX2可以是绿色像素，并且第三像素PX3可以是蓝色像素。
第一像素PX1、第二像素PX2和第三像素PX3中的每一个可以包括具有单独的形状的像素电极211。在图27中，像素电极211被示出为彼此接触。然而，这仅是为了方便，并且邻近的像素电极211可以彼此隔开。
第一像素PX1、第二像素PX2和第三像素PX3中的每一个的中间层221可以包括顺序地堆叠的第一发射单元EU1、第二发射单元EU2和电荷生成层CGL。可以位于第一发射单元EU1与第二发射单元EU2之间的电荷生成层CGL可以包括负电荷生成层nCGL和正电荷生成层pCGL。电荷生成层CGL可以是相对于第一像素PX1、第二像素PX2和第三像素PX3一体地形成为单体的公共层。
第一像素PX1的第一发射单元EU1可以包括顺序地堆叠在像素电极211上的空穴注入层HIL、空穴传输层HTL、红色发射层REML和电子传输层ETL。第二像素PX2的第一发射单元EU1可以包括顺序地堆叠在像素电极211上的空穴注入层HIL、空穴传输层HTL、绿色发射层GEML和电子传输层ETL。第三像素PX3的第一发射单元EU1可以包括顺序地堆叠在像素电极211上的空穴注入层HIL、空穴传输层HTL、蓝色发射层BEML和电子传输层ETL。第一发射单元EU1的空穴注入层HIL、空穴传输层HTL和电子传输层ETL中的每一个可以是相对于第一像素PX1、第二像素PX2和第三像素PX3一体地形成为单体的公共层。
第一像素PX1的第二发射单元EU2可以包括顺序地堆叠在电荷生成层CGL上的空穴传输层HTL、辅助层AXL、红色发射层REML和电子传输层ETL。第二像素PX2的第二发射单元EU2可以包括顺序地堆叠在电荷生成层CGL上的空穴传输层HTL、绿色发射层GEML和电子传输层ETL。第三像素PX3的第二发射单元EU2可以包括顺序地堆叠在电荷生成层CGL上的空穴传输层HTL、蓝色发射层BEML和电子传输层ETL。第二发射单元EU2的空穴传输层HTL和电子传输层ETL中的每一个可以是相对于第一像素PX1、第二像素PX2和第三像素PX3一体地形成为单体的公共层。在一个或多个实施例中，在第一像素PX1、第二像素PX2和第三像素PX3的第二发射单元EU2中，空穴阻挡层和缓冲层中的至少一个可以位于发射层与电子传输层ETL之间。
红色发射层REML的厚度H1、绿色发射层GEML的厚度H2和蓝色发射层BEML的厚度H3可以根据谐振距离被确定。辅助层AXL是为了调节谐振距离而添加的层并且可以包括谐振辅助材料。例如，辅助层AXL可以与空穴传输层HTL包括相同的材料。
尽管图27示出了辅助层AXL仅位于第一像素PX1中，但本公开不限于此。例如，辅助层AXL可以位于第一像素PX1、第二像素PX2和第三像素PX3中的至少一个中，以调节第一像素PX1、第二像素PX2和第三像素PX3中的至少一个的谐振距离。
显示装置可以进一步包括位于对电极230外部的封盖层240。封盖层240可以通过相长干涉的原理来改进发光效率。作为结果，有机发光二极管OLED的光提取效率可以增加，并且因此，有机发光二极管OLED的发光效率可以改进。
根据以上描述的一个或多个实施例，可以实现具有由于外部冲击而引起的缺陷的低发生率的显示装置。然而，本公开的范围不受这些效果的限制。
应理解，本文中描述的实施例应仅在描述性意义上被考虑，而不为了限制的目的。每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。虽然已经参照附图描述了一个或多个实施例，但本领域普通技术人员将理解，可以在形式和细节上进行各种改变，而不脱离由权利要求限定的精神和范围。

Claims (24)

1.一种显示装置，包括：
掩模层，具有多个开口；
基板，位于所述掩模层下方，并且具有与所述多个开口相对应的多个第一槽；
无机绝缘层，位于所述掩模层上，并且具有与所述多个开口中的至少一些相对应的通孔；以及
有机绝缘层，位于所述无机绝缘层上并且填充所述通孔。
2.根据权利要求1所述的显示装置，其中，当在垂直于所述基板的方向上观看时，所述多个开口与所述多个第一槽重叠。
3.根据权利要求1所述的显示装置，其中，所述多个开口与所述多个第一槽一一对应。
4.根据权利要求1所述的显示装置，其中，当在垂直于所述基板的方向上观看时，所述通孔中的每一个具有在长轴方向上延伸的形状，并且所述通孔中的每一个的在与所述长轴方向交叉的短轴方向上的宽度小于所述多个第一槽中的对应的一个的在所述短轴方向上的宽度。
5.根据权利要求1至4中任一项所述的显示装置，进一步包括：
阻挡层，位于所述基板与所述无机绝缘层之间并且贯穿整个区域具有恒定的厚度。
6.根据权利要求1所述的显示装置，进一步包括：
阻挡层，位于所述基板与所述无机绝缘层之间；以及
缓冲层，位于所述阻挡层与所述无机绝缘层之间，并且具有与所述通孔相对应的第二槽。
7.根据权利要求6所述的显示装置，其中，所述阻挡层贯穿整个区域具有恒定的厚度。
8.根据权利要求6所述的显示装置，其中，从所述第二槽中的每一个的底表面到所述基板的底表面的距离小于所述基板的厚度。
9.根据权利要求6所述的显示装置，其中，在所述第一槽中，从所述缓冲层的上表面到所述基板的底表面的距离小于所述基板的厚度。
10.根据权利要求6所述的显示装置，其中，当在垂直于所述基板的方向上观看时，所述第二槽与所述通孔重叠。
11.根据权利要求6所述的显示装置，其中，所述第二槽与所述通孔一一对应。
12.根据权利要求6所述的显示装置，其中，所述第二槽中的每一个的内侧表面和所述通孔中的对应的一个的内侧表面形成连续表面。
13.根据权利要求6所述的显示装置，其中，所述有机绝缘层进一步填充所述第二槽。
14.根据权利要求6所述的显示装置，其中，所述有机绝缘层接触所述第二槽中的每一个的底表面。
15.根据权利要求1所述的显示装置，其中，所述掩模层包括金属。
16.根据权利要求15所述的显示装置，进一步包括：
结合层，位于所述基板与所述掩模层之间。
17.根据权利要求16所述的显示装置，其中，所述结合层包括无机绝缘材料。
18.根据权利要求16所述的显示装置，其中，所述结合层包括与所述多个开口相对应的多个附加开口。
19.根据权利要求18所述的显示装置，其中，当在垂直于所述基板的方向上观看时，所述多个开口与所述多个附加开口重叠。
20.根据权利要求18所述的显示装置，其中，所述多个开口与所述多个附加开口一一对应。
21.根据权利要求18所述的显示装置，其中，所述多个第一槽中的每一个的内侧表面、所述多个附加开口中的对应的一个的内侧表面以及所述多个开口中的对应的一个的内侧表面形成连续表面。
22.根据权利要求1所述的显示装置，其中，所述掩模层包括无机绝缘材料。
23.根据权利要求22所述的显示装置，进一步包括：
底部金属层，位于所述掩模层与所述无机绝缘层之间，并且具有与所述多个开口相对应的多个孔。
24.根据权利要求1所述的显示装置，进一步包括：
半导体层，位于所述掩模层与所述无机绝缘层之间，并且当在垂直于所述基板的方向上观看时被放置在所述掩模层内。
CN202311546605.6A 2022-11-28 2023-11-20 显示装置 Pending CN118102779A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0162028 2022-11-28
KR1020220162028A KR20240079321A (ko) 2022-11-28 2022-11-28 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN118102779A true CN118102779A (zh) 2024-05-28

Family

ID=88834103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311546605.6A Pending CN118102779A (zh) 2022-11-28 2023-11-20 显示装置

Country Status (4)

Country Link
US (1) US20240179961A1 (zh)
EP (1) EP4376574A1 (zh)
KR (1) KR20240079321A (zh)
CN (1) CN118102779A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065616B (zh) * 2018-08-06 2022-01-04 武汉华星光电半导体显示技术有限公司 柔性显示面板及制造方法
KR20200085962A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110581140B (zh) * 2019-08-12 2022-01-25 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其显示面板
WO2021102801A1 (en) * 2019-11-28 2021-06-03 Boe Technology Group Co., Ltd. Flexible display panel and fabrication method thereof

Also Published As

Publication number Publication date
EP4376574A1 (en) 2024-05-29
US20240179961A1 (en) 2024-05-30
KR20240079321A (ko) 2024-06-05

Similar Documents

Publication Publication Date Title
US9941340B2 (en) Organic light-emitting diode display including a shielding electrode with reduced crosstalk
EP3518281B1 (en) Organic light-emitting diode (oled) array substrate and fabrication method therefor, display device
US9865667B2 (en) Organic light-emitting diode display and manufacturing method thereof
US11793060B2 (en) Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof
KR20180040765A (ko) 유기 발광 표시 장치
TW201431061A (zh) 有機發光二極體顯示器
US10950822B2 (en) Display device capable of improving light extraction efficiency
EP3846218A1 (en) Organic light-emitting diode display device and method of manufacturing same
KR20150019698A (ko) 유기 발광 표시 장치
KR20150040869A (ko) 표시 장치 및 그 제조 방법, 및 전자 기기의 제조 방법
TW202125810A (zh) 顯示裝置及其製造方法
KR20150021212A (ko) 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자
CN118102779A (zh) 显示装置
US11626473B2 (en) Organic light-emitting diode display device having a second electrode with improved electrical contact with a connection electrode in a contact area
US20220376011A1 (en) Display apparatus
US20230269972A1 (en) Display apparatus and method of manufacturing the same
CN218513458U (zh) 显示设备
KR102698317B1 (ko) 유기 발광 다이오드 표시 장치
US20230080818A1 (en) Display panel and method for manufacturing the same
US20220149140A1 (en) Display device
US20240179955A1 (en) Display device
WO2023092473A1 (zh) 显示基板及其制备方法、显示装置
CN118234309A (zh) 显示设备
KR20230143677A (ko) 디스플레이 장치
KR20210085349A (ko) 표시 장치와 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication