TW202414760A - 電子結構 - Google Patents

電子結構 Download PDF

Info

Publication number
TW202414760A
TW202414760A TW112147180A TW112147180A TW202414760A TW 202414760 A TW202414760 A TW 202414760A TW 112147180 A TW112147180 A TW 112147180A TW 112147180 A TW112147180 A TW 112147180A TW 202414760 A TW202414760 A TW 202414760A
Authority
TW
Taiwan
Prior art keywords
conductor
present disclosure
bump
conductors
electronic structure
Prior art date
Application number
TW112147180A
Other languages
English (en)
Inventor
張家達
丁柏瑋
Original Assignee
穩懋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 穩懋半導體股份有限公司 filed Critical 穩懋半導體股份有限公司
Publication of TW202414760A publication Critical patent/TW202414760A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02992—Details of bus bars, contact pads or other electrical connections for finger electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02984—Protection measures against damaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Telephone Set Structure (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

本揭露提供一種電子結構。電子結構包括基板、複數個導體、以及蓋板。所述導體設置於基板上。蓋板設置於所述導體上，並於所述導體上形成一空間。空間的中央區域的高度小於空間的週邊區域的高度。

Description

電子結構
本揭露係有關於一種電子結構，特別是有關於一種於凸塊下具有金屬保護層的電子結構。
在傳統的聲波元件中，由於金屬導線(例如，鋁、金、或銅)未以保護層覆蓋，因此，在回流過程中，可能發生錫凸塊的流失，導致錫凸塊太薄而無法用於後續製程，例如，覆晶接合。
在一實施例中，提供一種電子結構。該電子結構包括一基板、複數個導體、以及一蓋板。該等導體設置於該基板上。該蓋板設置於該等導體上，並於該等導體上形成一空間。該空間的一中央區域的高度小於該空間的一週邊區域的高度。
在一實施例中，提供一種電子結構。該電子結構包括一基板、複數個導體、以及一蓋板。該等導體設置於該基板上。該蓋板設置於該等導體上，並於該等導體上形成一空間。該空間中至少其中一個角為弧形或具有彎曲輪廓。
在一實施例中，提供一種電子結構。該電子結構包括一基板、一第一導體、一第二導體、一絕緣子、一保護層、以及一凸塊結構。該第一導體設置於該基板上，且該第一導體具有一第一上表面與一第一側表面。該第二導體電性連接該第一導體，且該第二導體具有一第二上表面與一第二側表面。該絕緣子覆蓋該第一導體的該第一上表面與該第一側表面。該保護層覆蓋該第二導體的該第二上表面，露出該第二導體的該第二側表面。該凸塊結構設置於該第二導體上。該保護層包括一金屬材料。
在一實施例中，提供一種電子結構。該電子結構包括一基板、複數個導體、一凸塊結構、以及一保護層。該等導體設置於該基板上。該凸塊結構設置於該等導體的至少其中之一者上。該保護層設置於該等導體上，且一區域露出於該等導體之間。
在一實施例中，提供一種電子結構的製造方法。該方法包括下列步驟。形成複數個導體於一基板上。形成一保護層於該等導體的一露出部分上，並露出該等導體之間的一區域。對一凸塊材料進行回流，以形成一凸塊於該等導體的其中之一者上。
以下揭露提供了許多不同的實施例或範例，用於實施本發明的不同部件。組件和配置的具體範例描述如下，以簡化本揭露。當然，這些僅僅是範例，並非用以限定本揭露。舉例來說，敘述中提及第一部件形成於第二部件之上，可包括形成第一和第二部件直接接觸的實施例，也可包括額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。
應理解的是，額外的操作步驟可實施於所述方法之前、之間或之後，且在所述方法的其他實施例中，部分的操作步驟可被取代或省略。
此外，與空間相關用詞，例如「在…下方」、「下方」、「較低的」、「在…上方」、「上方」、「較高的」和類似用語可用於此，以便描述如圖所示一元件或部件和其他元件或部件之間的關係。這些空間用語企圖包括使用或操作中的裝置的不同方位，以及圖式所述的方位。當裝置被轉至其他方位（旋轉90°或其他方位），則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。
在本揭露中，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的±20%之內，或±10%之內，或±5%之內，或±3%之內，或±2%之內，或±1%之內，或甚至±0.5%之內。在此給定的數量為大約的數量。亦即，在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。
除非另外定義，在此使用的全部用語（包括技術及科學用語）具有與所屬技術領域中具有通常知識者所通常理解的相同涵義。應能理解的是，這些用語，例如在通常使用的字典中定義的用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露中有特別定義。
以下所揭露之不同實施例可能重複使用相同的參考符號及∕或標記。這些重複係為了簡化與清晰的目的，其本身並非用以限定所討論的各種實施例及∕或結構之間的關係。
本揭露提供一種電子結構。該電子結構可包括一基板、一第一導體、一第二導體、一絕緣子、一保護層、以及一凸塊結構。該第一導體設置於該基板上。該第二導體可電性連接該第一導體。該絕緣子可覆蓋該第一導體的該上表面及/或該側表面。該保護層可覆蓋該第二導體的該上表面，可露出該第二導體的該側表面。該凸塊結構可設置於該第二導體上。該保護層可包括一金屬材料或一介電材料。在回流過程中，該保護層可減少凸塊材料(例如，錫)從凸塊結構中流失，以至於可維持足夠的凸塊厚度，以利覆晶接合。
第1圖係根據本揭露的一些實施例，一種電子結構10的剖面示意圖。
如第1圖所示，電子結構10可包括基板12、複數個第一導體14、複數個第二導體16、絕緣子18、保護層20、以及凸塊結構22。第一導體14設置於基板12上。第一導體14具有上表面14a與側表面14b。第二導體16可設置於基板12上，並電性連接第一導體14，例如，第二導體16可設置於第一導體14上。第二導體16具有上表面16a與側表面16b。絕緣子18可覆蓋第一導體14的上表面14a與側表面14b。保護層20可設置於第二導體16上，並覆蓋第二導體16的上表面16a，可露出第二導體16的側表面16b。凸塊結構22可設置於第二導體16上。保護層20可包括金屬材料或介電材料，但本揭露並不以此為限。
在一些實施例中，基板12可為，例如，晶圓或晶粒，但本揭露並不以此為限。在一些實施例中，基底12可包括半導體基板、陶瓷基板、玻璃基板、高分子基板、其他適合的基板、或上述基板的組合，但本揭露並不以此為限。在一些實施例中，半導體基板的材料可包括元素半導體(例如，矽及/或鍺)、化合物半導體(例如，氮化鎵、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦、鋰鉭氧化物(LiTaO 3)及/或鋰鈮氧化物(LiNbO 3))、合金半導體(例如，矽鍺合金、磷砷鎵合金、砷鋁銦合金、砷鋁鎵合金、砷鎵銦合金、磷鎵銦合金、及/或砷磷鎵銦合金)、其他適合的半導體材料、或上述材料的組合，但本揭露並不以此為限。在一些實施例中，基板12可為壓電基板(例如，鋰鉭氧化物基板、鋰鈮氧化物基板、或石英基板)，應用於，例如，聲波裝置，例如，表面聲波(surface acoustic wave，SAW)裝置或體聲波(bulk acoustic wave，BAW)裝置，但本揭露並不以此為限。
在一些實施例中，基底12可包括絕緣層上覆半導體基板。絕緣層上覆半導體基板可包含底板、設置於底板上的絕緣層(例如，埋入式氧化層、氮化層、或其他適合的介電層)、以及設置於絕緣層上的半導體層(例如，上述的元素半導體或化合物半導體)。
在一些實施例中，基底12可包括絕緣層上覆壓電(Piezoelectric-on-insulator，POI)基板。絕緣層上覆壓電基板可包含底板、設置於底板上的絕緣層(例如，埋入式氧化層、氮化層、或其他適合的介電層)、以及設置於絕緣層上的壓電材料層(例如，石英、鈮酸鋰、鉭酸鋰、砷化鎵、鈦酸鋇、氮化鋁、氧化鋅、鋯鈦酸鉛、聚偏二氟乙烯、其他類似元件、或上述元件的組合等適於產生壓電效應之材料，但本揭露並不以此為限)。
在一些實施例中，基底12可為複合基板，包括額外的元件(為簡化起見，未繪示)，例如，薄膜電晶體(TFT)、互補式金屬氧化物半導體(CMOS)、驅動元件、適合的導電元件、其他類似元件、或上述元件的組合，但本揭露並不以此為限。導電元件可包括鈷、釕、鋁、鎢、銅、鈦、鉭、銀、金、鉑、鎳、鋅、鉻、鉬、鈮、其他類似材料、上述材料的組合、或上述材料的多膜層，但本揭露並不以此為限。該些元件可提供連接至基板12上的元件的電路。
在一些實施例中，第一導體14的材料可包括金屬或金屬合金，例如，鉬、鎢、矽化鎢、鈦、鈦鎢、銥、鈀、鉑、鎳、鈷、鉻、釕、鋨、銠、鉭、氮化鉭、鋁、銅、金、鋁銅、錸、其他適合的導電材料、或上述材料的組合，但本揭露並不以此為限。在一些實施例中，第一導體14可為叉指換能器(interdigital transducer，IDT)層，應用於，例如，聲波裝置。
在一些實施例中，第二導體16的材料可包括金屬或金屬合金，例如，鉬、鎢、矽化鎢、鈦、鈦鎢、銥、鈀、鉑、鎳、鈷、鉻、釕、鋨、銠、鉭、氮化鉭、鋁、銅、金、鋁銅、錸、其他適合的導電材料、或上述材料的組合，但本揭露並不以此為限。在一些實施例中，第二導體16可包括單層或多層。在一些實施例中，如第1圖所示，第二導體16的頂部16’的材料可包括，例如，易與錫合金化的鋁、金、或銅。例如，當第二導體16包括多層時，頂部16’可指為第二導體16的頂層或頂部兩層，但本揭露並不以此為限。在一些實施例中，第二導體16可為重分佈層。在一些實施例中，第一導體14可與第二導體16接觸。在一些實施例中，第一導體14可與第二導體16直接接觸，如第1圖所示。在一些實施例中，第一導體14可不與第二導體16直接接觸。
在一些實施例中，絕緣子18的材料可包括有機絕緣材料或無機絕緣材料(例如，氧化物(例如，氧化矽(SiO x))、氮化物(例如，氮化矽(SiN y))、或氮氧化物(例如，氮氧化矽(SiON)))、其他適合的絕緣材料、或上述材料的組合，但本揭露並不以此為限。在一些實施例中，絕緣子18可覆蓋第一導體14的上表面14a的第一部分14a1，第一導體14的上表面14a的第二部分14a2從絕緣子18露出，如第1圖所示。
在一些實施例中，保護層20的材料可包括金屬(例如，鈦、鈦鎢、或鉑)、介電層(例如，氮化矽或氧化矽)、其他可能不易與凸塊26的材料合金化的適合材料(例如，錫、鉛、金、或銀)、或上述材料的組合，但本揭露並不以此為限。在一些實施例中，保護層20可設置於第二導體16上，而第二導體16之間的區域R從保護層20露出。
在一些實施例中，凸塊結構22可包括柱狀導體24及/或凸塊26，但本揭露並不以此為限。凸塊26可設置於柱狀導體24上，如第1圖所示。在一些實施例中，柱狀導體24的材料可包括金屬或金屬合金(例如，銅、金、或銅鎳金)、其他適合的導電材料、或上述材料的組合，但本揭露並不以此為限。在一些實施例中，凸塊26的材料可包括金屬(例如，錫、金、銀、或鉛)、金屬合金(例如，上述金屬的合金)、其他適合的材料、或上述材料的組合，但本揭露並不以此為限。在一些實施例中，凸塊結構22可設置於第二導體16的至少其中之一者上。設置在第二導體16上的凸塊結構22的數量可根據產品需要做變化，例如，兩個或更多。在一些實施例中，保護層20的一部分設置於第二導體16與凸塊結構22之間。在一些實施例中，保護層20的第一部分20a可與凸塊結構22重疊，保護層20的第二部分20b不與凸塊結構22重疊，如第1圖所示。
在一些實施例中，保護層20與凸塊26的合金溫度可大於500℃，例如，600℃或700℃。在一些實施例中，保護層20與凸塊26的合金溫度可大於800℃，例如，900℃或1,100℃，但本揭露並不以此為限。在一些實施例中，第二導體16的頂部16’的材料與凸塊26的合金溫度可小於500℃，例如，400℃。在一些實施例中，第二導體16的頂部16’的材料與凸塊26的合金溫度可小於300℃，例如，150℃或200℃。在一些實施例中，電子結構10中所有凸塊結構22的面積與電子結構10中複數個第二導體16的上表面16a的面積的比例可介於5%至60%的範圍內，例如，10%、20%、30%、40%、或50%，但本揭露並不以此為限。上述面積可使用測量工具從上視圖量測或從設計的佈局量測。上述合金溫度可定義為金屬組分可形成合金的溫度。上述合金溫度可從相圖獲得，但本揭露並不以此為限。
第2圖係根據本揭露的一些實施例，一種電子結構100的剖面示意圖。
如第2圖所示，電子結構100可包括基板120、複數個電極140、複數個導體160、絕緣子180、蓋板190、導電層195、保護層200、以及凸塊結構220。電極140設置於基板120上。電極140具有上表面140a與側表面140b。導體160可設置於基板120上，並電性連接電極140。導體160具有上表面160a與側表面160b。絕緣子180可覆蓋電極140的上表面140a與側表面140b。蓋板190可設置於電極140上，可於電極140上形成空間S。導電層195可電性連接導體160，且可延伸至蓋板190上。保護層200可設置於導體160上，並可覆蓋導體160的上表面160a。導體160的側表面160b可從保護層200露出。凸塊結構220可設置於蓋板190與導體160上。保護層200可包括金屬材料或介電材料。
在一些實施例中，基板120可類似於前述的基板12，此處不再贅述。
在一些實施例中，電極140的材料可類似於第一導體14的材料，此處不再贅述。
在一些實施例中，導體160的材料可類似於第二導體16的材料，此處不再贅述。在一些實施例中，導體160可為重分佈層。在一些實施例中，電極140可與導體160接觸。在一些實施例中，電極140可與導體160直接接觸，如第2圖所示。在一些實施例中，電極140可不與導體160直接接觸。
在一些實施例中，絕緣子180的材料可類似於絕緣子18的材料，此處不再贅述。在一些實施例中，絕緣子180可覆蓋電極140的上表面140a的第一部分140a1，電極140的上表面140a的第二部分140a2可從絕緣子180露出，如第2圖所示。
在一些實施例中，蓋板190可包括壁191以及設置在壁191上的頂板192。在一些實施例中，壁191的材料可與頂板192的材料相同。在一些實施例，壁191的材料可與頂板192的材料不同。在一些實施例，壁191與頂板192的材料可包括光阻、環氧樹脂、樹脂、高分子、其他適合的材料、或上述材料的組合，但本揭露並不以此為限。
在一些實施例中，導電層195的材料可包括金屬或合金，例如，鉬、鎢、矽化鎢、鈦、鈦鎢、銥、鈀、鉑、鎳、鈷、鉻、釕、鋨、銠、鉭、氮化鉭、鋁、銅、金、鋁銅、錸、其他適合的導電材料、或上述材料的組合，但本揭露並不以此為限。
在一些實施例中，保護層200的材料可包括金屬(例如，鈦、鈦鎢、或鉑)、介電材料(例如，氧化物、氮化物、或氮氧化物)、其他不易與凸塊260的材料合金化的適合材料、或上述材料的組合，但本揭露並不以此為限。
在一些實施例中，凸塊結構220可包括柱狀導體240及/或凸塊260。凸塊260可設置於柱狀導體240上，如第2圖所示。在一些實施例中，柱狀導體240的材料可包括銅、金、銅鎳金、其他適合的導電材料、或上述材料的組合，但本揭露並不以此為限。在一些實施例中，凸塊260的材料可包括金屬(例如，錫、金、銀、或鉛)、金屬合金(例如，上述金屬的合金)、其他適合的材料、或上述材料的組合，但本揭露並不以此為限。在一些實施例中，凸塊結構220可設置於導體160的至少其中之一者上。設置在導體160上的凸塊結構220的數量可根據產品需要做變化，例如，兩個或更多。在一些實施例中，保護層200的一部分可設置於導體160與凸塊結構220之間。在一些實施例中，保護層200的第一部分200a可與凸塊結構220重疊，保護層200的第二部分200b不與凸塊結構220重疊，如第2圖所示。
在一些實施例中，保護層200與凸塊260的合金溫度可大於500℃。在一些實施例中，保護層200與凸塊260的合金溫度可大於800℃。在一些實施例中，導體160的頂部160’的材料與凸塊260的合金溫度可小於500℃。在一些實施例中，導體160的頂部160’的材料與凸塊260的合金溫度可小於300℃。在一些實施例中，電子結構100中所有凸塊結構220的面積與電子結構100中複數個導體160的上表面160a的面積的比例可介於5%至60%的範圍內，例如，10%、20%、30%、40%、或50%，但本揭露並不以此為限。
第3圖係根據本揭露的一些實施例，一種電子結構100的剖面示意圖。
以下更詳細地描述形成在電子結構100中的空間S的輪廓與尺寸。在第3圖中，空間S的中央區域C的高度Hc可小於空間S的週邊區域P的高度Hp，但本揭露並不以此為限。例如，空間S的寬度可定義為W。寬度W可為空間S的最小寬度，但本揭露並不以此為限。佔寬度W的40%且位於空間S的中央部分的區域可定義為空間S的中央區域C。各別佔寬度W的30%且位於中央區域C兩側的各別區域可定義為空間S的週邊區域P。虛線L可為位於空間S兩側的壁191的底表面191’之間的連接線，作為一參考線，但本揭露並不以此為限。在中央區域C內，虛線L與頂板192之間的最小高度可定義為Hc。在週邊區域P內，虛線L與頂板192之間的最小高度可定義為Hp。空間S的輪廓與尺寸描述如下。空間S中至少其中一個角Sc可為弧形或具有彎曲輪廓。例如，頂角Sc可具有彎曲輪廓，而底角Sc可不具有彎曲輪廓，但本揭露並不以此為限。中央區域C內虛線L與頂板192之間的最小高度Hc可小於週邊區域P內虛線L與頂板192之間的最小高度Hp。在其他實施例中，中央區域C內電極140與頂板192之間的最小距離可小於週邊區域P內電極140與頂板192之間的最小距離，但本揭露並不以此為限。
在一些實施例中，空間S可為倒錐形。例如，空間S的頂部寬度可小於空間S的底部寬度。空間S的上半部分的最小寬度可小於空間S的下半部分的最小寬度，但本揭露並不以此為限。
第4A~4F圖係根據本揭露的一些實施例，一種電子結構10的製造方法的剖面示意圖。
如第4A圖所示，提供基板12。可形成複數個第一導體14於基板12上。在一些實施例中，可藉由沉積製程及隨後的圖案化製程形成第一導體14。在一些實施例中，沉積製程可包括電鍍、濺鍍、電阻加熱蒸鍍、物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、其他適合的製程、或上述製程的組合，但本揭露並不以此為限。在一些實施例中，圖案化製程可包括光微影製程、蝕刻製程、其他適合的製程、或上述製程的組合，但本揭露並不以此為限。
如第4B圖所示，可形成絕緣子18於第一導體14上，並可填入第一導體14之間。在一些實施例中，可藉由，例如，低壓化學氣相沉積(LPCVD)、電漿輔助化學氣相沉積(PECVD)、原子層沉積(ALD)、蒸鍍、其他適合的製程、或上述製程的組合，形成絕緣子18，但本揭露並不以此為限。
如第4C圖所示，可圖案化絕緣子18，以露出第一導體14的一部分。在一些實施例中，可藉由蝕刻製程圖案化絕緣子18。在一些實施例中，蝕刻製程可為乾蝕刻製程或濕蝕刻製程、其他適合的製程、或上述製程的組合，但本揭露並不以此為限。
如第4D圖所示，可形成複數個第二導體16於露出的第一導體14上。可形成保護層20於第二導體16上，露出第二導體16之間的區域R。保護層20可覆蓋第二導體16的上表面16a。可露出第二導體16的至少其中之一者的側表面16b。在一些實施例中，可藉由沉積製程及隨後的圖案化製程形成第二導體16與保護層20。在一些實施例中，沉積製程可包括電鍍、濺鍍、電阻加熱蒸鍍、物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、其他適合的製程、或上述製程的組合，但本揭露並不以此為限。在一些實施例中，圖案化製程可包括光微影製程、蝕刻製程、其他適合的製程、或上述製程的組合，但本揭露並不以此為限。
如第4E圖所示，可形成凸塊結構22於一部分的第二導體16上。凸塊結構22可包括柱狀導體24及/或凸塊26。在一些實施例中，可藉由電鍍、焊膏轉移(solder paste transfer)、蒸鍍、其他適合的製程、或上述製程的組合形成凸塊結構22，但本揭露並不以此為限。
如第4F圖所示，可實施回流製程。在回流製程中，可藉由加熱熔融凸塊結構22的凸塊26，以形成具有適當形狀與厚度的凸塊26，以利後續的覆晶接合，但本揭露並不以此為限。在一些實施例中，保護層20與凸塊26的合金溫度可高於回流製程的製程溫度，但本揭露並不以此為限。
第5A~5E圖係根據本揭露的一些實施例，一種電子結構100的製造方法的剖面示意圖。
如第5A圖所示，提供基板120。可形成複數個電極140於基板120上。可形成絕緣子180於電極140上，並可填入電極140之間。可圖案化絕緣子180，以露出電極140的一部分。可形成複數個導體160於露出的電極140上。在一些實施例中，可藉由沉積製程及隨後的圖案化製程形成電極140與導體160。在一些實施例中，沉積製程可包括電鍍、濺鍍、電阻加熱蒸鍍、物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、其他適合的製程、或上述製程的組合，但本揭露並不以此為限。在一些實施例中，圖案化製程可包括光微影製程、蝕刻製程、其他適合的製程、或上述製程的組合，但本揭露並不以此為限。在一些實施例中，可藉由低壓化學氣相沉積(LPCVD)、電漿輔助化學氣相沉積(PECVD)、原子層沉積(ALD)、蒸鍍、其他適合的製程、或上述製程的組合形成絕緣子180，但本揭露並不以此為限。在一些實施例中，可藉由蝕刻製程圖案化絕緣子180。在一些實施例中，蝕刻製程可為乾蝕刻製程或濕蝕刻製程、其他適合的製程、或上述製程的組合，但本揭露並不以此為限。
如第5B圖所示，形成壁191於絕緣子180與一部分的導體160上。在一些實施例中，可藉由旋塗、噴塗、熱氣相沉積 (TVD)、薄膜層壓、其他適合的製程、或上述製程的組合形成壁191，但本揭露並不以此為限。隨後進行圖案化製程。在一些實施例中，圖案化製程可包括光微影製程、蝕刻製程、其他適合的製程、或上述製程的組合，但本揭露並不以此為限。
如第5C圖所示，可形成頂板192於壁191上，以形成蓋板190，並於電極140上形成空間S。在一些實施例中，可藉由旋塗、噴塗、熱氣相沉積 (TVD)、薄膜層壓、其他適合的製程、或上述製程的組合形成頂板192，但本揭露並不以此為限。隨後進行圖案化製程。在一些實施例中，圖案化製程可包括光微影製程、蝕刻製程、其他適合的製程、或上述製程的組合，但本揭露並不以此為限。
如第5D圖所示，可形成導電層195於蓋板190上，並可電性連接導體160。可形成保護層200於導電層195上，並可覆蓋導體160的上表面160a。導體160的側表面160b可從保護層200露出。在一些實施例中，可藉由沉積製程及隨後的圖案化製程形成導電層195與保護層200。在一些實施例中，沉積製程可包括電鍍、濺鍍、電阻加熱蒸鍍、物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、其他適合的製程、或上述製程的組合，但本揭露並不以此為限。在一些實施例中，圖案化製程可包括光微影製程、蝕刻製程、其他適合的製程、或上述製程的組合，但本揭露並不以此為限。
如第5E圖所示，可形成凸塊結構220於蓋板190及/或導體160上。凸塊結構220可包括柱狀導體240及/或凸塊260。可實施回流製程。在一些實施例中，可藉由電鍍、焊膏轉移(solder paste transfer)、蒸鍍、其他適合的製程、或上述製程的組合形成凸塊結構22，但本揭露並不以此為限。在回流製程中，可藉由加熱熔融凸塊結構220的凸塊260，以形成具有適當形狀與厚度的凸塊260，以利後續的覆晶接合。在一些實施例中，保護層200與凸塊260的合金溫度可高於回流製程的製程溫度。
第6圖係根據本揭露的一些實施例，一種封裝結構50的剖面示意圖。
封裝結構50可包括電子結構10 (例如，具晶粒級)、背板28、以及封裝材料30。在一些實施例中，背板28可包括具有電路29的印刷電路板(PCB)，但本揭露並不以此為限。在第6圖中，電子結構10可藉由覆晶方式接合至背板28，以於電子結構10與背板28之間形成空間S。封裝材料30可覆蓋電子結構10與背板28。
第7圖係根據本揭露的一些實施例，一種封裝結構500的剖面示意圖。
封裝結構500可包括電子結構100、背板280、以及封裝材料300。封裝結構500可為晶圓級封裝。在一些實施例中，背板280可包括具有電路290的印刷電路板(PCB)，但本揭露並不以此為限。在第7圖中，具有空間S的電子結構100可藉由覆晶方式接合至背板280。封裝材料300可覆蓋電子結構100與背板280。
第8圖係根據本揭露的一些實施例，一種電子結構10’的剖面示意圖。
電子結構10’類似於第1圖中的電子結構10。電子結構10’與電子結構10的主要區別在於第8圖中的凸塊結構22’可與第二導體16接觸。也就是，第8圖中的保護層20在基板12的法線方向上可不與凸塊結構22’重疊。凸塊結構22’可包括柱狀導體及/或凸塊。例如，凸塊結構22’可包括與第二導體16接觸的凸塊(例如，焊錫凸塊)，但本揭露並不以此為限。
第9圖係根據本揭露的一些實施例，一種電子結構100’的剖面示意圖。
電子結構100’類似於第2圖中的電子結構100。電子結構100’與電子結構100的主要區別在於第9圖中的凸塊結構220’可與導電層195接觸。也就是，第9圖中的保護層200在基板120的法線方向上可不與凸塊結構220’重疊。凸塊結構220’可包括柱狀導體及/或凸塊。例如，凸塊結構220’可包括與導電層195接觸的凸塊(例如，焊錫凸塊)，但本揭露並不以此為限。
以上概述數個實施例之特徵，以使本發明所屬技術領域中具有通常知識者可以更加理解本揭露的觀點。本發明所屬技術領域中具有通常知識者應該理解，可輕易地以本揭露為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及∕或優勢。本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並無悖離本揭露的精神與範圍，且可在不違背本揭露之精神和範圍之下，做各式各樣的改變、取代和替換。因此，本揭露之保護範圍當視後附之申請專利範圍所界定者為準。另外，雖然本揭露已以數個較佳實施例揭露如上，然其並非用以限定本揭露的範圍。
整份說明書對特徵、優點或類似語言的引用，並非意味可以利用本揭露實現的所有特徵和優點應該或者可以在本揭露的任何單一實施例中實現。相對地，涉及特徵和優點的語言被理解為其意味著結合實施例描述的特定特徵、優點或特性包括在本揭露的至少一個實施例中。因而，在整份說明書中對特徵和優點以及類似語言的討論可以但不一定代表相同的實施例。
再者，在一或複數個實施例中，可以任何合適的方式組合本揭露的所描述的特徵、優點和特性。根據本文的描述，所屬技術領域中具有通常知識者將意識到，可在沒有特定實施例的一個或複數個特定特徵或優點的情況下實現本揭露。在其他情況下，在某些實施例中可辨識附加的特徵和優點，這些特徵和優點可能不存在於本揭露的所有實施例中。
10,10’,100,100’:電子結構 12,120:基板 14:第一導體 14a:第一導體的上表面 14a1:第一導體的上表面的第一部分 14a2:第一導體的上表面的第二部分 14b:第一導體的側表面 16:第二導體 16’:第二導體的頂部 16a:第二導體的上表面 16b:第二導體的側表面 18,180:絕緣子 20,200:保護層 20a,200a:保護層的第一部分 20b,200b:保護層的第二部分 22,22’,220,220’:凸塊結構 24,240:柱狀導體 26,260:凸塊 28,280:背板 29,290:電路 30,300:封裝材料 50,500:封裝結構 140:電極 140a:電極的上表面 140a1:電極的上表面的第一部分 140a2:電極的上表面的第二部分 140b:電極的側表面 160:導體 160’:導體的頂部 160a:導體的上表面 160b:導體的側表面 190:蓋板 191:壁 191’:壁的底表面 192:頂板 195:導電層 C:空間的中央區域 Hc:中央區域的高度 Hp:週邊區域的高度 L:壁的底表面之間的連接線 P:空間的週邊區域 R:區域 S:空間 Sc:空間的角 W:空間的寬度
以下將配合所附圖式詳述本揭露之各面向。值得注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製。事實上，可任意地放大或縮小各種元件的尺寸，以清楚地表現出本揭露的特徵。 第1圖係根據本揭露的一些實施例，一種電子結構的剖面示意圖。 第2圖係根據本揭露的一些實施例，一種電子結構的剖面示意圖。 第3圖係根據本揭露的一些實施例，一種電子結構的剖面示意圖。 第4A~4F圖係根據本揭露的一些實施例，一種電子結構製造方法的剖面示意圖。 第5A~5E圖係根據本揭露的一些實施例，一種電子結構製造方法的剖面示意圖。 第6圖係根據本揭露的一些實施例，一種封裝結構的剖面示意圖。 第7圖係根據本揭露的一些實施例，一種封裝結構的剖面示意圖。 第8圖係根據本揭露的一些實施例，一種電子結構的剖面示意圖。 第9圖係根據本揭露的一些實施例，一種電子結構的剖面示意圖。
例示性的實施例將參考所附圖式詳述。在圖式中，類似參考符號一般表示相同、功能上近似、及∕或結構上近似的元件。
100:電子結構
120:基板
140:電極
160:導體
191:壁
191’:壁的底表面
192:頂板
195:導電層
200:保護層
C:空間的中央區域
Hc:中央區域的高度
Hp:週邊區域的高度
L:壁的底表面之間的連接線
P:空間的週邊區域
S:空間
Sc:空間的角
W:空間的寬度

Claims (10)

  1. 一種電子結構，包括： 一基板； 複數個導體，設置於該基板上；以及 一蓋板，設置於該等導體上，並於該等導體上形成一空間； 其中該空間的一中央區域的高度小於該空間的一週邊區域的高度。
  2. 如請求項1的電子結構，其中該等導體包含叉指換能器。
  3. 如請求項1的電子結構，更包含一絕緣子，覆蓋該等導體的一第一上表面與一第一側表面。
  4. 如請求項1的電子結構，更包含一導電層，設置於該蓋板上，該導電層電性連接該等導體。
  5. 如請求項4的電子結構，更包含一保護層，設置於該導電層上。
  6. 如請求項5的電子結構，更包含一凸塊結構，設置於該導電層及該保護層上。
  7. 如請求項6的電子結構，其中該凸塊結構包括一柱狀導體與一凸塊，該凸塊設置於該柱狀導體上。
  8. 如請求項7的電子結構，其中該保護層與該凸塊的合金溫度大於500℃。
  9. 如請求項1的電子結構，其中該空間中至少其中一個角為弧形或具有彎曲輪廓。
  10. 一種電子結構，包括： 一基板； 複數個導體，設置於該基板上；以及 一蓋板，設置於該等導體上，並於該等導體上形成一空間； 其中該空間中至少其中一個角為弧形或具有彎曲輪廓。
TW112147180A 2022-05-26 2022-09-27 電子結構 TW202414760A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/825,092 US20230387880A1 (en) 2022-05-26 2022-05-26 Electronic structure and method of manufacturing the same
US17/825,092 2022-05-26

Publications (1)

Publication Number Publication Date
TW202414760A true TW202414760A (zh) 2024-04-01

Family

ID=88875832

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112147180A TW202414760A (zh) 2022-05-26 2022-09-27 電子結構
TW111136477A TWI828333B (zh) 2022-05-26 2022-09-27 電子結構及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111136477A TWI828333B (zh) 2022-05-26 2022-09-27 電子結構及其製造方法

Country Status (3)

Country Link
US (1) US20230387880A1 (zh)
CN (1) CN117174664A (zh)
TW (2) TW202414760A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI672840B (zh) * 2017-07-25 2019-09-21 矽品精密工業股份有限公司 電子封裝件暨基板結構與製法
TWI677951B (zh) * 2018-11-09 2019-11-21 恆勁科技股份有限公司 表面聲波濾波器封裝結構及其製作方法
US12016247B2 (en) * 2020-08-27 2024-06-18 Qualcomm Incorporated Package comprising an integrated passive device configured as a cap for a filter

Also Published As

Publication number Publication date
CN117174664A (zh) 2023-12-05
TW202347677A (zh) 2023-12-01
TWI828333B (zh) 2024-01-01
US20230387880A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
US10636726B2 (en) Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
TWI498976B (zh) 晶圓級封裝整合及方法
US7348263B2 (en) Manufacturing method for electronic component, electronic component, and electronic equipment
TWI704703B (zh) 積體電路及其製造方法
US7679153B2 (en) Sealed surface acoustic wave element package
JP4689704B2 (ja) 圧電部品及びその製造方法
JP2009010559A (ja) 圧電部品及びその製造方法
TWI690045B (zh) 構裝結構、其接合方法及用於其的線路板
JP2005310817A (ja) 半導体装置の製造方法、回路基板、並びに電子機器
US20080079134A1 (en) Chip package, chip structure and manufacturing process thereof
JP5170282B2 (ja) 電子部品の製造方法
TWI828333B (zh) 電子結構及其製造方法
US20230080099A1 (en) Surface acoustic wave filter wafer-level packaging structure and method
US7498676B2 (en) Semiconductor device
TWI697078B (zh) 封裝基板結構與其接合方法
JP4661885B2 (ja) 電子部品及びその製造方法、並びに電子機器
JP2008021792A (ja) デバイスとその製造方法並びに電子機器
CN118300560A (zh) 表面声波装置
JP2009088865A (ja) 圧電発振器