TW202403520A - 電子裝置 - Google Patents

電子裝置 Download PDF

Info

Publication number
TW202403520A
TW202403520A TW111138161A TW111138161A TW202403520A TW 202403520 A TW202403520 A TW 202403520A TW 111138161 A TW111138161 A TW 111138161A TW 111138161 A TW111138161 A TW 111138161A TW 202403520 A TW202403520 A TW 202403520A
Authority
TW
Taiwan
Prior art keywords
gate
line
aforementioned
electronic device
semiconductor pattern
Prior art date
Application number
TW111138161A
Other languages
English (en)
Inventor
宋立偉
陳承佐
陳宏昆
康承泰
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW202403520A publication Critical patent/TW202403520A/zh

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露提供一種電子裝置,包含:第一閘極線、第二閘極線、數據線、以及半導體圖案。前述第一閘極線具有第一延伸線與從第一延伸線突出之第一閘極電極。前述第二閘極線與第一閘極線相鄰,其中前述第二閘極線具有第二延伸線與從前述第二延伸線突出之第二閘極電極。在前述電子裝置的上視圖中,前述數據線與前述第一閘極線及前述第二閘極線交錯。前述半導體圖案電連接到前述數據線,其中前述半導體圖案設置於前述第一延伸線與前述第二延伸線之間,前述半導體圖案與前述第一閘極電極重疊,且與前述第二閘極電極重疊。

Description

電子裝置
本揭露係有關於一種電子裝置,特別係有關於一種半導體圖案的配置設計。
電子裝置已成為現代生活不可或缺的產品。然而,現今的電子裝置仍未在各個方面符合消費者的期待,舉例而言,在非顯示區的邊界區域仍佔有較大的空間,並且製造製程中因使用多個光罩而較為複雜等等。因此,發展出能夠改善電子裝置品質或效能的結構設計為目前業界致力研究的課題之一。
本揭露提供一種電子裝置,包含:第一閘極線、第二閘極線、數據線、以及半導體圖案。前述第一閘極線具有第一延伸線與從第一延伸線突出之第一閘極電極。前述第二閘極線與第一閘極線相鄰,其中前述第二閘極線具有第二延伸線與從前述第二延伸線突出之第二閘極電極。在前述電子裝置的上視圖中,前述數據線與前述第一閘極線及前述第二閘極線交錯。前述半導體圖案電連接到前述數據線,其中前述半導體圖案設置於前述第一延伸線與前述第二延伸線之間,前述半導體圖案與前述第一閘極電極重疊,且與前述第二閘極電極重疊。
為讓本揭露之特徵或優點能更明顯易懂,下文特舉出一些實施例,並配合所附圖式,作詳細說明如下。
以下針對本揭露實施例的電子裝置作詳細說明。應了解的是,以下之敘述提供許多不同的實施例,用以實施本揭露一些實施例之不同態樣。以下所述特定的元件及排列方式僅為簡單清楚描述本揭露一些實施例。當然,這些僅用以舉例而非本揭露之限定。此外,在不同實施例中可能使用類似及/或對應的標號標示類似及/或對應的元件,以清楚描述本揭露。然而,這些類似及/或對應的標號的使用僅為了簡單清楚地敘述本揭露一些實施例,不代表所討論之不同實施例及/或結構之間具有任何關連性。
透過參考以下的詳細描述並同時結合附圖可以理解本揭露,須注意的是,為了使讀者能容易瞭解及圖式的簡潔,本揭露中的多張圖式只繪出電子裝置的一部份,且圖式中的特定元件並非依照實際比例繪圖。此外,圖中各元件的數量及尺寸僅作為示意,並非用來限制本揭露的範圍。
應理解的是,圖式之元件或裝置可以所屬技術領域之技術人員所熟知的各種形式存在。此外實施例中可能使用相對性用語,例如「較低」或「底部」或「較高」或「頂部」,以描述圖式的一個元件對於另一元件的相對關係。可理解的是,如果將圖式的裝置翻轉使其上下顛倒,則所敘述在「較低」側的元件將會成為在「較高」側的元件。本揭露實施例可配合圖式一併理解,本揭露之圖式亦被視為揭露說明之一部份。再者,當述及一第一材料層位於一第二材料層上或之上時,包括第一材料層與第二材料層直接接觸之情形,或者,其間亦可能間隔有一或更多其它材料層之情形,在此情形中,第一材料層與第二材料層之間可能不直接接觸。
本揭露通篇說明書與後附的請求項中會使用某些詞彙來指稱特定元件。本領域技術人員應理解,電子設備製造商可能會以不同的名稱來指稱相同的元件。本文並不意在區分那些功能相同但名稱不同的元件。在下文說明書與請求項書中,「包括」、「含有」、「具有」等詞為開放式詞語,因此其應被解釋為「含有但不限定為…」之意。因此,當本揭露的描述中使用術語「包括」、「含有」及/或「具有」時,其指定了相應的特徵、區域、步驟、操作及/或構件的存在,但不排除一個或多個相應的特徵、區域、步驟、操作及/或構件的存在。
本文中所提到的方向用語,例如:「上」、「下」、「前」、「後」、「左」、「右」等,僅是參考附圖的方向。因此,使用的方向用語是用來說明,而並非用來限制本揭露。在附圖中,各圖式繪示的是特定實施例中所使用的方法、結構及/或材料的通常性特徵。然而,這些圖式不應被解釋為界定或限制由這些實施例所涵蓋的範圍或性質。舉例來說,為了清楚起見,各膜層、區域及/或結構的相對尺寸、厚度及位置可能縮小或放大。
當相應的構件(例如膜層或區域)被稱為「在另一個構件上」時,它可以直接在另一個構件上,或者兩者之間可存在有其他構件。另一方面,當構件被稱為「直接在另一個構件上」時,則兩者之間不存在任何構件。另外,當一構件被稱為「在另一個構件上」時,兩者在俯視方向上有上下關係,而此構件可在另一個構件的上方或下方,而此上下關係取決於裝置的取向(orientation)。
此外,應理解的是,雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組件、或部份,這些元件、組件或部份不應被這些用語限定。這些用語僅是用來區別不同的元件、組件、區域、層或部份。因此,以下討論的一第一元件、組件、區域、層或部份可在不偏離本揭露之教示的情況下被稱為一第二元件、組件、區域、層或部份。
於文中,「約」、「實質上」之用語通常表示在一給定值或範圍的10%內,或5%內、或3%之內、或2%之內、或1%之內、或0.5%之內。在此給定的數量為大約的數量,亦即在沒有特定說明「約」、「實質上」的情況下,仍可隱含「約」、「實質上」之含義。此外,用語「範圍介於第一數值及第二數值之間」表示所述範圍包含第一數值、第二數值以及它們之間的其它數值。
應理解的是,以下所舉實施例可以在不脫離本揭露的精神下,可將數個不同實施例中的特徵進行替換、重組、混合以完成其他實施例。各實施例間特徵只要不違背發明精神或相衝突,均可任意混合搭配使用。
於本揭露中,厚度、長度與寬度的量測方式可以是採用光學顯微鏡量測而得,厚度則可以由電子顯微鏡中的剖面影像量測而得,但不以此為限。另外,任兩個用來比較的數值或方向,可存在著一定的誤差。若第一值等於第二值,其隱含著第一值與第二值之間可存在著約10%的誤差;若第一方向垂直於第二方向,則第一方向與第二方向之間的角度可介於80度至100度之間;若第一方向平行於第二方向,則第一方向與第二方向之間的角度可介於0度至10度之間。
除非另外定義,在此使用的全部用語(包含技術及科學用語)具有與本揭露所屬技術領域的技術人員通常理解的相同涵義。能理解的是,這些用語例如在通常使用的字典中定義用語,應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思,而不應以一理想化或過度正式的方式解讀,除非在本揭露實施例有特別定義。
依據一些實施例,藉由以迴紋針型(paperclip type)之半導體圖案,其中半導體圖案藉由兩個分支部與兩個閘極電極重疊,可使元件特性一致。此外,依據一些實施例,藉由使兩個薄膜電晶體連接到相同的數據線,可使數據線訊號源減半,可大幅減少遮光區域與源極積體電路的數量。
請參照第1圖,第1圖顯示根據本揭露一些實施例中,電子裝置10的上視圖。在一些實施例中,電子裝置10可為顯示裝置或非顯示裝置。例如,電子裝置10可為觸控顯示器,例如觸控液晶顯示器,例如為薄膜電晶體液晶顯示器。或者,此液晶顯示器可為扭轉向列(Twisted Nematic,TN)型液晶顯示器、超扭轉向列(Super Twisted Nematic,STN)型液晶顯示器、雙層超扭轉向列(Double layer Super Twisted Nematic,DSTN)型液晶顯示器、垂直配向(Vertical Alignment,VA)型液晶顯示器、水平電場效應(In-Plane Switching,IPS)型液晶顯示器、膽固醇(Cholesteric)型液晶顯示器、藍相(Blue Phase)型液晶顯示器、邊際電場效應(FFS)型液晶顯示器、低溫多晶矽液晶顯示器(LTPS)或其它任何適合之液晶顯示器。應注意的是,第1圖僅繪示部分元件,為了簡潔,省略了其他膜層及/或元件(例如平坦層等)。
為方便說明,以下電子裝置10係以觸控顯示裝置為例作說明,但並非用以限制本發明。如第1圖所示,電子裝置10包含複數條閘極線G及複數條數據線D設置於一基板100上。在一些實施例中,閘極線G實質上沿第一方向x延伸,閘極線G雖非直線,但大致上具有一主延伸方向,前述延伸方向沿第一方向x延伸。數據線D大致上沿第二方向y延伸。在一些實施例中,數據線D雖非直線,但大致上沿第二方向y延伸,例如,數據線D與第二方向y夾角可以大約介於5~25゚之間,例如可為0~10゚之間,例如可為0~5゚之間。在一些實施例中,第一方向x大致上與第二方向y垂直。亦即,閘極線G大致上垂直(perpendicular)或正交(orthogonal)數據線D。在一些實施例中,閘極線G可與閘極驅動電路連接,閘極驅動電路可設置於基板100上,而構成閘極電路在面板上(Gate on panel,GOP)的構造。
在一些實施例中,閘極線G可包含閘極延伸線GT、分別連接到閘極延伸線GT的閘極電極GE。閘極延伸線GT大致上沿著第一方向x延伸,閘極電極GE可從閘極延伸線GT往第二方向y突出。在一些實施例中,閘極線G可更包含閘極突出部Ga,詳細可對應參照第2圖中第二閘極突出部Ga2之說明。
如第1圖所示,電子裝置10包含複數條觸控訊號線T,設置於基板100上。觸控訊號線T大致上沿第二方向y延伸,觸控訊號線T雖非直線,但大致上沿第二方向y延伸,其中觸控訊號線T與第二方向y夾角大約介於5~25゚之間,例如可為0~10゚之間,例如可為0~5゚之間。在一些實施例中,沿著第一方向x,觸控訊號線T與數據線D交錯排列,並且彼此大致上平行。亦即,觸控訊號線T與數據線D彼此不重疊。
依據一些實施例,藉由交錯排列觸控訊號線T與數據線D,可使兩者設置於同一膜層上,進而減少光罩使用數量。
如第1圖所示,電子裝置10包含複數個薄膜電晶體Tr設置於基板100上,其位於閘極線G與數據線D相交處。在一些實施例中,薄膜電晶體Tr對應到一個畫素電極(可參見第3圖)。在一些實施例中,薄膜電晶體Tr由兩條閘極線G、數據線D、觸控訊號線T包圍。在一些實施例中,任意兩條數據線D之間包含2n個薄膜電晶體Tr,其中n為正整數。薄膜電晶體Tr包含閘極電極GE(與閘極線G電連接)、包含汲極(與導電圖案M電連接)、源極(與數據線D電連接)、以及主動層(繪示為半導體圖案S)。在一些實施例中,數據線D透過薄膜電晶體Tr提供源極訊號至畫素單元,閘極線G(掃描線)透過薄膜電晶體Tr控制資料訊號是否寫入至畫素單元。
在一些實施例中,薄膜電晶體Tr沿著數據線D(大致上沿著第二方向y)兩側之字形排列。亦即,沿著數據線D,薄膜電晶體Tr在數據線D的左與右(第一方向+x及第一方向-x)依序排列。在一些實施例中,薄膜電晶體Tr設置於兩條閘極線G之間(雙閘極線(dual gate line)設計)。藉此,可使數據線訊號源減半,可大幅減少遮光區域(例如黑色矩陣(black matrix,BM))與源極積體電路的數量。
電子裝置10包含作為主動層的半導體圖案S,後續將於第2圖中詳細說明。應注意的是,每兩個薄膜電晶體Tr對應於一個半導體圖案S。
電子裝置10包含複數個第一導孔V1、複數個第二導孔V2、複數個第三導孔V3、複數個第四導孔V4設置於基板100上,以利於垂直電性連接。依據一些實施例,一個薄膜電晶體Tr可對應於一個第一導孔V1、一個第二導孔V2、一個第三導孔V3。兩個薄膜電晶體Tr可對應於一個第四導孔V4。後續將藉由剖面圖詳細說明各個導孔的連接情況。
電子裝置10可包含導電圖案M。依據一些實施例,一個薄膜電晶體Tr可對應到一個導電圖案M。依據一些實施例,電子裝置10可包含圖案N,兩個薄膜電晶體Tr可對應到一個圖案N。第一導孔V1與第二導孔V2及/或第三導孔V3可用以電連接至導電圖案M,後續將於剖面圖中詳細說明(可參照第5圖)。應注意的是,本文後續將數據線D、觸控訊號線T、導電圖案M與圖案N合稱為導體層C,亦即,可為相同層。
接著請參照第2圖,第2圖顯示根據本揭露一些實施例中,對應於第1圖的方框E的放大的上視圖。
如第2圖所示,方框E中包含兩個薄膜電晶體(以下,分別稱為第一薄膜電晶體Tr1與第二薄膜電晶體Tr2),可設置於觸控訊號線T之兩側。在一些實施例中,以觸控訊號線T為基準,第一薄膜電晶體Tr1與第二薄膜電晶體Tr2大致上在對角方向設置。亦即,後續分別在第一薄膜電晶體Tr1與第二薄膜電晶體Tr2上形成的畫素電極XE1、XE2也大致上呈現對角方向設置(可參照第4圖)。在一些實施例中,兩個薄膜電晶體電連接到同一數據線D。亦即,兩個薄膜電晶體共用相同源極。藉此,可將數據線D的數量減半進而減少源極積體電路的數量,而可大幅節省遮光區域。
如第2圖所示,電子裝置10可包括一第一閘極線G1、一第二閘極線G2、一數據線D、以及一半導體圖案S。兩條閘極線分別繪示為第一閘極線G1及與第一閘極線G1相鄰的第二閘極線G2。在第2圖中,第一閘極線G1位於第二閘極線G2上方。第一閘極線G1具有第一閘極延伸線GT1與從第一閘極延伸線GT1突出之第一閘極電極GE1。第二閘極線G2具有第二閘極延伸線GT2與從第二閘極延伸線GT2突出之第二閘極電極GE2。第一閘極延伸線GT1與第二閘極延伸線GT2沿著第一方向x延伸。第一閘極電極GE1從第一閘極延伸線GT1沿著第二方向y往第二閘極延伸線GT2突出。第二閘極電極GE2從第二延伸線GT2沿著第二方向y往第一閘極延伸線GT1突出。在一些實施例中,第一閘極線G1及第二閘極線G2彼此不重疊。第一閘極電極GE1的突出方向和第二閘極電極GE2的突出方向可為相反方向,例如,第一閘極電極GE1的突出方向可為-y方向,第二閘極電極GE2的突出方向可為+y方向。
在第2圖的實施例中,在第一閘極延伸線GT1及第二閘極延伸線GT2之間設置第一薄膜電晶體Tr1與第二薄膜電晶體Tr2。在第2圖的實施例中,在第一閘極延伸線GT1及第二閘極延伸線GT2之間設置兩個第一導孔V1、兩個第二導孔V2及/或兩個第三導孔V3、與一個第四導孔V4。
依據一些實施例,閘極線G可更包括閘極突出部。如第2圖所示,第二閘極線G2可包含第二閘極突出部Ga2,其可從閘極延伸線GT往第二方向y突出,並電連接到第二閘極延伸線GT2。第二閘極突出部Ga2可與第一閘極電極GE1對向設置,例如,在第二方向y上對向設置。
如第2圖所示,導體層C包含數據線D、觸控訊號線T、導電圖案M與圖案N。
如第2圖所示,數據線D藉由第四導孔V4與半導體圖案S中的摻雜區(源極)電連接(可一併參照第5圖)。在一些實施例中,在電子裝置10的一上視圖(如第2圖)中,數據線D與第一閘極線G1及第二閘極線G2交錯。亦即,在第2圖中,第一閘極線G1及第二閘極線G2分別與數據線D重疊。在一些實施例中,共同電極可具有圖案,而形成複數個觸控電極。觸控訊號線T可用以與共同電極(例如第5圖的共同電極600)電連接。觸控時產生電容變化,產生之誘導電流可傳導至觸控訊號線T並回傳至積體電路以計算出座標位置。在一些實施例中,觸控訊號線T介於兩個薄膜電晶體Tr之間。如第2圖所示,導電圖案M藉由第一導孔V1與半導體圖案S中的摻雜區(汲極)電連接,並且藉由第二導孔V2及/或第三導孔V3與畫素電極(可一併參照第5圖)電連接。如第2圖所示,圖案N對應第二閘極突出部Ga2設置,可與閘極線G2並聯,可降低閘極線的阻值。
如第2圖所示,半導體圖案S(作為主動層)電連接到數據線D。半導體圖案S設置於第一閘極延伸線GT1與第二閘極延伸線GT2之間。半導體圖案S與第一閘極電極GE1,且與第二閘極電極GE2重疊。
在一些實施例中,半導體圖案S包含主要部分SM、第一分支部分S1、以及第二分支部分S2。第一分支部分S1連接到主要部分SM,第二分支部分S2連接到主要部分SM。在一些實施例中,第一分支部分S1與第一閘極電極GE1彼此重疊,且第二分支部分S2與前述第二閘極電極GE2彼此重疊。
在一些實施例中,第一分支部分S1和第二分支部分S2可與主要部分SM連接,且由分支位置BP而分支,且沿著不同方向延伸。亦即,在半導體圖案S中,由主要部分SM出發,朝向不同方向延伸的位置,可為分支位置BP。詳細而言,如第2圖所示,在一些實施例中,由主要部分SM出發,開始朝向不同方向延伸的位置可定義為分支位置BP。由分支位置BP開始而朝向第一方向x延伸的部分為第一分支部分S1,由分支位置BP開始而朝向第二方向y延伸的部分為第二分支部分S2,但本發明不以此為限。依據一些實施例,在主要部分SM的延伸方向(第一方向x)上取其寬度的中間線,在第二分支部分S2的延伸方向(第二方向y)上取其寬度的中間線,兩中間線的交會處可定義為分支位置BP。
依據一些實施例,如第2圖所示,第一分支部分S1和主要部分SM為沿著第一方向x延伸。第二分支部分S2的一部分沿著第二方向y延伸,並經由分支位置BP與主要部分SM及/或第一分支部分S1連接,而第二分支部分S2的另一部分沿著第一方向x向數據線D延伸,並與主要部分SM及/或第一分支部分S1平行排列。亦即,從分支位置BP出發,往數據線D延伸並與其電連接者為主要部分SM,先往第二閘極線G2延伸並再往數據線D延伸並與導電圖案M電連接者為第二分支部分S2,與觸控訊號線T重疊並與另一導電圖案M電連接者為第一分支部分S1。在一些實施例中,在上視圖中,如第2圖所示,數據線D與半導體圖案S重疊,例如,數據線D與主要部分SM重疊。依據一些實施例,在上視圖中,觸控訊號線T與半導體圖案S重疊,例如,觸控訊號線T與第一分支部分S1重疊。
在一些實施例中,如第2圖所示,主要部分SM的設置方向為第一方向x,第二分支部分S2先以第二方向y設置,再迴轉以朝向數據線D的第一方向x設置,因此,主要部分SM與第二分支部分S2呈現開口朝向數據線D之U型,而第一分支部分S1突出於U型,本案中將此形狀之半導體圖案S稱之為迴紋針型。
在一些實施例中,如第2圖所示,半導體圖案S具有第一長度L11,第一長度L11可為由主要部分SM的一邊緣P0沿著第一分支部分S1到第一閘極電極GE1的一邊緣P1的長度。半導體圖案S具有第二長度L22,第二長度L22可為從主要部分SM的邊緣P0沿著第二分支部分S2到第二閘極電極GE2的一邊緣P2的長度。如第2圖所示,第一長度L11、第二長度L22的量測位置,可為半導體圖案S的外邊緣、內部、或內邊緣,但不以此為限。外邊緣可例如為較遠離第二閘極電極GE2的邊緣。依據一些實施例,半導體圖案S的外邊緣可為直線或非直線,或可具有弧形。在半導體圖案S的外邊緣不為直線的情況下,第一長度L11和第二長度L22的量測位置,可為與半導體圖案S的邊緣重疊的直線,或者可為半導體圖案S內部的直線。
依據一些實施例,在主要部分SM的延伸方向(第一方向x)上取其寬度的中間線,在第二分支部分S2的延伸方向(第二方向y)上取其寬度的中間線,兩中間線的交會處可定義為分支位置BP。例如,第一長度L11的量測,可為由邊緣P0開始,經過主要部分SM、第一分支部分S1,而到達第一閘極電極GE1的邊緣P1的直線長度。例如,可在主要部分SM的邊緣或內部沿著其延伸方向之直線(與第一方向x平行的直線)作測量。第二長度L22的量測位置,可為由邊緣P0開始,經過主要部分SM的第一直線(與第一方向x平行的直線)、轉向經過第二分支部分S2的第二直線(沿著第二方向y延伸)、再轉向經過第二分支部分S2而到達第二閘極電極GE2的邊緣P2的第三直線(與第一方向x平行的直線),而第二長度L22可為上述三條直線總和的長度。
依據一些實施例,第一長度L11和第二長度L22可為實質上相等。如此,由數據線D所傳送到兩個電晶體Tr1、Tr2的訊號所經過的長度是相等的,亦即,電子導通路徑長度相等,如此,可讓兩個電晶體Tr1、Tr2的元件特性一致。依據一些實施例,量測第一長度L11和第二長度L22時,第一閘極電極GE1和第二閘極電極GE2的量測位置可為對應的相同位置。例如,第一閘極電極GE1的邊緣P1的位置可為距離觸控訊號線T最近的邊緣,且第二閘極電極GE2的邊緣P2可為距離相同觸控訊號線T最近的邊緣,但不以此為限。
依據一些實施例,可依以下方式量測第一長度L11和第二長度L22。半導體圖案S從主要部分SM經由分支位置BP分支為第一分支部分S1和第二分支部分S2。半導體圖案S具有第一長度,第一長度可為由主要部分SM的一邊緣P0沿著第一分支部分S1到第一閘極電極GE1的一邊緣P1的長度。詳細而言,半導體圖案S的第一長度可為主要部分SM的長度L0和第一分支部分S1到第一閘極電極GE1的邊緣P1的長度L1的總和,亦即L0+L1。另外,半導體圖案S具有第二長度L2,第二長度L2可為從主要部分SM的邊緣P0沿著第二分支部分S2到第二閘極電極GE2的一邊緣P2的長度。詳細而言,第二長度可為主要部分SM的長度L0和第二分支部分S2到第二閘極電極GE2的邊緣P2的長度L2的總和,亦即L0+L2。
在第2圖中,主要部分SM的邊緣P0可以為大致上與數據線D平行,且最遠離觸控接觸線T的邊緣(或最遠離分支位置BP的邊緣)。第一閘極電極GE1的第一邊緣P1與第二閘極電極GE2的第二邊緣P2可以靠近觸控訊號線T,並分別位於觸控訊號線T的兩側。
如第2圖所示,方框E還包含複數個遮光部LS(為了簡潔而未繪示於第1圖中),其與於閘極電極GE重疊,以防止光線照射元件造成半導體層光漏電(photo leakage)。
接著,第3圖顯示根據本揭露一些實施例中,接續第1圖並設置畫素電極之電子裝置的上視圖。第4圖顯示根據本揭露一些實施例中,對應於第3圖的方框E’並省略部分畫素電極的上視圖。第5-6圖分別顯示根據本揭露一些實施例中,對應於第4圖中剖線AA’與BB’的電子裝置的示意剖面圖。
接著,如第3圖所示,電子裝置10包含複數個畫素電極XE,設置於基板100上。在一些實施例中,畫素電極XE可包含兩個以上的指部XEA與一個連接部XEB。舉例來說,在第3圖的實施例中,畫素電極XE包含一個連接部XEB與連接於此連接部XEB的五個指部XEA。指部XEA大致上沿第二方向y延伸,例如平行於數據線D延伸。連接部XEB電連接到半導體圖案S。藉此,可改變電子裝置的光穿透度、對比度等。在一些實施例中,畫素電極XE可橫跨兩條閘極線G。亦即,在上視圖中,畫素電極XE可與兩條閘極線G重疊。
為了方便說明本案技術特徵,如第3圖所示,以閘極線G與觸控訊號線T/數據線D為座標軸,可定義出位於不同行(row)與列(column)的畫素電極。行(row)的方向為第一方向x,列(column)的方向為第二方向y。舉例來說,如第3圖所示,將左下的畫素電極定義於第1行與第1列上,因此標示為XE(1,1),並且往右(第一方向+x),分別標示為XE(2,1)、XE(3,1)、XE(4,1)。而左上的畫素電極定義於第2行與第1列上,因此標示為XE(1,2),並且往右(第一方向+x),分別標示為XE(2,2)、XE(3,2)、XE(4,2)。由方框E’(對應於第1圖的方框E)。
應注意的是,為方便說明畫素電極之間的位置關係,第4圖僅繪示對應於第3圖的方框E’的畫素電極XE(2,2)與畫素電極XE(3,1),且分別稱為第一畫素電極XE1與第二畫素電極XE2。詳細而言,第一畫素電極XE(2,2)在第2列第2行上,第二畫素電極XE(3,1)在第3列第1行上,亦即,第二畫素電極XE(3,1)在第一畫素電極XE(2,2)的相鄰列和相鄰行的位置上,可將第一畫素電極XE(2,2)與第二畫素電極XE(3,1)稱為對角方向設置。如第4圖所示,依據一些實施例,相同數據線D經由半導體圖案S,可控制兩相鄰列(column)的電晶體Tr1、Tr2,並可進一步控制兩相鄰列的畫素電極。詳細而言,相同數據線D可控制對角線設置的第一畫素電極XE1和第二畫素電極XE2。
如第4圖所示,在第一薄膜電晶體Tr1與第二薄膜電晶體Tr2上,分別設置第一畫素電極XE1與第二畫素電極XE2,兩者大致上為對角方向設置。在一些實施例中,第一畫素電極XE1電連接第一分支部分S1,第二畫素電極XE2電連接第二分支部分S2。在第4圖中,第一畫素電極XE1與第二畫素電極XE2藉由觸控訊號線T彼此間隔。
接著,下方將描繪特定剖線的剖面圖。第5-6圖為分別為沿著第4圖的剖線AA’與BB’之剖面圖。剖線AA’為沿著半導體圖案S的第二分支部分S2往連接於數據線D的半導體圖案S的主要部分SM所切之剖面。剖線BB’為沿著一條閘極線G所切之剖面。應注意的是,剖面BB’未與薄膜電晶體Tr重疊,因此薄膜電晶體Tr未顯示於第5圖的剖面中。
如第5-6圖所示,基板100設置為最底層。基板100可為硬質基板或軟性基板,並沒有限制。例如,基板100可包含玻璃、石英、藍寶石(sapphire)、陶瓷、聚醯亞胺(polyimide,PI)、聚碳酸酯(polycarbonate,PC)、聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)、聚丙烯(polypropylene,PP)、其它合適的材料、或前述之組合,但不限於此。
如第5-6圖所示,緩衝層200設置於基板100上。緩衝層200用作阻障層,可防止基板100中的鹼金屬擴散至上方膜層中。在一些實施例中,緩衝層200可以是單層或多層結構。緩衝層200可包含有機材料或無機材料,例如有機矽氧化合物、氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鉿、其它合適的材料、或前述之組合,但不限於此。在第5-6圖的實施例中,緩衝層200為由氮化物緩衝層210(例如包含氮化矽)與氧化物緩衝層220(例如包含氧化矽)所構成的雙層結構。
如第5圖所示,遮光部LS更設置於基板100上,並由緩衝層200覆蓋,以防止光漏電現象。在一些實施例中,遮光部LS可包含金屬、黑色光阻、黑色印刷油墨、黑色樹脂或其它任何適合之遮光材料與顏色。在一些實施例中,遮光部LS的形成類似於緩衝層200的形成,在此不再贅述。
如第5圖所示,半導體圖案S設置於緩衝層200上。在一些實施例中,半導體圖案S可包括摻雜區和通道區。例如,半導體圖案S的第二分支部分S2包含作為汲極的摻雜區S2D、摻雜區S2B、與通道區S2C。半導體圖案S的主要部分SM包含作為源極的摻雜區SMD。半導體圖案S的第一分支部分S1,和第二分支部分S2可有類似的構造,在此不再贅述。
在一些實施例中,半導體圖案S可包含半導體材料,例如元素半導體、化合物半導體、合金半導體、其它合適的材料、或前述之組合,但不限於此,例如摻雜或未摻雜的多晶矽(polycrystalline silicon)、非晶矽(amorphous silicon)。元素半導體可以例如包含矽、鍺(germanium)。化合物半導體可以例如包含氮化鎵(gallium nitride,GaN)、碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)。合金半導體可以例如包含矽鍺合金(SiGe)、磷砷鎵合金(GaAsP)、砷鋁銦合金(AlInAs)、砷鋁鎵合金(AlGaAs)、砷銦鎵合金(GaInAs)、磷銦鎵合金(GaInP)及/或磷砷銦鎵合金(GaInAsP)等。半導體圖案S亦可為金屬氧化物,例如氧化銦鎵鋅(indium gallium zinc oxide,IGZO)。
在一些實施例中,摻雜區S2B、摻雜區S2D與摻雜區SMD的摻質可包含第一導電類型(n型)或第二導電類型(p型)的摻質,例如氮、砷、磷、銻離子或硼、鋁、鎵、銦、三氟化硼離子(BF 3+),但不限於此。在一些實施例中,摻雜區S2B和摻雜區S2D的摻雜濃度可為不同,例如,摻雜區S2B可以為輕摻雜區,摻雜區S2D可以為重摻雜區。
如第5-6圖所示,閘極介電層300設置於緩衝層200上。詳細來說,如第5圖所示,閘極介電層300覆蓋半導體圖案S。閘極介電層300可為單層或多層。
在一些實施例中,閘極介電層300可包含介電材料,例如氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合,但不限於此。高介電常數(high-k)介電材料之材料可以包含金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽等,但不限於此。例如,高介電常數(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta 2O 5、Y 2O 3、SrTiO 3(STO)、BaTiO 3(BTO)、BaZrO、HfO 2、HfO 3、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO 3(BST)、Al 2O 3、其它適當材料之其它高介電常數介電材料、或上述之組合,但不限於此。
在一些實施例中,閘極介電層300可藉由類似於緩衝層200的方法形成,在此不再贅述。
在一些實施例中,閘極線(如第5-6圖所示,例如可以為第一閘極線G1及/或第二閘極線G2)設置於閘極介電層300上。在一些實施例中,第一閘極線G1包含第一閘極電極GE1與第一閘極延伸線GT1;第二閘極線G2包含第二閘極電極GE2與第二閘極延伸線GT2。詳細來說,如第5圖所示,第二閘極電極GE2藉由閘極介電層300與半導體圖案S中的通道區S2C間隔,並且第二閘極電極GE2對應通道區S2C設置。如第6圖所示,第一閘極延伸線GT1覆蓋閘極介電層300。
在一些實施例中,第一閘極線G1與第二閘極線G2可包含導電材料,例如一或多種金屬、金屬氮化物、導電金屬氧化物、適合的材料或上述之組合。金屬可包含鉬(molybdenum)、鎢(tungsten)、鈦(titanium)、鉭(tantalum)、鉑(platinum)或鉿(hafnium) ,但不限於此。金屬氮化物可包含氮化鉬(molybdenum nitride)、氮化鎢(tungsten nitride)、氮化鈦(titanium nitride)以及氮化鉭(tantalum nitride) ,但不限於此。導電金屬氧化物可包含釕金屬氧化物(ruthenium oxide)以及銦錫金屬氧化物(indium tin oxide),但不限於此。構成第一閘極線G1與第二閘極線G2的導電材料,可為單層或多層。
如第5圖所示,層間介電層400設置於閘極介電層300上。在一些實施例中,層間介電層400可以是單層或多層結構。層間介電層400可包含氮化矽、二氧化矽、或氮氧化矽、適合的材料、或前述之組合,但不限於此。層間介電層400可為由氮化物介電層410(例如包含氮化矽)與氧化物介電層420(例如包含氧化矽)所構成的雙層結構。
在一些實施例中,層間介電層400可藉由類似於緩衝層200的方法形成,在此不再贅述。
如第5圖所示,在一些實施例中,藉由圖案化製程(例如微影方法與蝕刻方法)以在閘極介電層300與層間介電層400中形成第一導孔V1與第四導孔V4,以曝露出半導體圖案S。接著,將導電材料填入第一導孔V1與第四導孔V4中,再藉由圖案化製程以圖案化導電材料,而形成導體層C。導體層C包含導電圖案M、觸控訊號線T與數據線D。導體層C可為單層或多層。
如第4圖和第5圖所示,導電圖案M可經由第一導孔V1電連接到半導體圖案S,例如,電連接到半導體圖案S的第二分支部分S2。第二畫素電極XE2可經由第二導孔V2電連接到導電圖案M。詳細而言,第二畫素電極XE2可經由第二導孔V2和第三導孔V3電連接到導電圖案M。第三導孔V3可設置在第二導孔V2內。導電圖案M可作為汲極。第5圖之剖面圖係以第二畫素電極XE2的位置作舉例以說明,但第一畫素電極XE1位置處的第一導孔V1、第二導孔V2、和第三導孔V3也有類似的連接情況,在此不再贅述。亦即,第4圖中左邊的導電圖案M可經由另一第一導孔V1電連接到半導體圖案S,例如,電連接到半導體圖案S的第一分支部分S1。第一畫素電極XE1可經由另一第二導孔V2電連接到導電圖案M。依據一些實施例,如第4圖所示,在上視圖中,第一導孔V1與第二導孔V2可設置於第一閘極延伸線GT1與第二閘極延伸線GT2之間。數據線D可經由第四導孔V4電連接半導體圖案S,例如,電連接半導體圖案S的主要部分SM。
在一些實施例中,導電材料可包含金屬、金屬合金、其它導電性佳的材料,例如銅、鋁、鉬、鎢、金、鉻、鎳、鉑、鈦、銥、銠、上述之合金、上述之組合或者鉬鋁鉬(Mo/Al/Mo)或鈦鋁鈦(Ti/Al/Ti)之三層結構,但不限於此。
承上,依據一些實施例,可在同一製程步驟中,同時形成導電圖案M、觸控訊號線T與數據線D。亦即,導電圖案M、觸控訊號線T與數據線D可為相同層。藉此,可以減少當觸控訊號線T與數據線D設置於不同膜層時所需要的光罩數量,進而減少製造成本。
如第5圖和第6圖所示,平坦層500設置於層間介電層400上。在一些實施例中,平坦層500設置於導體層C上。詳細而言,平坦層500設置於數據線D與觸控訊號線T上。詳細來說,平坦層500設置於導電圖案M、觸控訊號線T與數據線D上。在一些實施例中,平坦層500包含有機或無機的介電材料,例如光感性樹脂、氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、適合的材料、上述材料之組合,但不限於此。
如第5-6圖所示,共同電極600設置於平坦層500上。在一些實施例中,共同電極600可包含導電材料,例如為銦錫氧化物(ITO)、氧化錫(SnO)、氧化銦鋅(IZO)、氧化銦鎵鋅(IGZO)、氧化銦錫鋅(ITZO)、氧化銻錫(ATO)、氧化銻鋅(AZO)、上述之組合或其它任何適合之導電氧化物材料。
在一些實施例中,在平坦層500中形成第二導孔V2(利於後續與導電圖案M電連接),並藉由類似於閘極線G的方法大致上沿著平坦層500順應性形成共同電極材料,並且藉由圖案化製程去除第二導孔V2中的共同電極材料及部分位於平坦層500上的共同電極材料,而形成共同電極600。即,第二導孔V2由平坦層500包圍。
如第5-6圖所示,絕緣層700設置於共同電極600上。在一些實施例中,絕緣層700可包含類似於前述之介電材料,在此不再贅述。在一些實施例中,藉由類似於緩衝層200的方法大致上沿著共同電極600、平坦層500與第二導孔V2順應性形成絕緣材料,並且藉由圖案化製程去除第二導孔V2中且位於導電圖案M上的絕緣材料,以在絕緣層700中形成第三導孔V3(利於後續與導電圖案M電連接)。即,第三導孔V3由共同電極600包圍。具體來說,第二導孔V2由平坦層500與共同電極600定義,而第三導孔V3由共同電極600與絕緣層700定義。
如第5-6圖所示,畫素電極XE設置於絕緣層700上。在一些實施例中,畫素電極XE可包含類似於共同電極600的材料,在此不再贅述。在一些實施例中,藉由類似於共同電極600的方法順應性於絕緣層700上與第三導孔V3上形成畫素電極材料,並且藉由圖案化製程圖案化畫素電極材料,而形成畫素電極XE。在第5圖的實施例中,畫素電極XE2覆蓋整個第三導孔V3。在第6圖的實施例中,複數個畫素電極XE2彼此間隔。如此,如第5圖所示,平坦層500包括第二導孔V2,畫素電極XE2可經由第二導孔V2電連接導電圖案M。
在一些實施例中,絕緣層700上可設置顯示介質、彩色濾光層、另一基板等(未繪示)。顯示介質例如可為液晶。
第7圖顯示根據本揭露一些實施例中,電子裝置的電路圖。在第7圖中,電子裝置10包含顯示區11與非顯示區12。在顯示區10中,設置有複數個閘極線(由上而下依序繪示為G-1、G0、G1…G8)與複數個數據線(由左而右依序繪示為D1、D2、D3…D6),兩者大致上交錯排列。在顯示區11中,閘極線與數據線交錯處設置有複數個畫素單元X。如第7圖所示,數據線D1與數據線D2以及閘極線G0與閘極線G1包圍兩個畫素單元X。畫素單元X可依據需求設置為畫素單元R、畫素單元G、畫素單元B。在一些實施例中,畫素單元R、畫素單元G、畫素單元B可以發出相同或不同顏色的光,例如畫素單元R、畫素單元G、畫素單元B可以分別發出紅光、綠光、藍光,但不以此為限。舉例來說,如第7圖所示,在閘極線G0與閘極線G1之間,從數據線D1開始依序重複設置畫素單元R、畫素單元G、畫素單元B。
此外,第7圖中所示之畫素單元R、G、B可對應於前述圖中的畫素電極,或可包括前述圖中的畫素電極。可由第7圖的電路圖中的方框F對應於第4圖的上視圖。可由第7圖看出,閘極線G1連接到畫素單元B,而閘極線G2連接到畫素單元R。
如第7圖所示,在非顯示區12中設置走線CKH1、走線CKH2、走線CKH3,可設置於多工器(multiplexer,MUX)內,其設有開關以控制源極訊號源S[n]與源極訊號源S[n+1]到各個數據線D1、數據線D2…數據線D6。為了簡潔表示技術特徵,在此閘極線、數據線、源極訊號源繪示為特定的數量,本領域之技術人員應理解的是,在實際應用上可依據實際需求更改數量及電路配置。
在第7圖中,源極訊號源S[n]可藉由走線CKH1、走線CKH2、走線CKH3以時序方式分別控制數據線D1、數據線D3、數據線D5;源極訊號源S[n+1]可藉由走線CKH1、走線CKH2、走線CKH3以時序方式分別控制數據線D2、數據線D4、數據線D6。亦即,一個源極訊號線可控制三條數據線,亦即,MUX 3的電路架構。再者,再搭配上述本案說明,一個數據線可控制兩列(column)的畫素,使源極訊號源減半。如此,藉由MUX 3的電路架構,而可達到MUX 6的相同效果。如此,可以減少外引腳(Outer Lead Bond,OLB)區的空間,節省非顯示區12的空間,並減少源極積體電路(source IC)的數量。
綜上所述,根據本揭露一些實施例,半導體圖案與兩個閘極電極重疊,可用於形成兩個電晶體,且可進一步分別藉由相同半導體圖案的兩個分支部電連接兩個畫素電極。依據一些實施例,兩個畫素電極可為對角方向設置。依據一些實施例,本案藉由使兩個薄膜電晶體連接到相同的數據線,可使數據線數量減半,並大幅減少遮光區域與源極積體電路的數量,進而減少設置積體電路的外邊框空間。再者,依據一些實施例,藉由使觸控訊號線與數據線交錯平行排列,可減少製程步驟中使用的光罩數,並且可減少開口率降低的問題,而減少功率損耗。
雖然本揭露的實施例及其優點已揭露如上,但應該瞭解的是,任何所屬技術領域中具有通常知識者,在不脫離本揭露之精神和範圍內,當可作更動、替代與潤飾。本揭露實施例之間的特徵只要不違背發明精神或相衝突,均可任意混合搭配使用。此外,本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟,任何所屬技術領域中具有通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟,只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露使用。因此,本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。本揭露之保護範圍當視後附之請求項範圍所界定者為準。本揭露的任一實施例或請求項不須達成本揭露所公開的全部目的、優點、特點。
10:電子裝置 11:顯示區 12:非顯示區 100:基板 200:緩衝層 210:氮化物緩衝層 220:氧化物緩衝層 300:閘極介電層 400:層間介電層 410:氮化物介電層 420:氧化物介電層 500:平坦層 600:共同電極 700:絕緣層 BP:分支位置 C:導體層 E:方框 E’:方框 M:導電圖案 N:圖案 T:觸控訊號線 CKH1,CKH2,CKH3:走線 S[n],S[n+1]:源極訊號源 R,G,B:畫素單元 D:數據線 D1,D2,D3,D4,D5,D6:數據線 G:閘極線 Ga:閘極突出部 GE:閘極電極 GT:閘極延伸線 G1:(第一)閘極線 GT1:第一閘極延伸線 GE1:第一閘極電極 G2:(第二)閘極線 Ga2:第二閘極突出部 GT2:第二閘極延伸線 GE2:第二閘極電極 G-1,G0,G3,G4,G5,G6,G7,G8:閘極線 S:半導體圖案 S1:第一分支部分 S2:第二分支部分 S2C:(第二分支部分的)通道 S2D,S2B:(第二分支部分的)摻雜區 SM:主要部分 SMD:(主要部分的)摻雜區 L11:第一長度 L22:第二長度 L1:長度 L2:長度 Tr:薄膜電晶體 Tr1:第一薄膜電晶體 Tr2:第二薄膜電晶體 P0:邊緣 P1:第一邊緣 P2:第二邊緣 V1:第一導孔 V2:第二導孔 V3:第三導孔 V4:第四導孔 x:第一方向 y:第二方向 X:畫素單元 XE:畫素電極 XE(1,1),XE(2,1),XE(3,1),XE(4,1), XE(1,2), XE(2,2), XE(3,2), XE(4,2):畫素電極 XEA:指部 XEB:連接部 XE1:第一畫素電極 XE2:第二畫素電極
第1圖顯示根據本揭露一些實施例中,電子裝置的上視圖; 第2圖顯示根據本揭露一些實施例中,對應於第1圖的方框E的放大的上視圖; 第3圖顯示根據本揭露一些實施例中,接續第1圖並設置畫素電極之電子裝置的上視圖; 第4圖顯示根據本揭露一些實施例中,對應於第3圖的方框E’並省略部分之畫素電極的上視圖; 第5-6圖分別顯示根據本揭露一些實施例中,對應於第4圖中剖線AA’與BB’的電子裝置的示意剖面圖; 第7圖顯示根據本揭露一些實施例中,電子裝置的電路圖。
BP:分支位置
C:導體層
D:數據線
T:觸控訊號線
E:方框
M:導電圖案
N:圖案
G1:(第一)閘極線
GT1:第一閘極延伸線
GE1:第一閘極電極
G2:(第二)閘極線
Ga2:第二閘極突出部
GT2:第二閘極延伸線
GE2:第二閘極電極
LS:遮光部
S:半導體圖案
S1:第一分支部分
S2:第二分支部分
SM:主要部分
L11:第一長度
L22:第二長度
L0:(主要部分的)長度
L1:(第一分支部分的)長度
L2:(第二分支部分的)長度
Tr1:第一薄膜電晶體
Tr2:第二薄膜電晶體
P0:邊緣
P1:第一邊緣
P2:第二邊緣
V1:第一導孔
V2:第二導孔
V3:第三導孔
V4:第四導孔
x:第一方向
y:第二方向

Claims (10)

  1. 一種電子裝置,其特徵在於,包括: 一第一閘極線,具有一第一閘極延伸線與從前述第一閘極延伸線突出之一第一閘極電極; 一第二閘極線,與前述第一閘極線相鄰,其中前述第二閘極線具有一第二閘極延伸線與從前述第二閘極延伸線突出之一第二閘極電極; 一數據線,在前述電子裝置的一上視圖中,與前述第一閘極線及前述第二閘極線交錯;以及 一半導體圖案,電連接到前述數據線,其中前述半導體圖案設置於前述第一閘極延伸線與前述第二閘極延伸線之間,前述半導體圖案與前述第一閘極電極重疊,且與前述第二閘極電極重疊。
  2. 如請求項1所述之電子裝置,其特徵在於,其中半導體圖案包括: 一主要部分; 一第一分支部分,連接到前述主要部分;以及 一第二分支部分,連接到前述主要部分。
  3. 如請求項2所述之電子裝置,其特徵在於,其中前述第一分支部分與前述第一閘極電極彼此重疊,且前述第二分支部分與前述第二閘極電極彼此重疊。
  4. 如請求項3所述之電子裝置,其特徵在於,其中半導體圖案具有一第一長度,前述第一長度為由前述主要部分的一邊緣沿著前述第一分支部分到前述第一閘極電極的一邊緣的長度,前述半導體圖案具有一第二長度,前述第二長度為從前述主要部分的前述邊緣沿著前述第二分支部分到前述第二閘極電極的一邊緣的長度,前述第一長度和前述第二長度為實質上相等。
  5. 如請求項1所述之電子裝置,其特徵在於,更包括一第一畫素電極,電連接前述第一分支部分;以及一第二畫素電極,電連接前述第二分支部分,其中前述第一畫素電極和前述第二畫素電極為對角方向設置。
  6. 如請求項5所述之電子裝置,其特徵在於,更包括一導電圖案 ,其中前述導電圖案經由一第一導孔電連接到前述第二分支部分,其中前述第二畫素電極經由一第二導孔電連接到前述導電圖案,其中前述第一導孔與前述第二導孔設置於前述第一閘極延伸線與前述第二閘極延伸線之間。
  7. 如請求項1所述之電子裝置,其特徵在於,更包括一觸控訊號線與一平坦層,其中前述平坦層設置於前述數據線與前述觸控訊號線上。
  8. 如請求項7所述之電子裝置,其特徵在於,更包括一畫素電極與一導電圖案,其中前述平坦層包括一第二導孔,其中前述畫素電極經由前述第二導孔電連接前述導電圖案。
  9. 如請求項8所述之電子裝置,其特徵在於,更包括一導體層,其中前述導體層包含前述數據線、前述導電圖案、以及前述觸控訊號線。
  10. 如請求項1所述之電子裝置,其特徵在於,更包括一觸控訊號線,其中在該上視圖中,前述觸控訊號線與前述半導體圖案重疊。
TW111138161A 2022-03-03 2022-10-07 電子裝置 TW202403520A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210209918.1A CN116759425A (zh) 2022-03-03 2022-03-03 电子装置
CN202210209918.1 2022-03-03

Publications (1)

Publication Number Publication Date
TW202403520A true TW202403520A (zh) 2024-01-16

Family

ID=87950200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111138161A TW202403520A (zh) 2022-03-03 2022-10-07 電子裝置

Country Status (2)

Country Link
CN (1) CN116759425A (zh)
TW (1) TW202403520A (zh)

Also Published As

Publication number Publication date
CN116759425A (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
US8890156B2 (en) Active device and active device array substrate
TWI597631B (zh) 觸控顯示裝置
CN109117016B (zh) 显示面板与其制造方法
US10229938B2 (en) Array substrate and fabrication method thereof
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US9599871B2 (en) Semiconductor device, display device, and method for producing semiconductor device
US9229289B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US11435636B2 (en) Method of manufacturing liquid crystal display device using first and second photoresists
JP2005222067A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
US11561445B2 (en) Display device
CN111755464B (zh) 一种阵列基板以及显示面板
KR20170087574A (ko) 액정 표시 장치 및 그 제조 방법
KR20150037010A (ko) 어레이 기판 및 이를 갖는 액정표시패널
TWI582658B (zh) 顯示裝置
US8248564B2 (en) Liquid crystal display device and method of manufacturing the same
WO2014054558A1 (ja) 半導体装置及び表示装置
TW202403520A (zh) 電子裝置
CN114660862A (zh) 阵列基板及制作方法、显示面板
TW201643644A (zh) 觸控顯示裝置
KR20150062741A (ko) 프린지필드 스위칭모드 어레이기판 및 그 제조방법
KR20150142941A (ko) 액정 디스플레이 장치
CN114256159B (zh) 阵列基板及制作方法、显示面板
CN113690257B (zh) 阵列基板及其制作方法和显示面板
US11774820B2 (en) Display device
US20220404655A1 (en) Display device