TW202347461A - 複合結構物及具備複合結構物之半導體製造裝置 - Google Patents

複合結構物及具備複合結構物之半導體製造裝置 Download PDF

Info

Publication number
TW202347461A
TW202347461A TW112104358A TW112104358A TW202347461A TW 202347461 A TW202347461 A TW 202347461A TW 112104358 A TW112104358 A TW 112104358A TW 112104358 A TW112104358 A TW 112104358A TW 202347461 A TW202347461 A TW 202347461A
Authority
TW
Taiwan
Prior art keywords
composite structure
semiconductor manufacturing
yzro
mol
plasma
Prior art date
Application number
TW112104358A
Other languages
English (en)
Inventor
芦澤宏明
滝沢亮人
Original Assignee
日商Toto股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Toto股份有限公司 filed Critical 日商Toto股份有限公司
Publication of TW202347461A publication Critical patent/TW202347461A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00Coating starting from inorganic powder
    • C23C24/02Coating starting from inorganic powder by application of pressure only
    • C23C24/04Impact or kinetic deposition of particles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

揭示具備優良的耐微粒性之半導體製造裝置用構件及半導體製造裝置。一種複合結構物,包含:基材,與配設於基材上,具有曝露於電漿環境的表面的結構物,結構物包含以Y 2O 3-ZrO 2固溶體(YZrO)為主成分,且YZrO的Y 2O 3含量為20到40mol%,本發明的複合結構物其耐微粒性優良,適合作為半導體製造裝置用構件使用。

Description

複合結構物及具備複合結構物之半導體製造裝置
本發明是關於適合作為半導體製造裝置用構件使用之耐微粒(particle)性(low-particle generation)優良的複合結構物及具備複合結構物之半導體製造用裝置。
已知有在基材表面塗佈陶瓷而賦予基材功能的技術。例如作為在半導體製造裝置等的電漿(plasma)照射環境下使用的半導體製造裝置用構件,使用在其表面形成耐電漿性高的塗膜。塗膜例如使用:氧化鋁(alumina)(Al 2O 3)、氧化釔(yttria)(Y 2O 3)等的氧化物系陶瓷(oxide-based ceramics);氟化釔(yttrium fluoride)(YF 3)、釔氧氟化物(yttrium oxyfluoride)(YOF)等的氟化物(fluoride)。
Y 2O 3系陶瓷為耐電漿性優良,進而為了改善其機械強度(mechanical strength),與ZrO 2組合的Y 2O 3-ZrO 2材料也已知(專利文獻1及2)。在該等先前專利中,Y 2O 3的含量為40mol%以上(專利文獻1)、7~17mol%(專利文獻2)。
而且,也存在藉由氣溶膠沉積法(aerosol deposition method)(AD法)製造Y 2O 3-ZrO 2材料的先前技術(專利文獻3及4),但都無關於該材料的耐電漿性、耐微粒性的揭示,而且Y 2O 3的含量為14mol%以下(專利文獻3)、15重量%(mol%換算值為8.8mol%)(專利文獻4)。
伴隨著半導體的微細化,半導體製造裝置內的各種構件被要求更高水準下的耐微粒性,對應此的材料依然被要求。
[專利文獻1]日本國特開2008-239385號公報 [專利文獻2]日本國特開2022-37666號公報 [專利文獻3]日本國特開2011-84787號公報 [專利文獻4]日本國特開2017-514991號公報
本發明人們這回得到藉由在Y 2O 3-ZrO 2固溶體(solid solution)(YZrO)中Y 2O 3含量以特定範圍,可抑制氟電漿環境下的氟化,因此可抑制電漿造成的蝕刻(etching)的知識。本發明是基於如此的知識的創作。
因此,本發明其目的為提供一種耐微粒性優良的複合結構物。再者,其目的為提供一種該複合結構物之作為半導體製造裝置用構件的用途,以及使用複合結構物之半導體製造裝置。
而且,依照本發明的複合結構物,包含:基材,與配設於前述基材上,具有表面的結構物,其特徵在於: 前述結構物包含以Y 2O 3-ZrO 2固溶體(YZrO)為主成分,且前述YZrO的Y 2O 3含量為20mol%以上40mol%以下。
而且,依照本發明的複合結構物是在要求耐微粒性的環境下使用。
再者,依照本發明的半導體製造裝置是具備上述依照本發明的複合結構物。
複合結構物 使用圖1說明依照本發明的複合結構物的基本結構。圖1是依照本發明的複合結構物10之示意剖面圖。複合結構物10由配設於基材15之上的結構物20構成,結構物20具有表面20a。
依照本發明的複合結構物所具備的結構物20為所謂的陶瓷塗層(ceramic coat)。藉由施以陶瓷塗層,可賦予基材15種種的物性、特性。此外,在本說明書中,結構物(或陶瓷結構物)與陶瓷塗層除非另有指明,否則以同義使用。
複合結構物10例如配設於具有反應室(chamber)的半導體製造裝置的反應室內部。複合結構物10構成反應室的內壁也可以。在反應室的內部導入SF系或CF系的含氟氣體等而產生電漿,結構物20的表面20a曝露於電漿環境。因此,位於複合結構物10的表面的結構物20被要求耐微粒性。而且,依照本發明的複合結構物也可以當作安裝於反應室的內部以外的構件使用。在本說明書中,使用依照本發明的複合結構物之半導體製造裝置係在包含進行退火(annealing)、蝕刻(etching)、濺鍍(sputtering)、CVD(Chemical Vapor Deposition method:化學氣相沉積)等的處理的任意的半導體製造裝置(半導體處理裝置)的意義下使用。
基材 在本發明中,基材15只要被使用於其用途就未被特別限定,包含氧化鋁、石英、防蝕鋁(alumite)、金屬或玻璃等而構成,較佳為包含氧化鋁而構成。依照本發明的較佳的態樣,基材15之形成結構物20的面的算術平均粗糙度(arithmetic mean roughness)Ra(JISB0601:2001)例如未滿5微米(μm),較佳為未滿1μm,更佳為未滿0.5μm。
結構物 在本發明中,結構物是包含以Y 2O 3-ZrO 2固溶體(YZrO)為主成分,且前述YZrO的Y 2O 3含量為20到40mol%,較佳為30mol%以上40mol%。Y 2O 3與ZrO 2係Y 2O 3對ZrO 2固溶到40mol%的含量,形成固溶體。在本發明中,結構物為該固溶體的形態。
在本發明中,結構物的主成分是指藉由結構物的X射線繞射(X-ray Diffraction:XRD)進行的定量或準定量分析,比結構物20所包含的其他化合物相對較多地被包含的化合物。例如,主成分為在結構物中包含最多的化合物,在結構物中主成分所佔的比率以體積比或質量比大於50%。主成分所佔的比率更佳為大於70%,大於90%也適合。主成分所佔的比率也可以為100%。
在本發明中,結構物除了Y 2O 3-ZrO 2固溶體之外也可以舉出包含如下的成分:氧化鈧(scandium oxide)、氧化銪(europium oxide)、氧化釓(gadolinium oxide)、氧化鉺(erbium oxide)、氧化鐿(ytterbium oxide)等的氧化物;釔氟化物、釔氧氟化物(yttrium oxyfluoride)等的氟化物,包含二以上的複數個該等成分也可以。
在本發明中,結構物不限於單層結構,為多層結構也可以。也可以具備複數個組成不同的以YZrO為主成分的層,而且,在基材與結構物之間設置別的層例如包含Y 2O 3的層也可以。
蝕刻速率及氟化量 依照本發明的複合結構物可抑制氟電漿環境下的氟化,且可抑制電漿造成的蝕刻。更具體而言,為了降低蝕刻速率,YZrO的Y 2O 3含量為20mol%以上,30mol%以上較佳,另一方面,為了抑制氟化的進行,使Y 2O 3含量為40mol%以下。
依照本發明的較佳的態樣,後述的標準電漿試驗1之後的結構物的表面粗糙度(surface roughness)Sa(依據ISO 25178而定)小於0.05μm較佳,更佳為小於0.03μm。據此,可得到更優良的耐微粒性。
在本發明中,將曝露於以下規定的含氟電漿的試驗分別稱為標準電漿試驗1及2。
電漿曝露條件 關於基材上的包含以YZrO為主成分之結構物,使用感應耦合型(Inductively-Coupled)反應性離子蝕刻(ICP-RIE)裝置,使其表面曝露於電漿環境。電漿環境的形成條件是以以下的2個條件。
標準電漿試驗1: 作為製程氣體(process gas)係以100sccm的SF 6,作為電源輸出係ICP用的線圈輸出以1500W,偏壓輸出以750W。
標準電漿試驗2: 作為製程氣體係以100sccm的SF 6,作為電源輸出係ICP用的線圈輸出以1500W,偏壓輸出以OFF(0W)。也就是說,不施加靜電吸盤(electrostatic chuck)的偏壓用的高頻​電力(high-frequency power)。
在標準電漿試驗1及2中共通,反應室壓力以0.5Pa、電漿曝露時間以1小時。將前述半導體製造裝置用構件配置於藉由前述感應耦合型反應性離子蝕刻裝置所具備的靜電吸盤吸附的矽晶圓上,以便前述結構物表面曝露於藉由該條件形成的電漿環境。
微晶大小(crystallite size) 而且,依照本發明的一個態樣,YZrO為多晶體(polycrystal)。其平均微晶大小(average crystallite size)較佳為未滿50nm,更佳為未滿30nm,最佳為未滿20nm。藉由平均微晶大小小,可減少因電漿產生的微粒。
在本案說明書中,[多晶體]是指晶粒(crystal grain)接合、集積而成的構造體。晶粒實質上以一個構成晶體較佳。晶粒的直徑例如為5奈米(nanometer)(nm)以上。
在本發明中,微晶大小(crystallite size)的測定是藉由例如X射線繞射(X-ray diffraction)進行。作為平均微晶大小,可藉由謝樂(Scherrer)公式算出微晶大小。
複合結構物的製造 依照本發明的複合結構物只要可在基材上實現具備上述的包含以Y 2O 3-ZrO 2固溶體(YZrO)為主成分,且YZrO的Y 2O 3含量為20mol%以上40mol%以下的結構物,則藉由符合目的的種種製造方法製造也可以。也就是說,在基材上,包含以YZrO為主成分,且藉由可形成具備上述的YZrO的Y 2O 3含量為20mol%以上40mol%以下的結構物的方法製造也可以,例如可藉由物理蒸鍍法(PVD:Physical Vapor Deposition)法)、化學蒸鍍法(CVD:Chemical Vapor Deposition)法)將結構物形成於基材上。作為PVD法的例子可舉出:電子束物理氣相蒸鍍(EB-PVD:Electron Beam physical vapor deposition)、離子束輔助蒸鍍(IAD:Ion Beam Assisted Deposition)、電子束離子輔助蒸鍍(EB-IAD:Electron Beam Ion Assisted Deposition)、離子鍍(ion plating)、濺鍍法(sputtering method)等。作為CVD法的例子可舉出:熱CVD(thermal CVD:熱化學氣相沉積)、電漿CVD(plasma CVD:電漿化學氣相沉積)(PEVCD)、有機金屬 CVD(metallorganic CVD:有機金屬化學氣相沉積)(MOCVD)、霧化CVD(mist CVD:霧化化學氣相沉積)、雷射CVD(laser CVD:雷射化學氣相沉積)、原子層沉積(ALD:Atomic Layer Deposition)等。而且,依照本發明的另一態樣,可藉由在基材的表面配置脆性材料等的微粒子,對該微粒子賦予機械衝擊力而形成。此處,[賦予機械衝擊力]的方法可舉出如下:使用高速旋轉的高硬度的刷子或滾子(roller)或高速上下運動的活塞等之利用因***時產生的衝擊波所造成的壓縮力,或者使超音波或電漿作用,或者該等的組合。
而且,依照本發明的複合結構物可藉由氣溶膠沉積法(Aerosol deposition method:AD法)較佳地形成。[AD法]是如下的方法:將使包含陶瓷等的脆性材料等的微粒子分散在氣體中的[氣溶膠(aerosol)]從噴嘴(nozzle)朝基材噴射,使微粒子高速碰撞金屬或玻璃、陶瓷或塑膠等的基材,藉由該碰撞的衝擊使脆性材料微粒子發生變形或破碎,據此使該等接合,在基材上將包含微粒子的構成材料的結構物(陶瓷塗層)例如以層狀結構物或膜狀結構物直接形成。依照該方法,不特別需要加熱手段或冷卻手段等,可在常溫下形成結構物,可得到具有與燒成體同等以上的機械強度的結構物。而且,藉由控制使微粒子碰撞的條件或微粒子的形狀、組成等,可使結構物的密度或機械強度、電特性(electrical characteristics)等各式各樣地變化。
在本案說明書中[微粒子]是指當原始粒子(primary particle)為緻密質粒子時,藉由粒度分布測定(particle size distribution measurement)或掃描電子顯微鏡(scanning electron microscope)等識別(identify)的平均粒徑為5微米(μm)以下。是指當原始粒子為容易透過衝擊而破碎的多孔質粒子(porous particle)時,平均粒徑為50μm以下。
而且,在本案說明書中[氣溶膠]是指使前述的微粒子分散於氦、氮、氬、氧、乾空氣、包含氦、氮、氬、氧、乾空氣的混合氣體等的氣體(載體氣體(carrier gas))中之固氣混合相體,也有包含:含有[凝集體(aggregate)]的情形,惟較佳為實質上微粒子是單獨分散的狀態。雖然氣溶膠的氣體壓力與溫度考慮所要求的結構物的物性等可任意設定,但氣體中的微粒子的濃度在將氣體壓力換算成1氣壓,將溫度換算成攝氏20度的情形下,在被由吐出口噴射的時間點為0.0003mL/L~5mL/L的範圍內較佳。
氣溶膠沉積的製程通常在常溫被實施,在遠低於微粒子材料的熔點的溫度,亦即攝氏數百度以下結構物的形成為可能。在本案說明書中[常溫]是指對陶瓷的燒結溫度(sintering temperature)顯著低的溫度,實質上為0~100℃的室溫環境。在本案說明書中[粉體]是指前述的微粒子自然凝集的狀態。
[實施例] 雖然藉由以下的實施例更進一步說明本發明,但是本發明不是被限定於該等實施例。
作為在實施例使用的結構物的原料Y 2O 3-ZrO 2固溶體(YZrO)粉體,準備了在以下的表1所示的粉體名F-1~F-7。此處,YZrO粉體中的Y 2O 3含量如表中所示。
而且表中,平均粒徑依照如下進行測定。也就是說,使用雷射繞射粒徑分布測定裝置[LA-960/HORIBA],藉由超音波適切地使粒子分散後進行粒徑分布(particle size distribution)的評價,將得到的中值粒徑(median size)D50當作平均粒徑。
如下表1所示,使該等原料與製膜條件(載體氣體的種類及流量等)的組合變化製作了在基材上具備結構物的複數個樣品。就所得到的樣品進行了標準電漿試驗1~2之後的耐微粒性的評價。此外,在該例子中樣品的製作使用氣溶膠沉積法。
[表1]
如表所示,載體氣體使用氦(He)。氣溶膠可藉由在氣溶膠產生器內使載體氣體與原料粉體(原料微粒子)混合而得到。所得到的氣溶膠藉由壓力差自連接於氣溶膠產生器的噴嘴朝向配置於製膜反應室的內部的基材噴射。此時,製膜反應室內的空氣藉由真空泵(vacuum pump)排出到外部。
樣品 如以上得到的樣品1~9的結構物的各個係作為主成分包含YZrO的多晶體,該多晶體中的平均微晶大小都未滿30nm。
此外,微晶大小的測定係藉由XRD進行。使用[Smart Lab/Rigaku製]當作XRD裝置。作為XRD的測定條件係特性X射線以CuKα(λ=1.5418Å)、管電壓(tube voltage)45kV、管電流(tube current)200mA、取樣步階(sampling step)0.01°,掃描速率(scan speed)10.0°/min。藉由謝樂公式算出微晶大小當作平均微晶大小。使用0.94當作謝樂公式中的K值。
基材上的YZrO固溶體的結晶相(crystal phase)的主成分的測定係藉由XRD進行。使用[Smart Lab/Rigaku製]當作XRD裝置。作為XRD的測定條件係特性X射線以CuKα(λ=1.5418Å)、管電壓45kV、管電流200mA、取樣步階0.01°,掃描速率10.0°/min。主成分的算出使用XRD 的解析軟體[SmartLab Studio II/Rigaku製],藉由裏特沃爾德解析(Rietveld analysis)算出各結晶相的比率。此外,積層結構物的情形下之在多晶的主成分的測定中,藉由薄膜XRD使用距最表面未滿1μm的深度區域的測定結果較理想。
試驗評價 就如以上得到的樣品1~9,測定以下的蝕刻速率、電漿照射後的算術平均高度(arithmetic mean height)Sa及氟化量。而且,標準電漿試驗依照如下進行。
標準電漿試驗 就上述樣品,進行上述條件的標準電漿試驗1及2,透過以下的程序進行了該試驗後的耐微粒性的評價。ICP-RIE裝置使用了[Muc-21 Rv-Aps-Se/住友精密工業製]。在標準電漿試驗1及2中共通,反應室壓力以0.5Pa、電漿曝露時間以1小時。將樣品配置於藉由感應耦合型反應性離子蝕刻裝置所具備的靜電吸盤吸附的矽晶圓上,以便樣品表面曝露於藉由該條件形成的電漿環境。
蝕刻速率 以掃描雷射顯微鏡(scanning laser microscope)(LEXT OLS-4000,Olympus股份有限公司製)測定電漿非曝露區域與曝露區域間的段差(d),由電漿曝露時間(t)藉由e=d/t算出標準電漿試驗1之後的結構物的蝕刻速率(e)。此外,電漿非曝露區域係在標準電漿試驗1 之前藉由聚醯亞胺(polyimide)膜部分地遮蔽(mask)結構物表面而形成。
電漿照射後的算術平均高度Sa 就標準電漿試驗1之後的結構物的表面粗糙度(surface roughness),使用雷射顯微鏡評價了ISO25178所規定的Sa(算術平均高度)。雷射顯微鏡使用了[OLS4500/Olympus股份有限公司製]。物鏡係使用MPLAPON100XLEXT,截取(cutoff)值λc以25μm。
氟化量 就標準電漿試驗2之後的結構物的表面,使用X射線光電子光譜學(X-ray photoelectron spectroscopy)(XPS),藉由使用離子濺射(ion-sputtering)的深度方向分析,濺射時間5秒至149秒之間,濺射時間每隔1秒測定了氟(F)原子的原子濃度(%)。作為XPS裝置係使用[K-Alpha/Thermo Fisher Scientific製]。將得到的濺射時間5秒至149秒之間的每隔1秒的氟(F)原子的原子濃度(%)全部累計,當作結構物的表面的累計氟化量(%)。此外,以排除作為污染(contaminate)附著於表層的碳(C)的影響之目的,不包含濺射時間0秒至5秒的數據。
以上的試驗結果如以下的表所示。 [表2]
若以圖表顯示蝕刻速率的值與Y 2O 3含量的關係,則如圖2所示。
以上針對本發明的實施的形態進行了說明。但是,本發明不是被限定於該等記述。關於前述的實施的形態,熟習該項技術者適宜加入了設計變更只要也具備本發明的特徵就包含於本發明的範圍。例如結構物、基材等的形狀、尺寸、材質、配置等並非被限定於所舉例說明者,可適宜變更。而且,前述的各實施的形態所具備的各元件在技術上盡可能可組合,組合該等元件者只要也包含本發明的特徵就包含於本發明的範圍。
10:複合結構物 15:基材 20:結構物 20a:結構物的表面
圖1是具有依照本發明的結構物的構件之示意剖面圖。複合結構物10具備基材15與結構物20,結構物20具有曝露於電漿環境的表面20a。 圖2是顯示蝕刻速率(etching rate)的值與Y 2O 3含量的關係之圖表(graph)。
10:複合結構物
15:基材
20:結構物
20a:結構物的表面

Claims (9)

  1. 一種複合結構物,包含:基材,與配設於該基材上,具有表面的結構物, 該結構物包含以Y 2O 3-ZrO 2固溶體(YZrO)為主成分,且該YZrO的Y 2O 3含量為20mol%以上40mol%以下。
  2. 如請求項1之複合結構物,其中該Y 2O 3含量為30mol%以上40mol%以下。
  3. 如請求項1或請求項2之複合結構物,其中標準電漿試驗1之後的該結構物的表面粗糙度Sa(依據ISO 25178而定)小於0.05μm。
  4. 如請求項1或請求項2之複合結構物,其中標準電漿試驗1之後的該結構物的表面粗糙度Sa(依據ISO 25178而定)小於0.03μm。
  5. 如請求項1或請求項2之複合結構物,其中該結構物由Y 2O 3-ZrO 2固溶體(YZrO)組成。
  6. 如請求項1或請求項2之複合結構物,其中該結構物的平均微晶大小為50nm以下。
  7. 一種請求項1至請求項6中任一項之複合結構物之用途,係在要求耐微粒性的環境下使用。
  8. 如請求項7之用途,其中該複合結構物為半導體製造裝置用構件。
  9. 一種半導體製造裝置,具備請求項1至請求項8中任一項之複合結構物。
TW112104358A 2022-02-26 2023-02-08 複合結構物及具備複合結構物之半導體製造裝置 TW202347461A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022028736A JP2023124884A (ja) 2022-02-26 2022-02-26 複合構造物および複合構造物を備えた半導体製造装置
JP2022-028736 2022-02-26

Publications (1)

Publication Number Publication Date
TW202347461A true TW202347461A (zh) 2023-12-01

Family

ID=87765738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112104358A TW202347461A (zh) 2022-02-26 2023-02-08 複合結構物及具備複合結構物之半導體製造裝置

Country Status (3)

Country Link
JP (1) JP2023124884A (zh)
TW (1) TW202347461A (zh)
WO (1) WO2023162741A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4936948B2 (ja) * 2007-03-27 2012-05-23 日本碍子株式会社 複合材料及びその製造方法
US20190131113A1 (en) * 2017-11-02 2019-05-02 Applied Materials, Inc. Y2O3-SiO2 PROTECTIVE COATINGS FOR SEMICONDUCTOR PROCESS CHAMBER COMPONENTS
US10443126B1 (en) * 2018-04-06 2019-10-15 Applied Materials, Inc. Zone-controlled rare-earth oxide ALD and CVD coatings
US11562890B2 (en) * 2018-12-06 2023-01-24 Applied Materials, Inc. Corrosion resistant ground shield of processing chamber

Also Published As

Publication number Publication date
WO2023162741A1 (ja) 2023-08-31
JP2023124884A (ja) 2023-09-07

Similar Documents

Publication Publication Date Title
JP6388188B1 (ja) 成膜用材料及び皮膜
TWI663142B (zh) 結構物
TWI638795B (zh) Structure
TW202347461A (zh) 複合結構物及具備複合結構物之半導體製造裝置
JP7115582B2 (ja) 複合構造物および複合構造物を備えた半導体製造装置
TW202346240A (zh) 複合結構物及具備複合結構物之半導體製造裝置
TW202334060A (zh) 複合結構物及具備複合結構物之半導體製造裝置
TWI777504B (zh) 複合結構物及具備複合結構物之半導體製造裝置
WO2022209933A1 (ja) 複合構造物および複合構造物を備えた半導体製造装置
JP7140222B2 (ja) 複合構造物および複合構造物を備えた半導体製造装置
JP2023124886A (ja) 複合構造物および複合構造物を備えた半導体製造装置
TWI778587B (zh) 複合結構物及具備複合結構物之半導體製造裝置
JP2023124885A (ja) 複合構造物および複合構造物を備えた半導体製造装置
JP2023124888A (ja) 複合構造物および複合構造物を備えた半導体製造装置
JP2023124889A (ja) 複合構造物および複合構造物を備えた半導体製造装置
JP2023124887A (ja) 複合構造物および複合構造物を備えた半導体製造装置
WO2022209934A1 (ja) 複合構造物および複合構造物を備えた半導体製造装置
JP2022153273A (ja) 複合構造物および複合構造物を備えた半導体製造装置
KR20240110850A (ko) 복합 구조물 및 복합 구조물을 구비한 반도체 제조 장치
CN116868316A (zh) 复合结构物以及具备复合结构物的半导体制造装置
CN116917544A (zh) 复合结构物以及具备复合结构物的半导体制造装置
KR20190073790A (ko) 용사 재료 및 그 용사 재료로 제조된 용사 피막
JP2022153274A (ja) 複合構造物および複合構造物を備えた半導体製造装置
JP2001206764A (ja) 耐食性セラミックスとその製造方法