TW202340969A - 主機板、熱插拔控制信號產生器以及其控制信號產生方法 - Google Patents

主機板、熱插拔控制信號產生器以及其控制信號產生方法 Download PDF

Info

Publication number
TW202340969A
TW202340969A TW111113219A TW111113219A TW202340969A TW 202340969 A TW202340969 A TW 202340969A TW 111113219 A TW111113219 A TW 111113219A TW 111113219 A TW111113219 A TW 111113219A TW 202340969 A TW202340969 A TW 202340969A
Authority
TW
Taiwan
Prior art keywords
control signal
terminal
latch
hot
coupled
Prior art date
Application number
TW111113219A
Other languages
English (en)
Other versions
TWI800344B (zh
Inventor
張瑋芳
陳禹君
林南寰
閻中暉
陳世睿
Original Assignee
緯穎科技服務股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 緯穎科技服務股份有限公司 filed Critical 緯穎科技服務股份有限公司
Priority to TW111113219A priority Critical patent/TWI800344B/zh
Priority to CN202210546638.XA priority patent/CN116932439A/zh
Priority to US17/849,733 priority patent/US20230327673A1/en
Application granted granted Critical
Publication of TWI800344B publication Critical patent/TWI800344B/zh
Publication of TW202340969A publication Critical patent/TW202340969A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17784—Structural details for adapting physical parameters for supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Safety Devices In Control Systems (AREA)
  • Power Sources (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

一種主機板、熱插拔控制信號產生器以及其控制信號產生方法被提出。熱插拔控制信號產生器包括控制器以及閂鎖器。控制器提供控制信號。閂鎖器基於操作電源來進行運作以產生熱插拔控制信號。其中閂鎖器根據控制信號以使熱插拔控制信號為禁能的第一邏輯值，並使熱插拔控制信號被閂鎖在第一邏輯值。

Description

主機板、熱插拔控制信號產生器以及其控制信號產生方法
本發明是有關於一種主機板、熱插拔控制信號產生器以及其控制信號產生方法，且特別是有關於一種可確保主機板安全的熱插拔控制信號產生器以及其控制信號產生方法。
在現今的技術領域中，可透過設置熱插拔控制器來針對主機板中的電源開關進行操控動作。其中，當主機板上發生異常現象時，熱插拔控制器可使電源開關被切斷以避免電源進入主機板。然而，在習知的電腦系統中，在使伺服器的托盤重新插拔之後，伺服器會再次供電到主機板上。因此有可能在工程人員完成有效的分析以及故障排除前，對主機板造成更嚴重的傷害。
本發明提供一種主機板、熱插拔控制信號產生器以及其熱插拔控制信號產生方法，可閂鎖因異常現象所產生的熱插拔控制信號，確保主機板的安全性。
本發明的熱插拔控制信號產生器包括控制器以及閂鎖器。控制器提供控制信號。閂鎖器耦接控制器。閂鎖器基於操作電源來進行運作以產生熱插拔控制信號。其中閂鎖器根據控制信號以使熱插拔控制信號為禁能的第一邏輯值，並使熱插拔控制信號被閂鎖在第一邏輯值。
本發明的主機板包括熱插拔控制器以及熱插拔控制信號產生器。熱插拔控制信號產生器包括控制器以及閂鎖器。控制器提供控制信號。閂鎖器耦接控制器。閂鎖器基於操作電源來進行運作以產生熱插拔控制信號。其中閂鎖器根據控制信號以使熱插拔控制信號為禁能的第一邏輯值，並使熱插拔控制信號被閂鎖在第一邏輯值。
本發明的熱插拔控制信號的產生方法包括：使控制器提供控制信號；提供閂鎖器基於操作電源來進行運作以產生熱插拔控制信號；提供閂鎖器以根據控制信號以使熱插拔控制信號為禁能的第一邏輯值；以及，使熱插拔控制信號被閂鎖在第一邏輯值。
基於上述，本發明的熱插拔控制信號產生器可在主機板發生異常現象時，透過閂鎖所產生的熱插拔控制信號，來使熱插拔控制器可根據被閂鎖的熱插拔控制信號持續切斷電源的供應動作。如此一來，在故障未確定被排除前，主機板不會因為人工作業的疏失，發生再一次的破壞，有效確保主機板的安全性。
請參照圖1，圖1繪示本發明一實施例的熱插拔控制信號產生器的示意圖。熱插拔控制信號產生器100包括控制器110以及閂鎖器120。控制器110耦接至閂鎖器120，並用以提供控制信號AS至閂鎖器120。閂鎖器120接收操作電源VB。閂鎖器120基於操作電源VB來進行運作，並根據控制信號AS來產生熱插拔控制信號HSCE。
在本實施例中，控制器110以及閂鎖器120均可設置在主機板上。並且，在當主機板發生異常現象時，控制器110可對應主機板的異常現象來產生控制信號AS。相對應的，閂鎖器120在接收到指示主機板發生異常現象的控制信號AS時，可使所產生的熱插拔控制信號HSCE為禁能的一第一邏輯值，並使熱插拔控制信號HSCE被閂鎖在第一邏輯值，其中的第一邏輯值可以為邏輯值0或是1，沒有特定的限制。
上述的主機板的異常現象可以是主機板上所發生的過溫（Over temperature, OT）及/或是過電流（Over Current, OC）現象。
在本實施例中，熱插拔控制信號HSCE可被傳送至主機板上的熱插拔控制器。在當熱插拔控制信號HSCE被閂鎖在為禁能的第一邏輯值時，熱插拔控制器可對應產生閘極信號以使主機板內的電源開關被切斷，並停止例如由積架式電源供應器所供應的電源被輸入至主機板中，以維持主機板的安全。基於熱插拔控制信號HSCE為被閂鎖的狀態，機板內的電源開關可持續被切斷，不致因人為的誤動作而使主機板發生再一次的破壞。
更值得一提的，本案的閂鎖器120所接收的操作電源VB是獨立於電源開關所接收的積架式電源的。因此，當電源開關被切斷時，閂鎖器120仍可維持運作，並維持熱插拔控制信號HSCE的被閂鎖狀態。在本實施例中，操作電源VB可由電池或由一外部電源來提供。
值得注意的，在本實施例中，熱插拔控制信號HSCE的閂鎖狀態，必須透過特定的機制才能被解除。其中，工程人員需在確定完成故障排除的動作，才可啟動上述的特定的機制。可確保主機板的安全性。
以下請參照圖2，圖2繪示本發明實施例的熱插拔控制信號產生器的閂鎖器的一實施方式的示意圖。閂鎖器200可透過一外部開關SWE以接收控制信號AS。在主機板的保護動作中，外部開關SWE可為被導通的狀態。此外，在外部開關SWE被斷開時，電阻RD可下拉開關SW1的控制端的電壓至參考接地電壓。
閂鎖器200包括上拉電路211~213、開關SW1、SW2以及邏輯閘LG1。上拉電路211~213接收操作電源VB，並分別耦接至第一端E1、第二端E2以及第三端E3。上拉電路211~213用以上拉第一端E1、第二端E2以及第三端E3上的電壓至操作電源VB。開關SW1耦接在第一端E1與參考接地端GND間，並根據控制信號AS以被導通或切斷。
邏輯閘LG1的輸入端耦接至第一端E1以及第二端E2，並分別接收第一端E1以及第二端E2上的電壓V1、V2。邏輯閘LG1用以針對第一端E1以及第二端E2上的電壓V1、V2進行邏輯運算，並藉以產生熱插拔控制信號HSCE。在本實施例中，邏輯閘LG1為一及閘，而上述的邏輯運算為邏輯及運算。在本實施例中，邏輯閘LG1是基於操作電源VB來進行操作。
開關SW2耦接在邏輯閘LG1的輸出端以及第二端E2間。開關SW2的控制端耦接至第三端E3。
本實施例的熱插拔控制信號產生器200並包括閂鎖解除器SWD。閂鎖解除器SWD可為一開關元件，並耦接在第三端E3以及參考接地端GND間。
附帶一提的，本實施例中，開關SW1、SW2可由電晶體來實施，上拉電路211~213可利用電阻來實施。
在動作細節上，在開關SWE為導通的條件下，當主機板為正常狀態時，控制信號AS可以為邏輯值0，開關SW1可被切斷並使第一端E1上的電壓V1被上拉電路211拉高為操作電源VB，並呈現為邏輯值1。另外，第二端E1上的電壓V2被上拉電路212拉高為操作電源VB，並呈現為邏輯值1。如此一來，邏輯閘LG1可根據均為邏輯值1的電壓V1以及V2來產生同樣為邏輯值1的熱插拔控制信號HSCE，並使主機板可以正常運作。
附帶一提，第三端E3上的電壓可被上拉電路213拉高為操作電源VB，並呈現為邏輯值1。因此，開關SW2可被導通。邏輯閘LG1以及開關SW2形成一閂鎖電路。
此外，同樣在開關SWE為導通的條件下，當主機板發生異常現象時，控制信號AS可以為邏輯值1，開關SW1可被導通並使第一端E1上的電壓V1被下拉而呈現為邏輯值0。在此同時，邏輯閘LG1的輸出端可以產生為邏輯值0的熱插拔控制信號HSCE。在此，為邏輯值0的熱插拔控制信號HSCE可以使主機板上的熱插拔控制器切斷電源開關，並中止積架式電源供應器所供應的電源被輸入至主機板中，可確保主機板的安全性。
重點在於，透過被導通的開關SW2，第二端E2上的電壓V2可被邏輯閘LG1的輸出端拉低為邏輯值0。邏輯閘LG1以及開關SW2形成一閂鎖電路，並使熱插拔控制信號HSCE被閂鎖在禁能的邏輯值0。
在本實施例中，關於熱插拔控制信號HSCE的閂鎖狀態，可透過使閂鎖解除器SWD被導通來解除。或者，熱插拔控制信號HSCE的閂鎖狀態，也可以透過使操作電源VB被重啟來解除。也就是說，工程人員可以在確定主機板的故障均被排除後，使閂鎖解除器SWD被導通或使操作電源VB被重啟，來解除熱插拔控制信號HSCE的閂鎖狀態，並恢復主機板的運作。
以下請參照圖3，圖3繪示本發明實施例的熱插拔控制信號產生器的閂鎖器的另一實施方式的示意圖。閂鎖器300可透過一外部開關SWE以接收控制信號AS。在主機板的保護動作中，外部開關SWE可為被導通的狀態。此外，在外部開關SWE被斷開時，電阻RD可下拉開關SW1的控制端的電壓至參考接地電壓。
閂鎖器300包括重置設定（Reset – Set, RS）正反器310以及下拉開關SW3。重置設定正反器310則包括重置設定閂鎖（RS Latch）電路330、反及閘ND1~ND3、反或閘NO3、反向器IV1、IV2以及電晶體M3、M4。重置設定閂鎖電路330由反及閘ND2、ND3所構成。重置設定閂鎖電路330的設定端S用以透過反向器IV1以接收控制信號AS的反向信號，重置設定閂鎖電路330的重置端R則透過反向器IV2以耦接至參考接地端GND。
反及閘ND1以及反或閘NO3均耦接至重置設定閂鎖電路330的輸出端，反及閘ND1的另一輸入端接收信號E，其中信號E可以為邏輯值1。反或閘NO3的另一輸入端接收信號E’，其中信號E’可以為邏輯值0。電晶體M3以及M4串聯耦接在操作電源VB以及參考接地端GND間。電晶體M3以及M4的控制端分別耦接至反及閘ND1以及反或閘NO3的輸出端，電晶體M3以及M4用以產生閂鎖信號LS。
下拉開關SW3根據閂鎖信號LS以決定是否下拉熱插拔控制信號HSCE。在當下拉開關SW3被導通時，熱插拔控制信號HSCE可被下拉至邏輯值0。相對的，在當下拉開關SW3被斷開時，熱插拔控制信號HSCE可根據電阻R1、R2所針對的電源VCC進行的分壓，而為邏輯值1的狀態。
在本實施例中，下拉開關SW3可以由電晶體M5來建構。
在動作細節上，在開關SWE為導通的條件下，當主機板為正常狀態時，控制信號AS可以為邏輯值0。此時重置設定閂鎖電路330的設定端S以及重置端R上的電壓均為邏輯值0的狀態。此時重置設定正反器310所產生的閂鎖信號LS可以等於初始值並為邏輯值0。相對應的，下拉開關SW3被切斷，熱插拔控制信號HSCE可維持為邏輯值1的狀態，並使主機板可以正常運作。
此外，同樣在開關SWE為導通的條件下，當主機板出現異常現象時，控制信號AS可以為邏輯值1。此時，重置設定閂鎖電路330可根據設定端S上為邏輯值1的電壓，來設定反或閘NO1所產生的輸出信號為邏輯值1。並且，基於反或閘NO1的輸出信號以及信號E，反及閘ND1可產生邏輯值0的輸出信號，並使電晶體M3被導通。相對應的，反或閘NO3可根據反或閘NO1所產生的輸出信號（為邏輯值1）以及為邏輯值0的信號E’而產生為邏輯值0的輸出信號，並使電晶體M4被切斷。
基於電晶體M3被導通（電晶體M4被切斷），閂鎖信號LS可以等於操作電源VB而為邏輯值1。下拉開關SW3則可被導通，並使熱插拔控制信號HSCE等於邏輯值0。在此，為邏輯值0的熱插拔控制信號HSCE可以使主機板上的熱插拔控制器切斷電源開關，並中止積架式電源供應器所供應的電源被輸入至主機板中，可確保主機板的安全性。
在此請注意，由於重置設定閂鎖電路330的重置端R耦接至參考接地端GND。因此，熱插拔控制信號HSCE可以被閂鎖在等於邏輯值0的狀態下。可有效維持主機板的安全性。
在當工程人員有效排除主機板的異常現象後，可透過重啟操作電源VB以解除熱插拔控制信號HSCE的閂鎖狀態，並使主機板恢復正常的動作。
以下請參照圖4，圖4繪示本發明一實施例的主機板的示意圖。主機板400包括熱插拔控制信號產生器410、熱插拔控制器（HSC）420以及電源開關430。熱插拔控制信號產生器410耦接至熱插拔控制器420。熱插拔控制信號產生器410包括控制器411以及閂鎖器412。控制器411可透過開關SWE以耦接至閂鎖器412，在執行主機板400的異常現象保護機制時，開關SWE為被導通的狀態。關於熱插拔控制信號產生器410的動作細節，在前述的實施例以及實施方式已有詳細的說明，以下不多贅述。在本發明其他實施例中，主機板400更包含耦接所述控制器420的處理器及晶片組、以及耦接所述處理器的固態硬碟及記憶體等電子元件。
值得一提的，閂鎖器412可透過電池BAT來接收操作電源VB，或透過外部電源來接收操作電源VB。
此外，在本實施例中，熱插拔控制器420耦接熱插拔控制信號產生器410以及電源開關430。熱插拔控制器420接收熱插拔控制信號產生器410所產生的熱插拔控制信號HSCE，並根據熱插拔控制信號HSCE來產生閘極信號GATE。熱插拔控制器420提供閘極信號GATE至電源開關430的控制端，以控制電源開關430的導通及斷開狀態。
在細節上，當熱插拔控制信號HSCE為致能狀態時，熱插拔控制器420可提供閘極信號GATE以使電源開關430被導通；相對的，當熱插拔控制信號HSCE為禁能狀態時，熱插拔控制器420可提供閘極信號GATE以使電源開關430被斷開。
電源開關430用以耦接至電源供應器401。電源供應器401可以是積架式（rack）電源供應器。電源開關430的導通與否用以決定是否傳輸電源供應器401所產生的電源VPP至主機板400內部與否。其中，在本實施例中，當主機板400在正常狀態下，電源開關430可被導通並傳輸電源VPP至主機板400內部；相對的，當主機板400發常異常現象時，電源開關430可被斷開並阻止傳輸電源VPP被傳輸至主機板400內部，以確保主機板400的安全。在本發明部分實施例中，主機板400上的控制器411、處理器、晶片組、固態硬碟以及記憶體等電子元件可由電源供應器401進行操作電源的供應，且上述電子元件可獨立於操作電源VP。在本發明部分實施例中，操作電源VP可獨立於電源供應器401。
附帶一提的，熱插拔控制器420與閂鎖器412可連接一發光二極體LED。發光二極體LED的陰極可接收熱插拔控制信號HSCE，並在當熱插拔控制信號HSCE為邏輯值0時發光，以告知工程人員主機板400發生異常現象。
在本發明實施例中，控制器411可以為電源管理晶片、電流及/或溫度感測器或具運算能力的微處理器晶片，沒有特定的限制。
請參照圖5，圖5繪示本發明一實施例的主機板的保護動作的流程圖。其中，在主機板的電源被啟動的狀態下，在步驟S510中，主機板為正常狀態，控制器維持預設狀態，閂鎖器未被觸發，且熱插拔控制信號正常輸出（為致能的狀態）。此時，熱插拔控制器可導通主機板中的電源開關，並使主機板正常動作。接著，當主機板上發生問題時，在步驟S520中，板（主機板）上出現異常現象，主機板上可能有元件發生短路的現象，並造成電流過大（OC）及/或是溫度過熱（OT）的現象。
接著，控制器可監測出上述的OC、OT現象，並在步驟S530中，控制器發送對應的控制信號，並使閂鎖器被觸發，熱插拔控制信號被拉低並被閂鎖。如此一來，熱插拔控制器可切斷主機板中的電源開關，以保護主機板以避免再次受到傷害。
接著，在線路被閂鎖的條件下，在步驟S540中，可藉由人工手動重置，使熱插拔控制信號恢復為初始的狀態，並成為未被閂鎖的狀態。並且，在問題被有效排除後，透過人工的手動重置並重新上電，主機板可重新回到步驟S510，並恢復正常運作。
以下請參照圖6，圖6繪示本發明一實施例的熱插拔控制信號的產生方法的流程圖。在步驟S610中，使控制器提供控制信號。在步驟S620中，提供閂鎖器基於操作電源來進行運作以產生熱插拔控制信號。在步驟S630中，則提供該閂鎖器以根據該控制信號以使熱插拔控制信號為禁能的第一邏輯值。在步驟S640中，使熱插拔控制信號被閂鎖在第一邏輯值，以有效維持主機板的安全性。
關於上述步驟的實施細節，在前述的多個實施例以及實施方式已有詳細的說明，以下恕不多贅述。
綜上所述，本發明透過反映主機板異常現象以產生控制信號，並根據控制信號來設定並閂鎖熱插拔控制信號在禁能的狀態下。透過在禁能的狀態下的熱插拔控制信號，主機板中的電源開關可被切斷，並避免電源被傳送至主機板內部中，可有效保護主機板，以免受到再次的傷害。
100、410:熱插拔控制信號產生器 110、411:控制器 120、200、300、412:閂鎖器 211~213:上拉電路 310:重置設定正反器 330:重置設定閂鎖電路 400:主機板 401:電源供應器 420:熱插拔控制器 430:電源開關 AS:控制信號 BAT:電池 E、E’:信號 E1:第一端 E2:第二端 E3:第三端 GATE:閘極信號 GND:參考接地端 HSCE:熱插拔控制信號 IV1、IV2:反向器 LED:發光二極體 LG1:邏輯閘 LS:閂鎖信號 M1~M5:電晶體 ND1~ND3:反及閘 NO3:反或閘 R:重置端 R1、R2:電阻 S:設定端 S510~S540、S610~S640:步驟 SW1、SW2、SWE:開關 SW3:下拉開關 SWD:閂鎖解除器 SWE外部開關 V1、V2:電壓 VB:操作電源 VCC、VPP:電源
圖1繪示本發明一實施例的熱插拔控制信號產生器的示意圖。 圖2繪示本發明實施例的熱插拔控制信號產生器的閂鎖器的一實施方式的示意圖。 圖3繪示本發明實施例的熱插拔控制信號產生器的閂鎖器的另一實施方式的示意圖。 圖4繪示本發明一實施例的主機板的示意圖。 圖5繪示本發明一實施例的主機板的保護動作的流程圖。 圖6繪示本發明一實施例的熱插拔控制信號的產生方法的流程圖。
100:熱插拔控制信號產生器
110:控制器
120:閂鎖器
AS:控制信號
HSCE:熱插拔控制信號
VB:操作電源

Claims (20)

  1. 一種熱插拔控制信號產生器，包括： 一控制器，提供一控制信號；以及 一閂鎖器，耦接該控制器，該閂鎖器基於一操作電源來進行運作以產生一熱插拔控制信號， 其中該閂鎖器根據該控制信號以使該熱插拔控制信號為禁能的一第一邏輯值，並使該熱插拔控制信號被閂鎖在該第一邏輯值。
  2. 如請求項1所述的熱插拔控制信號產生器，其中該熱插拔控制信號產生器設置在一主機板上，當該主機板發生異常現象時，該控制器提供該控制信號以使該閂鎖器閂鎖該熱插拔控制信號在該第一邏輯值。
  3. 如請求項1所述的熱插拔控制信號產生器，其中該閂鎖器包括： 多個上拉電路，分別耦接至一第一端、一第二端以及一第三端，用以上拉該第一端、該第二端以及該第三端上的電壓至該操作電源； 一第一開關，耦接在該第一端與一參考接地端間，根據該控制信號以被導通或切斷； 一邏輯閘，具有二輸入端以分別耦接至該第一端以及該第二端，針對該第一端以及該第二端上的電壓進行一邏輯運算以產生該熱插拔控制信號；以及 一第二開關，耦接在該第一端與該邏輯閘的輸出端間，該第二開關的控制端耦接至該第三端，並根據該第三端上的電壓以被導通或斷開。
  4. 如請求項3所述的熱插拔控制信號產生器，其中該邏輯運算為邏輯及運算。
  5. 如請求項3所述的熱插拔控制信號產生器，更包括： 一閂鎖解除器，用以使該邏輯閘的輸出端短路至該參考接地端並使該熱插拔控制信號的閂鎖狀態被解除。
  6. 如請求項1所述的熱插拔控制信號產生器，其中該閂鎖器包括： 一重置設定正反器，接收該控制信號以及該操作電源，基於該操作電源，根據該控制信號來產生一閂鎖信號；以及 一下拉開關，根據該閂鎖信號以決定是否下拉該熱插拔控制信號。
  7. 如請求項6所述的熱插拔控制信號產生器，其中該重置設定正反器包括： 一第一反及閘； 一第二反及閘，與該第一反及閘耦接成一重置設定閂鎖電路，該重置設定閂鎖電路的設定端接收該控制信號的反向信號，該重置設定閂鎖電路的重置端透過一反向器以耦接至一參考接地端； 一第三反及閘，具有第一輸入端耦接至該重置設定閂鎖電路的輸出端，該第三反及閘的第二輸入端接收一第二邏輯值； 一反或閘，具有第一輸入端耦接至該重置設定閂鎖電路的輸出端，該反或閘的第二輸入端接收該第一邏輯值；以及 一第一電晶體以及一第二電晶體，串聯耦接在該操作電源以及該參考接地端間，該第一電晶體以及該第二電晶體的控制端分別耦接至該第三反及閘以及反或閘的輸出端，該第一電晶體以及該第二電晶體的用以產生該閂鎖信號。
  8. 如請求項7所述的熱插拔控制信號產生器，其中該操作電源被重啟後，該熱插拔控制信號的閂鎖狀態被解除。
  9. 如請求項1所述的熱插拔控制信號產生器，其中該閂鎖器透過一電池或一外部電源來接收該操作電源。
  10. 一種主機板，包括： 一熱插拔控制器，接收一熱插拔控制信號；以及 一熱插拔控制信號產生器，耦接該熱插拔控制器，該熱插拔控制信號產生器包括： 一控制器，提供一控制信號；以及 一閂鎖器，耦接該控制器，該閂鎖器基於一操作電源來進行運作以產生該熱插拔控制信號， 其中該閂鎖器根據該控制信號以使該熱插拔控制信號為禁能的一第一邏輯值，並使該熱插拔控制信號被閂鎖在該第一邏輯值。
  11. 如請求項10所述的主機板，其中當該主機板發生異常現象時，該控制器提供該控制信號以使該閂鎖器閂鎖該熱插拔控制信號被在該第一邏輯值
  12. 如請求項10所述的主機板，其中該閂鎖器包括： 多個上拉電路，分別耦接至一第一端、一第二端以及一第三端，用以上拉該第一端、該第二端以及該第三端上的電壓至該操作電源； 一第一開關，耦接在該第一端與一參考接地端間，根據該控制信號以被導通或切斷； 一邏輯閘，具有二輸入端以分別耦接至該第一端以及該第二端，針對該第一端以及該第二端上的電壓進行一邏輯運算以產生該熱插拔控制信號；以及 一第二開關，耦接在該第一端與該邏輯閘的輸出端間，該第二開關的控制端耦接至該第三端，並根據該第三端上的電壓以被導通或斷開。
  13. 如請求項12所述的主機板，其中該邏輯運算為邏輯及運算。
  14. 如請求項12所述的主機板，其中該熱插拔控制信號產生器更包括： 一閂鎖解除器，用以使該邏輯閘的輸出端短路至該參考接地端並使該熱插拔控制信號的閂鎖狀態被解除。
  15. 如請求項10所述的主機板，其中該閂鎖器包括： 一重置設定正反器，接收該控制信號以及該操作電源，基於該操作電源，根據該控制信號來產生一閂鎖信號；以及 一下拉開關，根據該閂鎖信號以決定是否下拉該熱插拔控制信號。
  16. 如請求項15所述的主機板，其中該重置設定正反器包括： 一第一反及閘； 一第二反及閘，與該第一反及閘耦接成一重置設定閂鎖電路，該重置設定閂鎖電路的設定端接收該控制信號的反向信號，該重置設定閂鎖電路的重置端透過一反向器以耦接至一參考接地端； 一第三反及閘，具有第一輸入端耦接至該重置設定閂鎖電路的輸出端，該第三反及閘的第二輸入端接收該操作電源； 一反或閘，具有第一輸入端耦接至該重置設定閂鎖電路的輸出端，該反或閘的第二輸入端接收該操作電源的反向電壓；以及 一第一電晶體以及一第二電晶體，串聯耦接在該操作電源以及該參考接地端間，該第一電晶體以及該第二電晶體的控制端分別耦接至該第三反及閘以及該反或閘的輸出端，該第一電晶體以及該第二電晶體的用以產生該閂鎖信號。
  17. 如請求項16所述的主機板，其中該源電壓被重啟後，該熱插拔控制信號的閂鎖狀態被解除。
  18. 如請求項10所述的主機板，其中該閂鎖器透過一電池或一外部電源來接收該操作電源。
  19. 一種熱插拔控制信號的產生方法，包括： 使一控制器提供一控制信號； 提供一閂鎖器基於一操作電源來進行運作以產生一熱插拔控制信號； 提供該閂鎖器以根據該控制信號以使該熱插拔控制信號為禁能的一第一邏輯值；以及 使該熱插拔控制信號被閂鎖在該第一邏輯值。
  20. 如請求項19所述的熱插拔控制信號的產生方法，更包括： 使該控制器在該主機板發生異常現象時，提供該控制信號以使該閂鎖器閂鎖該熱插拔控制信號被在該第一邏輯值。
TW111113219A 2022-04-07 2022-04-07 主機板、熱插拔控制信號產生器以及其控制信號產生方法 TWI800344B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111113219A TWI800344B (zh) 2022-04-07 2022-04-07 主機板、熱插拔控制信號產生器以及其控制信號產生方法
CN202210546638.XA CN116932439A (zh) 2022-04-07 2022-05-18 主板、热***控制信号产生器以及其控制信号产生方法
US17/849,733 US20230327673A1 (en) 2022-04-07 2022-06-27 Main board, hot plug control signal generator, and control signal generating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111113219A TWI800344B (zh) 2022-04-07 2022-04-07 主機板、熱插拔控制信號產生器以及其控制信號產生方法

Publications (2)

Publication Number Publication Date
TWI800344B TWI800344B (zh) 2023-04-21
TW202340969A true TW202340969A (zh) 2023-10-16

Family

ID=86948981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113219A TWI800344B (zh) 2022-04-07 2022-04-07 主機板、熱插拔控制信號產生器以及其控制信號產生方法

Country Status (3)

Country Link
US (1) US20230327673A1 (zh)
CN (1) CN116932439A (zh)
TW (1) TWI800344B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658507B1 (en) * 1998-08-31 2003-12-02 Wistron Corporation System and method for hot insertion of computer-related add-on cards
TWI221971B (en) * 2002-09-20 2004-10-11 Hon Hai Prec Ind Co Ltd The system and method for controlling dual hot-swappable IDE devices
US9678914B2 (en) * 2014-02-19 2017-06-13 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Hot removing an I/O module with multiple hot plug slots
CN105677596B (zh) * 2014-11-21 2021-09-14 联想(北京)有限公司 一种控制方法及电子设备
US20160328350A1 (en) * 2015-05-08 2016-11-10 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Restart system and motherboard thereof
WO2018013104A1 (en) * 2016-07-13 2018-01-18 Hewlett-Packard Development Company, L.P. Hot unplug predictions based on latch positions
US11474581B2 (en) * 2019-08-09 2022-10-18 Analog Devices International Unlimited Company Communication terminal for hot-swap controllers

Also Published As

Publication number Publication date
US20230327673A1 (en) 2023-10-12
CN116932439A (zh) 2023-10-24
TWI800344B (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
US10856438B2 (en) Fan control circuit and fan control system
CN102907002B (zh) 用于主机上电复位控制的装置和方法
US7859132B2 (en) Apparatus, system, and method for safely connecting a device to a power source
JP4988671B2 (ja) シリアルバスシステム及びハングアップスレーブリセット方法
US5488531A (en) Redundant power mixing element with fault detection for DC-to-DC converter
US20110029788A1 (en) Power Limiting In Redundant Power Supply Systems
TWI413893B (zh) 決定電路系統之啟動時間點的延遲方法、輸出裝置及電源系統
US20210191492A1 (en) Method of supplying electric power to a computer system
TW201327123A (zh) 控制多設備順序啟動的電路
US10235185B2 (en) Computer and controlling method thereof
CN108799176A (zh) 风扇控制***及方法
TWI544313B (zh) 電力分配方法、電力分配裝置、及其資訊處理系統
TW202340969A (zh) 主機板、熱插拔控制信號產生器以及其控制信號產生方法
CN218824636U (zh) 一种用于服务器硬盘背板的电源检测装置
CN217606356U (zh) 一种切换控制电路、主板及电子设备
US6829128B2 (en) Thermal trip power control circuit
CN101930268A (zh) 计算机装置
TWI776653B (zh) 用於控制儲存裝置的控制系統以及控制方法
TWI839235B (zh) 具有電源偵測功能之伺服器主機板
TWI836538B (zh) 具有過驅動能力的後驅動器和芯片
TWI740632B (zh) 電腦裝置及電源閘控電路
CN111462692B (zh) 一种驱动电路及其重启方法、显示装置
CN118226943A (zh) 一种主板时序控制电路
CN110874109B (zh) 电源输入控制电路
TW201800895A (zh) 計算機裝置及其控制方法