CN116932439A - 主板、热***控制信号产生器以及其控制信号产生方法 - Google Patents

主板、热***控制信号产生器以及其控制信号产生方法 Download PDF

Info

Publication number
CN116932439A
CN116932439A CN202210546638.XA CN202210546638A CN116932439A CN 116932439 A CN116932439 A CN 116932439A CN 202210546638 A CN202210546638 A CN 202210546638A CN 116932439 A CN116932439 A CN 116932439A
Authority
CN
China
Prior art keywords
control signal
latch
terminal
hot plug
plug control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210546638.XA
Other languages
English (en)
Inventor
张玮芳
陈禹君
林南寰
阎中晖
陈世睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wiwynn Corp
Original Assignee
Wiwynn Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wiwynn Corp filed Critical Wiwynn Corp
Publication of CN116932439A publication Critical patent/CN116932439A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17784—Structural details for adapting physical parameters for supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Safety Devices In Control Systems (AREA)
  • Power Sources (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

本发明提供一种主板、热***控制信号产生器以及其控制信号产生方法被提出。热***控制信号产生器包括控制器以及闩锁器。控制器提供控制信号。闩锁器基于操作电源来进行运行以产生热***控制信号。其中闩锁器根据控制信号以使热***控制信号为失能的第一逻辑值，并使热***控制信号被闩锁在第一逻辑值。

Description

主板、热***控制信号产生器以及其控制信号产生方法
技术领域
本发明涉及一种主板、热***控制信号产生器以及其控制信号产生方法，尤其是涉及一种可确保主板安全的热***控制信号产生器以及其控制信号产生方法。
背景技术
在现今的技术领域中，可通过设置热***控制器来针对主板中的电源开关进行操控动作。其中，当主板上发生异常现象时，热***控制器可使电源开关被切断以避免电源进入主板。然而，在已知的计算机***中，在使服务器的托盘重新插拔之后，服务器会再次供电到主板上。因此有可能在工程人员完成有效的分析以及故障排除前，对主板造成更严重的伤害。
发明内容
本发明是针对一种主板、热***控制信号产生器以及其热***控制信号产生方法，可闩锁因异常现象所产生的热***控制信号，确保主板的安全性。
根据本发明的实施例，热***控制信号产生器包括控制器以及闩锁器。控制器提供控制信号。闩锁器耦接控制器。闩锁器基于操作电源来进行运行以产生热***控制信号。其中闩锁器根据控制信号以使热***控制信号为失能的第一逻辑值，并使热***控制信号被闩锁在第一逻辑值。
根据本发明的实施例，主板包括热***控制器以及热***控制信号产生器。热***控制信号产生器包括控制器以及闩锁器。控制器提供控制信号。闩锁器耦接控制器。闩锁器基于操作电源来进行运行以产生热***控制信号。其中闩锁器根据控制信号以使热***控制信号为失能的第一逻辑值，并使热***控制信号被闩锁在第一逻辑值。
根据本发明的实施例，热***控制信号的产生方法包括：使控制器提供控制信号；提供闩锁器基于操作电源来进行运行以产生热***控制信号；提供闩锁器以根据控制信号以使热***控制信号为失能的第一逻辑值；以及，使热***控制信号被闩锁在第一逻辑值。
基于上述，本发明的热***控制信号产生器可在主板发生异常现象时，通过闩锁所产生的热***控制信号，来使热***控制器可根据被闩锁的热***控制信号持续切断电源的供应动作。如此一来，在故障未确定被排除前，主板不会因为人工操作的疏失，发生再一次的破坏，有效确保主板的安全性。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1为本发明一实施例的热***控制信号产生器的示意图；
图2为本发明实施例的热***控制信号产生器的闩锁器的一实施方式的示意图；
图3为本发明实施例的热***控制信号产生器的闩锁器的另一实施方式的示意图；
图4为本发明一实施例的主板的示意图；
图5为本发明一实施例的主板的保护动作的流程图；
图6为本发明一实施例的热***控制信号的产生方法的流程图。
附图标号说明
100、410：热***控制信号产生器；
110、411：控制器；
120、200、300、412：闩锁器；
211～213：上拉电路；
310：重置设定触发器；
330：重置设定闩锁电路；
400：主板；
401：电源供应器；
420：热***控制器；
430：电源开关；
AS：控制信号；
BAT：电池；
E、E’：信号；
E1：第一端；
E2：第二端；
E3：第三端；
GATE：栅极信号；
GND：参考接地端；
HSCE：热***控制信号；
IV1、IV2：反向器；
LED：发光二极管；
LG1：逻辑门；
LS：闩锁信号；
M1～M5：晶体管；
ND1～ND3：与非门；
NO3：或非门；
R：重置端；
R1、R2：电阻；
S：设定端；
S510～S540、S610～S640：步骤；
SW1、SW2、SWE：开关；
SW3：下拉开关；
SWD：闩锁解除器；
SWE外部开关；
V1、V2：电压；
VB：操作电源；
VCC、VPP：电源。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
请参照图1，图1为本发明一实施例的热***控制信号产生器的示意图。热***控制信号产生器100包括控制器110以及闩锁器120。控制器110耦接至闩锁器120，并用以提供控制信号AS至闩锁器120。闩锁器120接收操作电源VB。闩锁器120基于操作电源VB来进行运行，并根据控制信号AS来产生热***控制信号HSCE。
在本实施例中，控制器110以及闩锁器120均可设置在主板上。并且，在当主板发生异常现象时，控制器110可对应主板的异常现象来产生控制信号AS。相对应的，闩锁器120在接收到指示主板发生异常现象的控制信号AS时，可使所产生的热***控制信号HSCE为失能的一第一逻辑值，并使热***控制信号HSCE被闩锁在第一逻辑值，其中的第一逻辑值可以为逻辑值0或是1，没有特定的限制。
上述的主板的异常现象可以是主板上所发生的过温(Over temperature,OT)及/或是过电流(Over Current,OC)现象。
在本实施例中，热***控制信号HSCE可被传送至主板上的热***控制器。在当热***控制信号HSCE被闩锁在为失能的第一逻辑值时，热***控制器可对应产生栅极信号以使主板内的电源开关被切断，并停止例如由积架式电源供应器所供应的电源被输入至主板中，以维持主板的安全。基于热***控制信号HSCE为被闩锁的状态，机板内的电源开关可持续被切断，不致因人为的误动作而使主板发生再一次的破坏。
更值得一提的，本公开的闩锁器120所接收的操作电源VB是独立于电源开关所接收的积架式电源的。因此，当电源开关被切断时，闩锁器120仍可维持运行，并维持热***控制信号HSCE的被闩锁状态。在本实施例中，操作电源VB可由电池或由一外部电源来提供。
值得注意的，在本实施例中，热***控制信号HSCE的闩锁状态，必须通过特定的机制才能被解除。其中，工程人员需在确定完成故障排除的动作，才可启动上述的特定的机制。可确保主板的安全性。
以下请参照图2，图2为本发明实施例的热***控制信号产生器的闩锁器的一实施方式的示意图。闩锁器200可通过一外部开关SWE以接收控制信号AS。在主板的保护动作中，外部开关SWE可为被导通的状态。此外，在外部开关SWE被断开时，电阻RD可下拉开关SW1的控制端的电压至参考接地电压。
闩锁器200包括上拉电路211～213、开关SW1、SW2以及逻辑门LG1。上拉电路211～213接收操作电源VB，并分别耦接至第一端E1、第二端E2以及第三端E3。上拉电路211～213用以上拉第一端E1、第二端E2以及第三端E3上的电压至操作电源VB。开关SW1耦接在第一端E1与参考接地端GND间，并根据控制信号AS以被导通或切断。
逻辑门LG1的输入端耦接至第一端E1以及第二端E2，并分别接收第一端E1以及第二端E2上的电压V1、V2。逻辑门LG1用以针对第一端E1以及第二端E2上的电压V1、V2进行逻辑运算，并经以产生热***控制信号HSCE。在本实施例中，逻辑门LG1为一与门，而上述的逻辑运算为逻辑及运算。在本实施例中，逻辑门LG1是基于操作电源VB来进行操作。
开关SW2耦接在逻辑门LG1的输出端以及第二端E2间。开关SW2的控制端耦接至第三端E3。
本实施例的热***控制信号产生器200并包括闩锁解除器SWD。闩锁解除器SWD可为一开关组件，并耦接在第三端E3以及参考接地端GND间。
附带一提的，本实施例中，开关SW1、SW2可由晶体管来实施，上拉电路211～213可利用电阻来实施。
在动作细节上，在开关SWE为导通的条件下，当主板为正常状态时，控制信号AS可以为逻辑值0，开关SW1可被切断并使第一端E1上的电压V1被上拉电路211拉高为操作电源VB，并呈现为逻辑值1。另外，第二端E1上的电压V2被上拉电路212拉高为操作电源VB，并呈现为逻辑值1。如此一来，逻辑门LG1可根据均为逻辑值1的电压V1以及V2来产生同样为逻辑值1的热***控制信号HSCE，并使主板可以正常运行。
附带一提，第三端E3上的电压可被上拉电路213拉高为操作电源VB，并呈现为逻辑值1。因此，开关SW2可被导通。逻辑门LG1以及开关SW2形成一闩锁电路。
此外，同样在开关SWE为导通的条件下，当主板发生异常现象时，控制信号AS可以为逻辑值1，开关SW1可被导通并使第一端E1上的电压V1被下拉而呈现为逻辑值0。在此同时，逻辑门LG1的输出端可以产生为逻辑值0的热***控制信号HSCE。在此，为逻辑值0的热***控制信号HSCE可以使主板上的热***控制器切断电源开关，并中止积架式电源供应器所供应的电源被输入至主板中，可确保主板的安全性。
重点在于，通过被导通的开关SW2，第二端E2上的电压V2可被逻辑门LG1的输出端拉低为逻辑值0。逻辑门LG1以及开关SW2形成一闩锁电路，并使热***控制信号HSCE被闩锁在失能的逻辑值0。
在本实施例中，关于热***控制信号HSCE的闩锁状态，可通过使闩锁解除器SWD被导通来解除。或者，热***控制信号HSCE的闩锁状态，也可以通过使操作电源VB被重启来解除。也就是说，工程人员可以在确定主板的故障均被排除后，使闩锁解除器SWD被导通或使操作电源VB被重启，来解除热***控制信号HSCE的闩锁状态，并恢复主板的运行。
以下请参照图3，图3为本发明实施例的热***控制信号产生器的闩锁器的另一实施方式的示意图。闩锁器300可通过一外部开关SWE以接收控制信号AS。在主板的保护动作中，外部开关SWE可为被导通的状态。此外，在外部开关SWE被断开时，电阻RD可下拉开关SW1的控制端的电压至参考接地电压。
闩锁器300包括重置设定(Reset–Set,RS)触发器310以及下拉开关SW3。重置设定触发器310则包括重置设定闩锁(RS Latch)电路330、与非门ND1～ND3、或非门NO3、反向器IV1、IV2以及晶体管M3、M4。重置设定闩锁电路330由与非门ND2、ND3所构成。重置设定闩锁电路330的设定端S用以通过反向器IV1以接收控制信号AS的反向信号，重置设定闩锁电路330的重置端R则通过反向器IV2以耦接至参考接地端GND。
与非门ND1以及或非门NO3均耦接至重置设定闩锁电路330的输出端，与非门ND1的另一输入端接收信号E，其中信号E可以为逻辑值1。或非门NO3的另一输入端接收信号E’，其中信号E’可以为逻辑值0。晶体管M3以及M4串联耦接在操作电源VB以及参考接地端GND间。晶体管M3以及M4的控制端分别耦接至与非门ND1以及或非门NO3的输出端，晶体管M3以及M4用以产生闩锁信号LS。
下拉开关SW3根据闩锁信号LS以决定是否下拉热***控制信号HSCE。在当下拉开关SW3被导通时，热***控制信号HSCE可被下拉至逻辑值0。相对的，在当下拉开关SW3被断开时，热***控制信号HSCE可根据电阻R1、R2所针对的电源VCC进行的分压，而为逻辑值1的状态。
在本实施例中，下拉开关SW3可以由晶体管M5来建构。
在动作细节上，在开关SWE为导通的条件下，当主板为正常状态时，控制信号AS可以为逻辑值0。此时重置设定闩锁电路330的设定端S以及重置端R上的电压均为逻辑值0的状态。此时重置设定触发器310所产生的闩锁信号LS可以等于初始值并为逻辑值0。相对应的，下拉开关SW3被切断，热***控制信号HSCE可维持为逻辑值1的状态，并使主板可以正常运行。
此外，同样在开关SWE为导通的条件下，当主板出现异常现象时，控制信号AS可以为逻辑值1。此时，重置设定闩锁电路330可根据设定端S上为逻辑值1的电压，来设定或非门NO1所产生的输出信号为逻辑值1。并且，基于或非门NO1的输出信号以及信号E，与非门ND1可产生逻辑值0的输出信号，并使晶体管M3被导通。相对应的，或非门NO3可根据或非门NO1所产生的输出信号(为逻辑值1)以及为逻辑值0的信号E’而产生为逻辑值0的输出信号，并使晶体管M4被切断。
基于晶体管M3被导通(晶体管M4被切断)，闩锁信号LS可以等于操作电源VB而为逻辑值1。下拉开关SW3则可被导通，并使热***控制信号HSCE等于逻辑值0。在此，为逻辑值0的热***控制信号HSCE可以使主板上的热***控制器切断电源开关，并中止积架式电源供应器所供应的电源被输入至主板中，可确保主板的安全性。
在此请注意，由于重置设定闩锁电路330的重置端R耦接至参考接地端GND。因此，热***控制信号HSCE可以被闩锁在等于逻辑值0的状态下。可有效维持主板的安全性。
在当工程人员有效排除主板的异常现象后，可通过重启操作电源VB以解除热***控制信号HSCE的闩锁状态，并使主板恢复正常的动作。
以下请参照图4，图4为本发明一实施例的主板的示意图。主板400包括热***控制信号产生器410、热***控制器(HSC)420以及电源开关430。热***控制信号产生器410耦接至热***控制器420。热***控制信号产生器410包括控制器411以及闩锁器412。控制器411可通过开关SWE以耦接至闩锁器412，在执行主板400的异常现象保护机制时，开关SWE为被导通的状态。关于热***控制信号产生器410的动作细节，在前述的实施例以及实施方式已有详细的说明，以下不多赘述。在本发明其他实施例中，主板400还包含耦接所述控制器420的处理器及芯片组、以及耦接所述处理器的固态硬盘及存储器等电子组件。
值得一提的，闩锁器412可通过电池BAT来接收操作电源VB，或通过外部电源来接收操作电源VB。
此外，在本实施例中，热***控制器420耦接热***控制信号产生器410以及电源开关430。热***控制器420接收热***控制信号产生器410所产生的热***控制信号HSCE，并根据热***控制信号HSCE来产生栅极信号GATE。热***控制器420提供栅极信号GATE至电源开关430的控制端，以控制电源开关430的导通及断开状态。
在细节上，当热***控制信号HSCE为使能状态时，热***控制器420可提供栅极信号GATE以使电源开关430被导通；相对的，当热***控制信号HSCE为失能状态时，热***控制器420可提供栅极信号GATE以使电源开关430被断开。
电源开关430用以耦接至电源供应器401。电源供应器401可以是积架式(rack)电源供应器。电源开关430的导通与否用以决定是否传输电源供应器401所产生的电源VPP至主板400内部与否。其中，在本实施例中，当主板400在正常状态下，电源开关430可被导通并传输电源VPP至主板400内部；相对的，当主板400发常异常现象时，电源开关430可被断开并阻止传输电源VPP被传输至主板400内部，以确保主板400的安全。在本发明部分实施例中，主板400上的控制器411、处理器、芯片组、固态硬盘以及存储器等电子组件可由电源供应器401进行操作电源的供应，且上述电子组件可独立于操作电源VP。在本发明部分实施例中，操作电源VP可独立于电源供应器401。
附带一提的，热***控制器420与闩锁器412可连接一发光二极管LED。发光二极管LED的阴极可接收热***控制信号HSCE，并在当热***控制信号HSCE为逻辑值0时发光，以告知工程人员主板400发生异常现象。
在本发明实施例中，控制器411可以为电源管理芯片、电流及/或温度传感器或具运算能力的微处理器芯片，没有特定的限制。
请参照图5，图5为本发明一实施例的主板的保护动作的流程图。其中，在主板的电源被启动的状态下，在步骤S510中，主板为正常状态，控制器维持预设状态，闩锁器未被触发，且热***控制信号正常输出(为使能的状态)。此时，热***控制器可导通主板中的电源开关，并使主板正常动作。接着，当主板上发生问题时，在步骤S520中，板(主板)上出现异常现象，主板上可能有组件发生短路的现象，并造成电流过大(OC)及/或是温度过热(OT)的现象。
接着，控制器可监测出上述的OC、OT现象，并在步骤S530中，控制器发送对应的控制信号，并使闩锁器被触发，热***控制信号被拉低并被闩锁。如此一来，热***控制器可切断主板中的电源开关，以保护主板以避免再次受到伤害。
接着，在线路被闩锁的条件下，在步骤S540中，可经由人工手动重置，使热***控制信号恢复为初始的状态，并成为未被闩锁的状态。并且，在问题被有效排除后，通过人工的手动重置并重新上电，主板可重新回到步骤S510，并恢复正常运行。
以下请参照图6，图6为本发明一实施例的热***控制信号的产生方法的流程图。在步骤S610中，使控制器提供控制信号。在步骤S620中，提供闩锁器基于操作电源来进行运行以产生热***控制信号。在步骤S630中，则提供所述闩锁器以根据所述控制信号以使热***控制信号为失能的第一逻辑值。在步骤S640中，使热***控制信号被闩锁在第一逻辑值，以有效维持主板的安全性。
关于上述步骤的实施细节，在前述的多个实施例以及实施方式已有详细的说明，以下恕不多赘述。
综上所述，本发明通过反映主板异常现象以产生控制信号，并根据控制信号来设定并闩锁热***控制信号在失能的状态下。通过在失能的状态下的热***控制信号，主板中的电源开关可被切断，并避免电源被传送至主板内部中，可有效保护主板，以免受到再次的伤害。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种热***控制信号产生器，包括：
控制器，提供控制信号；以及
闩锁器，耦接所述控制器，所述闩锁器基于操作电源来进行运行以产生热***控制信号，
其中所述闩锁器根据所述控制信号以使所述热***控制信号为失能的第一逻辑值，并使所述热***控制信号被闩锁在所述第一逻辑值。
2.根据权利要求1所述的热***控制信号产生器，其中所述热***控制信号产生器设置在主板上，当所述主板发生异常现象时，所述控制器提供所述控制信号以使所述闩锁器闩锁所述热***控制信号在所述第一逻辑值。
3.根据权利要求1所述的热***控制信号产生器，其中所述闩锁器包括：
多个上拉电路，分别耦接至第一端、第二端以及第三端，用以上拉所述第一端、所述第二端以及所述第三端上的电压至所述操作电源；
第一开关，耦接在所述第一端与参考接地端间，根据所述控制信号以被导通或切断；
逻辑门，具有二输入端以分别耦接至所述第一端以及所述第二端，针对所述第一端以及所述第二端上的电压进行逻辑运算以产生所述热***控制信号；以及
第二开关，耦接在所述第一端与所述逻辑门的输出端间，所述第二开关的控制端耦接至所述第三端，并根据所述第三端上的电压以被导通或断开。
4.根据权利要求3所述的热***控制信号产生器，其中所述逻辑运算为逻辑及运算。
5.根据权利要求3所述的热***控制信号产生器，还包括：
闩锁解除器，用以使所述逻辑门的输出端短路至所述参考接地端并使所述热***控制信号的闩锁状态被解除。
6.根据权利要求1所述的热***控制信号产生器，其中所述闩锁器包括：
重置设定触发器，接收所述控制信号以及所述操作电源，基于所述操作电源，根据所述控制信号来产生闩锁信号；以及
下拉开关，根据所述闩锁信号以决定是否下拉所述热***控制信号。
7.根据权利要求6所述的热***控制信号产生器，其中所述重置设定触发器包括：
第一与非门；
第二与非门，与所述第一与非门耦接成一重置设定闩锁电路，所述重置设定闩锁电路的设定端接收所述控制信号的反向信号，所述重置设定闩锁电路的重置端通过一向器以耦接至参考接地端；
第三与非门，具有第一输入端耦接至所述重置设定闩锁电路的输出端，所述第三与非门的第二输入端接收第二逻辑值；
或非门，具有第一输入端耦接至所述重置设定闩锁电路的输出端，所述或非门的第二输入端接收所述第一逻辑值；以及
第一晶体管以及第二晶体管，串联耦接在所述操作电源以及所述参考接地端间，所述第一晶体管以及所述第二晶体管的控制端分别耦接至所述第三与非门以及或非门的输出端，所述第一晶体管以及所述第二晶体管的用以产生所述闩锁信号。
8.根据权利要求7所述的热***控制信号产生器，其中所述操作电源被重启后，所述热***控制信号的闩锁状态被解除。
9.根据权利要求1所述的热***控制信号产生器，其中所述闩锁器通过电池或外部电源来接收所述操作电源。
10.一种主板，包括：
热***控制器，接收热***控制信号；以及
热***控制信号产生器，耦接所述热***控制器，所述热***控制信号产生器包括：
控制器，提供控制信号；以及
闩锁器，耦接所述控制器，所述闩锁器基于一操作电源来进行运行以产生所述热***控制信号，
其中所述闩锁器根据所述控制信号以使所述热***控制信号为失能的第一逻辑值，并使所述热***控制信号被闩锁在所述第一逻辑值。
11.根据权利要求10所述的主板，其中当所述主板发生异常现象时，所述控制器提供所述控制信号以使所述闩锁器闩锁所述热***控制信号被在所述第一逻辑值。
12.根据权利要求10所述的主板，其中所述闩锁器包括：
多个上拉电路，分别耦接至第一端、第二端以及第三端，用以上拉所述第一端、所述第二端以及所述第三端上的电压至所述操作电源；
第一开关，耦接在所述第一端与一参考接地端间，根据所述控制信号以被导通或切断；
逻辑门，具有二输入端以分别耦接至所述第一端以及所述第二端，针对所述第一端以及所述第二端上的电压进行一逻辑运算以产生所述热***控制信号；以及
第二开关，耦接在所述第一端与所述逻辑门的输出端间，所述第二开关的控制端耦接至所述第三端，并根据所述第三端上的电压以被导通或断开。
13.根据权利要求12所述的主板，其中所述逻辑运算为逻辑及运算。
14.根据权利要求12所述的主板，其中所述热***控制信号产生器还包括：
闩锁解除器，用以使所述逻辑门的输出端短路至所述参考接地端并使所述热***控制信号的闩锁状态被解除。
15.根据权利要求10所述的主板，其中所述闩锁器包括：
重置设定触发器，接收所述控制信号以及所述操作电源，基于所述操作电源，根据所述控制信号来产生闩锁信号；以及
下拉开关，根据所述闩锁信号以决定是否下拉所述热***控制信号。
16.根据权利要求15所述的主板，其中所述重置设定触发器包括：
第一与非门；
第二与非门，与所述第一与非门耦接成重置设定闩锁电路，所述重置设定闩锁电路的设定端接收所述控制信号的反向信号，所述重置设定闩锁电路的重置端通过反向器以耦接至参考接地端；
第三与非门，具有第一输入端耦接至所述重置设定闩锁电路的输出端，所述第三与非门的第二输入端接收所述操作电源；
或非门，具有第一输入端耦接至所述重置设定闩锁电路的输出端，所述或非门的第二输入端接收所述操作电源的反向电压；以及
第一晶体管以及第二晶体管，串联耦接在所述操作电源以及所述参考接地端间，所述第一晶体管以及所述第二晶体管的控制端分别耦接至所述第三与非门以及所述或非门的输出端，所述第一晶体管以及所述第二晶体管的用以产生所述闩锁信号。
17.根据权利要求16所述的主板，其中所述操作电源被重启后，所述热***控制信号的闩锁状态被解除。
18.根据权利要求10所述的主板，其中所述闩锁器通过电池或外部电源来接收所述操作电源。
19.一种热***控制信号的产生方法，包括：
使控制器提供控制信号；
提供闩锁器基于操作电源来进行运行以产生热***控制信号；
提供所述闩锁器以根据所述控制信号以使所述热***控制信号为失能的第一逻辑值；以及
使所述热***控制信号被闩锁在所述第一逻辑值。
20.根据权利要求19所述的热***控制信号的产生方法，还包括：
使所述控制器在主板发生异常现象时，提供所述控制信号以使所述闩锁器闩锁所述热***控制信号被在所述第一逻辑值。
CN202210546638.XA 2022-04-07 2022-05-18 主板、热***控制信号产生器以及其控制信号产生方法 Pending CN116932439A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111113219 2022-04-07
TW111113219A TWI800344B (zh) 2022-04-07 2022-04-07 主機板、熱插拔控制信號產生器以及其控制信號產生方法

Publications (1)

Publication Number Publication Date
CN116932439A true CN116932439A (zh) 2023-10-24

Family

ID=86948981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210546638.XA Pending CN116932439A (zh) 2022-04-07 2022-05-18 主板、热***控制信号产生器以及其控制信号产生方法

Country Status (3)

Country Link
US (1) US20230327673A1 (zh)
CN (1) CN116932439A (zh)
TW (1) TWI800344B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658507B1 (en) * 1998-08-31 2003-12-02 Wistron Corporation System and method for hot insertion of computer-related add-on cards
TWI221971B (en) * 2002-09-20 2004-10-11 Hon Hai Prec Ind Co Ltd The system and method for controlling dual hot-swappable IDE devices
US9678914B2 (en) * 2014-02-19 2017-06-13 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Hot removing an I/O module with multiple hot plug slots
CN105677596B (zh) * 2014-11-21 2021-09-14 联想(北京)有限公司 一种控制方法及电子设备
US20160328350A1 (en) * 2015-05-08 2016-11-10 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Restart system and motherboard thereof
WO2018013104A1 (en) * 2016-07-13 2018-01-18 Hewlett-Packard Development Company, L.P. Hot unplug predictions based on latch positions
US11474581B2 (en) * 2019-08-09 2022-10-18 Analog Devices International Unlimited Company Communication terminal for hot-swap controllers

Also Published As

Publication number Publication date
TW202340969A (zh) 2023-10-16
US20230327673A1 (en) 2023-10-12
TWI800344B (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
US5317697A (en) Method and apparatus for live insertion and removal of electronic sub-assemblies
CN102907002B (zh) 用于主机上电复位控制的装置和方法
US5488531A (en) Redundant power mixing element with fault detection for DC-to-DC converter
TW200820610A (en) Multi-threshold reset circuit
CN109032318B (zh) 一种电源监视***及存储服务器***
CN108389596B (zh) 一种NAND Flash芯片的掉电保护电路、方法及固态硬盘
CN116932439A (zh) 主板、热***控制信号产生器以及其控制信号产生方法
CN110502088B (zh) 一种电池供电保护装置和服务器
CN108566763B (zh) 上电装置、控制单元及电子装置
CN215267624U (zh) 一种用于端口设备的风扇供电保护电路
US6988157B2 (en) Hot insertion of a service processor card in a system
JP4624138B2 (ja) 通信制御装置及びその機能ユニット
KR100642402B1 (ko) 반도체 장치의 초기화 신호 발생회로
CN116225771B (zh) 一种***外部监控复位电路、芯片、电子设备及相关设备
TWI839235B (zh) 具有電源偵測功能之伺服器主機板
US6667868B2 (en) Thermal shutdown control for multi-channel integrated circuit boards
TWI844847B (zh) 電源保護電路
CN111462692B (zh) 一种驱动电路及其重启方法、显示装置
CN114625685B (zh) 具有热插拔功能的io电路、芯片及io电路的供电控制方法
CN117033280A (zh) 用于i2c总线的热插拔保护电路、接口芯片及热插拔***
CN221261628U (zh) 一种主板的rtc寄存器保护电路
US20230076006A1 (en) Control system and control method for controlling storage device
CN114421435B (zh) 一种集成PMBus接口的MOSFET热插拔保护器
CN112394769B (zh) 支持不同种类存储器的主机板
CN110874109B (zh) 电源输入控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination