TW202322430A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202322430A
TW202322430A TW111135890A TW111135890A TW202322430A TW 202322430 A TW202322430 A TW 202322430A TW 111135890 A TW111135890 A TW 111135890A TW 111135890 A TW111135890 A TW 111135890A TW 202322430 A TW202322430 A TW 202322430A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
dielectric layer
forming
over
Prior art date
Application number
TW111135890A
Other languages
English (en)
Other versions
TWI835307B (zh
Inventor
陳維中
陳哲明
李資良
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202322430A publication Critical patent/TW202322430A/zh
Application granted granted Critical
Publication of TWI835307B publication Critical patent/TWI835307B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置的製造方法，包括：在基底上方形成內連線結構；在內連線結構上方形成蝕刻停止層；以及在蝕刻停止層上方形成第一多層結構，包括：在蝕刻停止層上方形成第一導電層；用電漿製程處理第一導電層的上層；以及在處理後的第一導電層上形成第二導電層。此方法更包括：將第一多層結構圖案化以形成第一電極；在第一電極上方形成第一介電層；在第一介電層上方形成第二多層結構，第二多層結構具有與第一多層結構相同的層狀結構；以及將第二多層結構圖案化以形成第二電極。

Description

半導體裝置及其製造方法
本揭露實施例是關於一種半導體裝置及其製造方法，特別是關於一種包括具有三層結構的電極的金屬-絕緣體-金屬電容器的半導體裝置及其製造方法。
半導體裝置被使用於各種電子應用中，例如個人電腦、手機、數位相機和其他電子設備。 半導體裝置通常透過在半導體基底上依序沉積絕緣或介電層、導電層和半導體材料層，且使用微影對各種材料層進行圖案化以在上方形成電路元件來製造。
半導體產業透過不斷縮小最小特徵尺寸來繼續提高各種電子元件(例如電晶體、二極體、電阻器、電容器等)的積體密度，這允許更多元件被整合到給定區域中。 然而，隨著最小特徵尺寸的縮小，出現了應解決的其他問題。
本揭露實施例提供一種半導體裝置的製造方法，包括：在基底上方形成內連線結構；在內連線結構上方形成蝕刻停止層；以及在蝕刻停止層上方形成第一多層結構，包括：在蝕刻停止層上方形成第一導電層；用電漿製程處理第一導電層的上層；以及在處理後的第一導電層上形成第二導電層。此方法更包括：將第一多層結構圖案化以形成第一電極；在第一電極上方形成第一介電層；在第一介電層上方形成第二多層結構，第二多層結構具有與第一多層結構相同的層狀結構；以及將第二多層結構圖案化以形成第二電極。
本揭露實施例提供一種半導體裝置的製造方法，包括：在基底上方形成電晶體；在電晶體和基底上形成蝕刻停止層；以及在蝕刻停止層上方形成金屬-絕緣體-金屬(MIM)電容器，包括：在蝕刻停止層上方形成底部電極，其中底部電極具有層狀結構且包括第一導電層、第二導電層，以及位於第一導電層、第二導電層之間的第三導電層，其中第一導電層和第二導電層由多晶材料形成，第三導電層由非晶質材料形成，其中底部電極形成為覆蓋蝕刻停止層的第一部分並暴露蝕刻停止層的第二部分；在蝕刻停止層的第二部分和底部電極上方形成第一介電層；在第一介電層上方形成中間電極；在中間電極上方形成第二介電層；以及在第二介電層上方形成頂部電極。
本揭露實施例提供一種半導體裝置，包括：具有電晶體的基底；位於基底上方的蝕刻停止層；以及位於蝕刻停止層上方的金屬-絕緣體-金屬(MIM)電容器，包括：位於蝕刻停止層上方的底部電極，其中蝕刻停止層被底部電極部分地覆蓋，其中底部電極具有層狀結構且包括：多晶材料的第一層；多晶材料的第二層；位在第一層和第二層之間的非晶質材料的第三層；位在底部電極和蝕刻停止層上方的第一介電層；位在第一介電層上方的中間電極，其中中間電極具有與底部電極相同的層狀結構；位在中間電極上方的第二介電層；以及位在第二介電層上方的頂部電極。
以下的揭露內容提供許多不同的實施例或範例以實施本揭露實施例的不同特徵。在本揭露所述的各種範例中可重複使用參照標號及/或字母。這些重複是為了簡潔及清楚的目的，本身並不表示所揭露的各種實施例及/或配置之間有任何關係。此外，以下敘述構件及配置的特定範例，以簡化本揭露實施例的說明。當然，這些特定的範例僅為示範並非用以限定本揭露實施例。舉例而言，在以下的敘述中提及第一特徵形成於第二特徵上或上方，即表示其可包括第一特徵與第二特徵是直接接觸的實施例，亦可包括有附加特徵形成於第一特徵與第二特徵之間，而使第一特徵與第二特徵可能未直接接觸的實施例。此外，本揭露可以在各種範例中重複標號及/或字母。這種重複是為了簡單和清楚的目的，且其本身並不限定所述的各種實施例及/或配置之間的關係。
此外，在此可使用與空間相關用詞。例如「底下」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，以便於描述圖式中繪示的一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包括使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，且在此使用的空間相關詞也可依此做同樣的解釋。在本揭露的通篇說明中，除非另有說明，否則不同圖式中相同或相似的標號表示使用相同或相似材料且透過相同或相似製程所形成的相同或相似元件。
根據一些實施例，在半導體晶粒的後端製程(backend of line；BEOL)中形成金屬-絕緣體-金屬(metal-insulator-metal；MIM)電容器。金屬-絕緣體-金屬電容器透過在半導體晶粒的內連線結構上方依序形成底部電極、第一高介電常數(high-k)介電層、中間電極、第二高介電常數介電層和頂部電極來形成。至少底部電極和中間電極形成為具有三層結構，其中三層結構包括夾在兩層多晶材料之間的非晶質材料。在一些實施例中，透過形成多晶材料的第一層、使用電漿製程將多晶材料的第一層的上層轉化為非晶質材料、以及在非晶質材料上方形成多晶材料的第二層來形成三層結構。在一些實施例中，非晶質材料破壞了多晶材料的柱狀晶體結構且降低了至少底部電極和中間電極的表面粗糙度。降低的表面粗糙度減輕或避免了因高表面粗糙度所導致的性能衰退。
第1圖至第14圖繪示在一實施例中半導體裝置100在製造的各個階段的剖視圖。半導體裝置100是積體電路(integrated circuit；IC)裝置(也被稱為積體電路晶粒)，具有在後端(BEOL)製程期間形成的積體金屬-絕緣體-金屬(MIM)電容器。如第1圖所示，半導體裝置100包括基底101、形成在基底101中或基底101上的電晶體106、層間介電質(interlayer dielectric；ILD)113、內連線結構120和蝕刻停止層123。
基底101可以是半導體基底，例如體半導體、絕緣體上半導體(semiconductor-on-insulator；SOI)基底等，其可以被摻雜(例如，用p-型或n-型摻雜劑)或未摻雜。基底101可以是晶圓，例如矽晶圓。一般而言，緣體上半導體基底是形成在絕緣層上的一層半導體材料。絕緣層可以是例如掩埋氧化物(buried oxide；BOX)層、氧化矽層等。絕緣層設置在基底上，一般是矽基底或玻璃基底。也可以使用其他基底，例如多層基底或梯度基底。在一些實施例中，基板101的半導體材料包括矽、鍺、化合物半導體(包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)、合金半導體(包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)或前述的組合。
電晶體106形成在基底101的主動區104中且位於基底101中/基底101上。主動區104可以是例如在基底101上方突出的鰭片。鰭片可以由半導體材料形成(例如Si或SiGe)，且可以透過例如在基底101中蝕刻溝槽來形成。電晶體106可以使用本技術領域已知且已使用的任何適合的方法來形成。每個電晶體106可以是例如鰭式場效電晶體(fin field-effect transistor；FinFET)，且可以包括源極/汲極區105、閘極介電質102、閘極電極103和閘極間隔件107。絕緣區111(例如淺溝槽隔離(shallow trench insulation；STI)區)形成在基底101中且鄰接於電晶體106。應注意的是，鰭式場效電晶體是作為非限制性的範例。電晶體106可以是其他類型的電晶體，例如平面電晶體。除了電晶體106之外，其他電子元件(例如電阻器、電感器、二極體等)也可以形成在基底101中/基底101上。第1圖更繪示導電區109，其用於繪示形成在基底101中/基底101上的任何導電特徵。舉例而言，每個導電區109可以是電晶體106的端子(例如源極/汲極區105或閘極電極103)、電阻器的端子、電感器的端子、二極體的端子等。應注意的是，在本揭露的通篇說明中，除非另有說明，否則術語「導電特徵」、「導電區域」或「導電材料」是指電性導通的特徵、電性導通的區域或電性導通的材料，且術語「耦合」是指電性耦合。
仍參照第1圖，在基底101中/基底101上形成電子元件(例如電晶體106)之後，層間介電質113形成在基底101上圍繞閘極結構(例如閘極介電質102、閘極電極103)的周圍。層間介電質113可以由介電材料形成，且可以透過任何適合的方法沉積，例如化學氣相沉積(chemical vapor deposition；CVD)、電漿增強化學氣相沉積(plasma-enhanced chemical vapor deposition；PECVD)或可流動式化學氣相沉積(flowable chemical vapor deposition；FCVD)。用於層間介電質113的適合介電材料包括氧化矽、磷矽玻璃(phosphor-silicate glass；PSG)、硼矽玻璃(boron-silicate glass；BSG)、硼摻雜磷矽玻璃(boron-doped phosphor-silicate glass；BPSG)、未摻雜矽玻璃(undoped silicate glass；USG)等。亦可以使用透過任何可接受的製程形成的其他絕緣材料。
接下來，在層間介電質113中形成接觸插塞115以與導電區109耦合。可以透過使用微影和蝕刻技術在層間介電質113中蝕刻出開口，接著用一或多種導電材料填充開口來形成接觸插塞115。舉例而言，在形成層間介電質113中的開口之後，可以共形地形成包括例如氮化鈦、氮化鉭、鈦、鉭等導電材料的阻擋層，以襯墊在的側壁和底部。可以使用例如電漿增強化學氣相沉積(PECVD)的化學氣相沉積製程來形成阻擋層。然而，可以替代地使用其他替代製程，例如濺鍍或金屬有機化學氣相沉積(metal organic chemical vapor deposition；MOCVD)、原子層沉積(atomic layer deposition；ALD)。在形成阻擋層之後，可以形成例如銅、鎢、金、鈷、前述的組合等的導電材料來填充開口，以形成接觸插塞115。可進行平坦化製程(例如化學機械平坦化(chemical mechanical planarization；CMP))以從層間介電質113的上表面移除阻擋層和導電材料的多餘部分。
接下來，形成內連線結構120以使形成在基底101中/基底101上的電子元件形成內連線，而形成功能電路。內連線結構120包括複數個介電層(例如介電層117、介電層119、介電層121)以及形成在介電層中的導電特徵(例如通孔116和導線118)。介電層117、介電層119和介電層121可以由一或多種適合的介電材料製成，例如氧化矽、氮化矽、低介電常數(low-k)介電材料(例如摻碳的氧化物)、極低介電常數介電材料(例如多孔摻碳的二氧化矽)、前述的組合等。介電層117、介電層119和介電層121可以透過適合的製程(例如化學氣相沉積)形成，但是亦可以使用任何適合的製程。內連線結構120的導電特徵(例如通孔116和導線118)可以使用適合的方法形成，例如鑲嵌、雙鑲嵌等。內連線結構120中的介電層的數量和第1圖中所示的電性連接僅作為本技術領域中具有通常知識者所容易理解的非限制性的範例。其他數量的介電層和其他電性連接是可能的且完全意圖涵蓋於本揭露的範圍內。
接下來，在第1圖中，在內連線結構120上方形成蝕刻停止層(etch stop layer；ESL)123。蝕刻停止層123是由具有與後續形成的導電層125A(參見第2圖)不同的蝕刻速率的材料形成。在一實施例中，蝕刻停止層123由使用電漿增強化學氣相沉積的氧化矽形成，但也可以使用例如氮化物、氮氧化矽、前述的組合等的其他介電材料以及形成蝕刻停止層123的替代技術(例如低壓化學氣相沉積(low-pressure chemical vapor deposition；LPCVD)、物理氣相沉積(physical vapor deposition；PVD)等)。
接下來參照第2圖，在蝕刻停止層123上方形成導電層125A。導電層125A由例如氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)、矽化鎢(WSi)、鉑(Pt)、鋁(Al)、銅(Cu)等導電材料形成，且可透過物理氣相沉積、化學氣相沉積、原子層沉積等適當的方法形成。在一些實施例中， (例如導電層125A)透過例如在後端(BEOL)製程範圍 (例如在低於400℃的溫度下)中的物理氣相沉積製程所形成的薄膜具有多晶結構，例如柱狀多晶結構。在範例實施例中，導電層125A由使用物理氣相沉積的TiN形成。在一些實施例中，導電層125A的厚度介於約100埃到約1000埃之間。小於100埃的導電層125A的厚度可能太薄而無法形成後續形成的金屬-絕緣體-金屬電容器的底部電極，而大於1000埃的導電層125A的厚度可能太厚而無法在後續的圖案化製程中進行圖案化。在一些實施例中，物理氣相沉積製程的沉積功率(即用於將物理氣相沉積製程中使用的濺射氣體轉變成電漿的射頻(radio frequency ；RF)源的功率)介於約1KW至約30KW之間。小於1KW的沉積功率可能不足以將濺射氣體點燃成電漿及/或可能導致沉積速率過慢，而大於30KW的沉積功率可能導致導電層125A的沉積速率過高而無法精確地控制。
接下來，在第3圖中，進行電漿製程150以將導電層125A(例如多晶材料)的上層轉換為非晶質材料層，其在第3圖中被繪示為導電層125B。在一些實施例中，使用包括氮氣(N 2)的氣體源來進行電漿製程，但也可以使用其他適合的氣體，例如氦氣(He)、氬氣(Ar)、氪氣(Kr)等稀有氣體。在一些實施例中，在電漿製程期間，氣體源被點燃成電漿，電漿離子轟擊導電層125A(例如結晶材料)的上層，破壞導電層125A的上層的晶體結構並將其轉變為非晶質材料。
可用約5秒至約30秒之間的持續時間來進行電漿製程。電漿製程的射頻功率(例如在電漿製程中使用的射頻源的功率)可介於約30W至約300W之間。在一些實施例中，導電層125B的厚度介於約5埃至約10埃之間。控制電漿製程的參數以達到性能的目標。舉例而言，如果電漿製程的持續時間太短(例如小於5秒)，則導電層125A的上層的晶體結構可能不會被充分破壞以降低其表面粗糙度(以下將詳細說明)。如果電漿製程的持續時間太長(例如大於30秒)，則作為導電非晶質材料的導電層125B可能會太厚。由於導電層125B(例如非晶質材料)的電阻可能高於導電層125A(例如結晶材料)的電阻，因此較厚的導電層125B可能使後續形成的閘極電極的電阻值增加而高於目標電阻值。此外，長時間的電漿製程150可能會在導電層125B中產生高應力，而會增加在導電層125B與後續形成的導電層125C之間的界面處發生分層(例如剝離)的風險。如果射頻功率太低(例如小於30W)，則氣體源可能不會被點燃成電漿及/或電漿製程可能太慢。如果射頻功率太高(例如大於300W)，電漿製程期間的離子轟擊可能太強且可能蝕刻掉導電層125A及/或導電層125B。類似地，如果導電層125B太薄(例如小於5埃)，則可能無法充分破壞導電層125A的晶體結構以降低其表面粗糙度，且如果導電層125B太厚(例如大於10埃)，所形成的底部電極的電阻值可能會過高。
接下來，在第4圖中，在導電層125B上方形成導電層125C。在所示的實施例中，導電層125C由與導電層125A相同的導電材料且使用相同的形成方法來形成，因此將不再贅述。在一些實施例中，導電層125C的厚度介於約100埃至約1000埃之間。在一些實施例中，進行物理氣相沉積製程以形成導電層125C，且物理氣相沉積製程的沉積功率介於約1KW至約30KW之間。
導電層125A、導電層125B和導電層125C形成三層結構125 (亦被稱為多層結構125)。在範例實施例中，導電層125A和125B由多晶TiN形成，導電層125B由非晶質TiN形成。具有夾在導電層125A和導電層125C之間的導電層125B的三層結構125有利地降低了導電層125A和125C的表面粗糙度。舉例而言，與三層結構125被替換為由厚的、單一層導電材料所形成的導電層125A(或導電層125C)的參考設計相比，導電層125C的表面粗糙度(例如上表面的表面粗糙度)會下降。在一些實施例中，例如透過物理氣相沉積製程在後端(BEOL)製程範圍中(例如在低於400℃的溫度下)形成的導電層125A的薄膜具有柱狀多晶結構。具有柱狀多晶結構的薄膜如果成長到大厚度(例如數百埃以上)，因柱狀多晶結構中晶粒高度的巨大差異而可能會具有高表面粗糙度。舉例而言，參考設計(例如具有約600埃厚度的單一個導電層)的表面粗糙度的均方根(root mean square；RMS)可介於約1.8nm至約2.0nm之間。在三層結構125中形成導電層125B的電漿製程150破壞了導電層125A(和導電層125C)的材料(例如TiN)的柱狀多晶結構，而形成更小的晶粒和更小的高度差異。如此一來，降低了導電層125C和導電層125A的表面粗糙度。舉例而言，導電層125C的粗糙度的均方根可介於約1.6nm至約1.8nm之間。在一些實施例中，導電層125B被稱為***層，且三層結構125被說明為具有嵌入的***層125B的柱狀多晶材料(例如導電層125A或導電層125C的材料)。
三層結構125在後續製程中被圖案化以形成金屬-絕緣體-金屬電容器的底部電極。在金屬-絕緣體-金屬電容器中，具有高表面粗糙度的電極表面可能會引起電暈效應(例如高局部電場)，這可能會對金屬-絕緣體-金屬電容器在金屬-絕緣體-金屬電容器中的介電層(參見例如第7圖中的介電層127)的崩潰電壓(breakdown voltage；VBD)和時間相關介電質擊穿(time-dependent dielectric breakdown；TDDB)方面的性能產生負面影響。此外，高表面粗糙度可能導致電極與後續形成的介電層(例如介電層127)之間的弱界面，進而導致例如介電層127的分層。所揭露的三層結構125透過破壞導電層125A和導電層125C的柱狀多晶結構來降低表面粗糙度，進而減輕或避免上述性能問題。
接下來，在第5圖中，將三層結構125圖案化以形成底部電極125。在一些實施例中，在三層結構125上形成光阻層。例如使用微影將光阻層圖案化。接著，使用圖案化的光阻層作為蝕刻遮罩執行非等向性蝕刻製程。非等向性蝕刻製程可以使用對光阻層的材料具有選擇性(例如具有較高蝕刻速率)的蝕刻劑。在非等向性蝕刻製程之後，三層結構125的剩餘部分形成底部電極125。如第5圖所示，底部電極125覆蓋蝕刻停止層123的第一部分(例如第5圖中的右側部分)且暴露蝕刻停止層123的第二部分(例如第5圖中的左側部分)。在形成底部電極125之後，透過適合的製程(例如灰化)來移除圖案化的光阻層。
接下來，在第6圖中，在底部電極 125上方(例如共形地)形成介電層127。在範例實施例中，介電層127由高介電常數介電材料形成。用於介電層127的範例材料包括HfO 2、ZrO 2、Al 2O 3、Ta 2O 5、TiO 2、La 2O 3、Y 2O 3、HfSiO 4、LaAlO 3、SrTiO 3、Si 3N 4、前述的組合等。可以使用例如化學氣相沉積、電漿增強化學氣相沉積、原子層沉積等適合的形成方法來形成介電層127。應注意的是，介電層127具有階梯形截面。介電層127的第一部分(例如第6圖中的左側部分)接觸並沿蝕刻停止層123的上表面延伸，且介電層127的第二部分(例如第6圖中的右側部分)接觸並沿著底部電極125的上表面延伸。
接著，在第7圖中，在介電層127上連續地形成導電層129A、導電層129B和導電層129C，以形成三層結構129。在所示實施例中，三層結構129與第4圖的三層結構125相同。換言之，導電層129A、導電層129B和導電層129C分別與導電層125A、導電層125B和導電層125C相同。三層結構129的材料及形成方法與三層結構125相同或相似，在此不再贅述。
接下來，在第8圖中，使用例如微影和蝕刻技術對三層結構129進行圖案化以形成中間電極129。中間電極129的細節與上述底部電極125相同或相似，故在此不再贅述。應注意的是，中間電極129具有階梯形截面。中間電極129的第一部分(例如下部)橫向鄰接於底部電極125，而第二部分(例如上部)在底部電極125的垂直上方(例如正上方)。在第8圖中，介電層127的第一部分(其接觸並沿著蝕刻停止層123的上表面延伸)被中間電極129覆蓋(例如完全覆蓋)，介電層127的第二部分(其接觸並沿著底部電極125的上表面延伸)被中間電極129部分地暴露。
接著，在第9圖中，在中間電極129和介電層127的暴露部分上方(例如共形地)形成介電層131(例如高介電常數介電材料)。在範例實施例中，介電層131由與介電層127相同的材料且使用相同或相似的形成方法形成，在此不再贅述。應注意的是，介電層131的一部分接觸並沿著中間電極129的上表面和側壁延伸，而介電層131的另一部分接觸並沿著介電層127的暴露部分延伸。如此一來，在一些情況下，介電層127的暴露部分與上方的介電層131合併而形成介電材料區域(在第9圖中標記為131/127)。在一些實施例中，介電材料區域131/127的厚度約為介電層131(或介電層127)的兩倍。
接下來，在第10圖中，在介電層131上連續地形成導電層133A、導電層133B和導電層133C以形成三層結構 133。在所示實施例中，三層結構133與第4圖的三層結構125相同。換言之，導電層133A、導電層133B和導電層133C分別與導電層125A、導電層125B和導電層125C相同。三層結構133的材料及形成方法與三層結構125相同或相似，在此不再贅述。
接著，在第11圖中，使用例如微影和蝕刻技術對三層結構133進行圖案化。在所示實施例中，在三層結構133中形成開口134以暴露介電層131，且三層結構133被分成兩個單獨的部分，例如左側部分133L和右側部分133R。右側部分133R具有階梯形截面且形成頂部電極133R。在第11圖的範例中，頂部電極133R的第一部分橫向鄰接於中間電極129，且頂部電極133R的第二部分位在中間電極129的垂直上方(例如正上方)。在所示實施例中，中間電極129的一部分垂直***於底部電極125和頂部電極133R的一部分之間。換言之，頂部電極133R的一部分、中間電極129的一部分以及底部電極125的一部分沿著同一垂直線垂直堆疊。應注意的是，介電層127和介電層131將底部電極125、中間電極129和頂部電極133R彼此分隔開。在一些實施例中，三層結構133的左側部分133L在三層結構133的圖案化製程期間被移除，並且僅右側部分133R被保留以形成頂部電極133R。如以下將更詳細說明的，底部電極125、中間電極129和兩者之間的介電層127形成第一金屬-絕緣體-金屬電容器。頂部電極133R、中間電極129和兩者之間的介電層131形成與第一金屬-絕緣體-金屬電容器並聯耦合的第二金屬-絕緣體-金屬電容器。
接下來，在第12圖中，在頂部電極133R上方形成鈍化層135。鈍化層135由適合的介電材料例如氧化矽、聚合物(例如聚醯亞胺)等且使用適合的形成方法例如化學氣相沉積、電漿增強化學氣相沉積等來形成。鈍化層135填充開口134(見第11圖)。在形成鈍化層135之後，可以進行例如化學機械平坦化的平坦化製程以實現鈍化層135的水平上表面。
接著，在第13圖中，形成開口136(例如開口136A和開口136B)以暴露內連線結構120的導電特徵。在一實施例中，使用微影和蝕刻技術形成開口136。在第13圖的範例中，開口136A形成為延伸穿過鈍化層135、三層結構133的左側部分133L、介電層131、中間電極129、介電層127和蝕刻停止層123。開口136B形成為延伸穿過鈍化層135、頂部電極133R、介電層131、介電層127、底部電極125和蝕刻停止層123。
接下來，在第14圖中，在開口136中形成一或多種導電材料以形成通孔137(例如通孔137A和通孔137B)。可以透過形成阻擋層以襯墊開口136的側壁和底部，隨後用導電材料填充開口來形成通孔137。形成通孔1375的細節與上述形成接觸插塞115的細節相同或相似，在此不再贅述。應注意的是，在第14圖中，通孔137A接觸的側壁因此電性耦合到三層結構133的左側部分133L和中間電極129。相似地，通孔137B接觸的側壁因此電耦合到頂部電極133R和底部電極125。
第14圖進一步繪示半導體裝置100的金屬-絕緣體-金屬電容器的範例電性連接。舉例而言，通孔137A連接到第一電壓供應節點(例如電壓供應的正端子)，且通孔137B連接到第二電壓供應節點(例如電壓供應的負端子)。為了便於說明，在頂部電極133R、中間電極129和底部電極125上顯示了「+」符號或「-」符號，以繪示與電壓供應的電性連接。本技術領域中具有通常知識者將容易理解其他電性連接亦是可能的。舉例而言，第14圖中的「+」符號和「-」符號可以互換。因此，在第14圖的範例中，兩個金屬-絕緣體-金屬電容器是並聯耦合在標示為「+」的正端子和標示為「-」的負端子之間，如第15圖所示。
第15圖繪示在一個實施例中第14圖中的金屬-絕緣體-金屬電容器的示意圖。如第15圖所示，第一電容器C1和第二電容器C2並聯耦合在正端子和負端子之間。第一電容器C1可以對應於由底部電極125、中間電極129和兩者之間的介電層127所形成的金屬-絕緣體-金屬電容器。第二電容器C2可以對應於由頂部電極133R、中間電極129和兩者之間的介電層131所形成的金屬-絕緣體-金屬電容器。第一電容器C1和第二電容器C2的並聯形成一個具有較大電容值的等效電容器，此較大電容值為第一電容器C1和第二電容器C2的電容值之和。
第16圖繪示在另一實施例中的半導體裝置100A的剖視圖。半導體裝置100A類似於第14圖的半導體裝置100，但是第14圖中的三層結構133被第16圖中的單一個導電層133S代替。在一些實施例中，第16圖中的單一個導電層133S是由與第14圖中的導電層133A(或導電層133C)相同的材料形成，且具有與第14圖中的三層結構133相同的厚度。換言之，為了形成第16圖中的單一個導電層133S，將不再形成(例如不進行電漿製程150)第14圖的三層結構133中的導電層133B，且將導電層133A的材料(例如TiN)成長(例如沉積)到第14圖中三層結構133的完整厚度。這簡化了製造製程且降低了成本。應注意的是，與在上方形成有高介電常數介電材料(例如介電層127或介電層131)的三層結構125和三層結構129不同，未設有高介電常數介電材料形成在單一個導電層133S上方以形成金屬-絕緣體-金屬電容器。因此，雖然單一個導電層133S具有比三層結構125和三層結構129更高的表面粗糙度，但不會因單一個導電層133S的較高表面粗糙度而導致性能減損(例如崩潰電壓及/或時間相關介電質擊穿)。
實施例可以實現優勢。透過將金屬-絕緣體-金屬電容器的電極採用三層結構代替單層結構，降低了電極的表面粗糙度。降低的表面粗糙度減輕或避免了崩潰電壓和時間相關介電質擊穿方面的性能減損。如此一來，提高了所形成的半導體裝置的性能和可靠性。
第17圖繪示根據一些實施例之製造半導體裝置的方法1000的流程圖。應理解的是，第17圖所示的實施例方法僅僅是許多可能的實施例方法的範例。本技術領域中具有通常知識者將能理解到許多變化、替代和修改。舉例而言，可以增加、移除、替換、重新排列或重複如第17圖所示的各種步驟。
參照第17圖，在方框1010，在基底上方形成內連線結構。在方框1020，在內連線結構上方形成蝕刻停止層。在方框1030，在蝕刻停止層上方形成第一多層結構，包括：在蝕刻停止層上方形成第一導電層；用電漿製程處理第一導電層的上層；以及在處理後的第一導電層上形成第二導電層。在方框1040，將第一多層結構圖案化以形成第一電極。在方框1050，在第一電極上方形成第一介電層。在方框1060，在第一介電層上方形成第二多層結構，第二多層結構具有與第一多層結構相同的層狀結構。在方框1070，將第二多層結構圖案化以形成第二電極。
在一實施例中，一種形成半導體裝置的方法包括：在基底上方形成內連線結構；在內連線結構上方形成蝕刻停止層；以及在蝕刻停止層上方形成第一多層結構，包括：在蝕刻停止層上方形成第一導電層；用電漿製程處理第一導電層的上層；以及在處理後的第一導電層上形成第二導電層。此方法更包括：將第一多層結構圖案化以形成第一電極；在第一電極上方形成第一介電層；在第一介電層上方形成第二多層結構，第二多層結構具有與第一多層結構相同的層狀結構；以及將第二多層結構圖案化以形成第二電極。
在一實施例中，第一導電層是多晶材料，其中處理第一導電層的上層是將第一導電層的上層轉化為非晶質材料。
在一實施例中，使用包括氮氣或稀有氣體的氣體源來進行電漿製程。
在一實施例中，第一導電層和第二導電層是由相同的多晶材料形成。
在一實施例中，第一介電層是由高介電常數介電材料形成。
在一實施例中，第一電極覆蓋蝕刻停止層的第一部分並暴露蝕刻停止層的第二部分，其中第一介電層共形地形成在第一電極上方和蝕刻停止層的第二部分上方。
在一實施例中，第二電極形成為具有階梯形截面，其中第二電極的第一部分橫向鄰接於第一電極，且第二電極的第二部分沿第一電極遠離基底的上表面延伸。
在一實施例中，第二電極的第二部分在第一電極的上表面暴露出第一介電層的第一部分。
在一實施例中，此方法更包括：在第二電極上方和第一介電層暴露的第一部分上方形成第二介電層；以及在第二介電層上方形成第三電極，其中第三電極形成為具有階梯形截面，其中第三電極的第一部分橫向鄰接於第二電極的第二部分，且第三電極的第二部分沿著第二電極的第二部分遠離基底的上表面延伸。
在一實施例中，形成第三電極包括：在第二介電層上方形成第三多層結構，第三多層結構具有與第一多層結構相同的層狀結構；以及將第三多層結構圖案化以形成第三電極。
在一實施例中，形成第三電極包括：在第二介電層上方形成單一個導電層；以及將單一導電層圖案化以形成第三電極。
在一實施例中，此方法更包括：形成延伸穿過第二電極的第一部分的第一通孔；以及形成延伸穿過第三電極的第一部分和第一電極的第二通孔。
在一實施例中，一種形成半導體裝置的方法包括：在基底上方形成電晶體；在電晶體和基底上形成蝕刻停止層；以及在蝕刻停止層上方形成金屬-絕緣體-金屬(MIM)電容器，包括：在蝕刻停止層上方形成底部電極，其中底部電極具有層狀結構且包括第一導電層、第二導電層，以及位於第一導電層、第二導電層之間的第三導電層，其中第一導電層和第二導電層由多晶材料形成，第三導電層由非晶質材料形成，其中底部電極形成為覆蓋蝕刻停止層的第一部分並暴露蝕刻停止層的第二部分；在蝕刻停止層的第二部分和底部電極上方形成第一介電層；在第一介電層上方形成中間電極；在中間電極上方形成第二介電層；以及在第二介電層上方形成頂部電極。
在一實施例中，形成底部電極包括：在蝕刻停止層上方形成多晶材料的第一層；使用電漿製程將多晶材料的第一層的上層轉換為非晶質材料；以及在電漿製程之後，在非晶質材料上形成多晶材料的第二層。
在一實施例中，中間電極形成為具有與底部電極相同的層狀結構。
在一實施例中，中間電極具有第一階梯形截面，頂部電極具有第二階梯形截面，其中第一介電層被中間電極部分地覆蓋，且第二介電層被頂部電極部分地覆蓋。
在一實施例中，此方法更包括：形成延伸穿過第一介電層、第二介電層和中間電極的第一通孔；以及形成延伸穿過第一介電層、第二介電層、底部電極和頂部電極的第二通孔。
在一實施例中，一種半導體裝置包括：具有電晶體的基底；位於基底上方的蝕刻停止層；以及位於蝕刻停止層上方的金屬-絕緣體-金屬(MIM)電容器，包括：位於蝕刻停止層上方的底部電極，其中蝕刻停止層被底部電極部分地覆蓋，其中底部電極具有層狀結構且包括：多晶材料的第一層；多晶材料的第二層；以及位在第一層和第二層之間的非晶質材料的第三層；位在底部電極和蝕刻停止層上方的第一介電層；位在第一介電層上方的中間電極，其中中間電極具有與底部電極相同的層狀結構；位在中間電極上方的第二介電層；以及位在第二介電層上方的頂部電極。
在一實施例中，第一介電層被中間電極部分地覆蓋，其中第二介電層被頂部電極部分地覆蓋。
在一實施例中，中間電極***在第一介電層的第一部分和第二介電層的第一部分之間，其中第一介電層的第二部分接觸並沿第二介電層的第二部分延伸。
以上概述了許多實施例的特徵，使本揭露所屬技術領域中具有通常知識者可以更加理解本揭露的各實施例。本揭露所屬技術領域中具有通常知識者應可理解，可以本揭露實施例為基礎輕易地設計或改變其他製程及結構，以實現與在此介紹的實施例相同的目的及/或達到與在此介紹的實施例相同的優點。本揭露所屬技術領域中具有通常知識者也應了解，這些相等的結構並未背離本揭露的精神與範圍。在不背離後附申請專利範圍的精神與範圍之前提下，可對本揭露實施例進行各種改變、置換及變動。
100:半導體裝置 101:基底 102:閘極介電質 103:閘極電極 104:主動區 105:源極/汲極區 106:電晶體 107:閘極間隔件 109:導電區 111:絕緣區 113:層間介電質 115:接觸插塞 116:通孔 117, 119, 121:介電層 118:導線 120:內連線結構 123:蝕刻停止層 125:三層結構(底部電極) 125A, 125B, 125C:導電層 127, 131:介電層 129:三層結構(中間電極) 129A, 129B, 129C:導電層 131/127:介電材料區域 133:三層結構 133A, 133B, 133C:導電層 133L:左側部分 133R:右側部分(頂部電極) 133S:單一個導電層 134:開口 135:鈍化層 136, 136A, 136B:開口 137, 137A, 137B:通孔 150:電漿製程 1000:方法 1010, 1020, 1030, 1040, 1050, 1060, 1070:方框 C1:第一電容器 C2:第二電容器
根據以下的詳細說明並配合所附圖式以更好地了解本揭露實施例的概念。應注意的是，根據本產業的標準慣例，圖式中的各種特徵未必按照比例繪製。事實上，可能任意地放大或縮小各種特徵的尺寸，以做清楚的說明。在通篇說明書及圖式中以相似的標號標示相似的特徵。 第1圖至第14圖繪示在一實施例中半導體裝置在製造的各個階段的剖視圖。 第15圖繪示在一實施例中並聯耦合的電容器的示意圖。 第16圖繪示在另一實施例中的半導體裝置的剖視圖。 第17圖是在一些實施例中形成半導體裝置的方法的流程圖。
1000:方法
1010,1020,1030,1040,1050,1060,1070:方框

Claims (20)

  1. 一種半導體裝置的製造方法，包括： 在一基底上方形成一內連線結構； 在該內連線結構上方形成一蝕刻停止層； 在該蝕刻停止層上方形成一第一多層結構，包括： 在該蝕刻停止層上方形成一第一導電層； 用一電漿製程處理該第一導電層的一上層；以及 在處理後的該第一導電層上形成一第二導電層； 將該第一多層結構圖案化以形成一第一電極； 在該第一電極上方形成一第一介電層； 在該第一介電層上方形成一第二多層結構，該第二多層結構具有與該第一多層結構相同的層狀結構；以及 將該第二多層結構圖案化以形成一第二電極。
  2. 如請求項1之半導體裝置的製造方法，其中該第一導電層是一多晶材料，處理該第一導電層的該上層是將該第一導電層的該上層轉化為一非晶質材料。
  3. 如請求項2之半導體裝置的製造方法，其中使用包括氮氣或稀有氣體的一氣體源來進行該電漿製程。
  4. 如請求項2之半導體裝置的製造方法，其中該第一導電層和該第二導電層是由相同的多晶材料形成。
  5. 如請求項1之半導體裝置的製造方法，其中該第一介電層是由一高介電常數介電材料形成。
  6. 如請求項1之半導體裝置的製造方法，其中該第一電極覆蓋該蝕刻停止層的一第一部分並暴露該蝕刻停止層的一第二部分，其中該第一介電層共形地形成在該第一電極上方和該蝕刻停止層的該第二部分上方。
  7. 如請求項1之半導體裝置的製造方法，其中該第二電極形成為具有一階梯形截面，其中該第二電極的一第一部分橫向鄰接於該第一電極，且該第二電極的一第二部分沿該第一電極遠離該基底的一上表面延伸。
  8. 如請求項7之半導體裝置的製造方法，其中該第二電極的該第二部分在該第一電極的該上表面暴露出該第一介電層的一第一部分。
  9. 如請求項8之半導體裝置的製造方法，更包括： 在該第二電極上方和該第一介電層暴露的該第一部分上方形成一第二介電層；以及 在該第二介電層上方形成一第三電極，其中該第三電極形成為具有一階梯形截面，其中該第三電極的一第一部分橫向鄰接於該第二電極的該第二部分，且該第三電極的一第二部分沿著該第二電極的該第二部分遠離基底的一上表面延伸。
  10. 如請求項9之半導體裝置的製造方法，其中形成該第三電極包括： 在該第二介電層上方形成一第三多層結構，該第三多層結構具有與該第一多層結構相同的層狀結構；以及 將該第三多層結構圖案化以形成一第三電極。
  11. 如請求項9之半導體裝置的製造方法，其中形成該第三電極包括： 在該第二介電層上方形成單一個導電層；以及 將該單一個導電層圖案化以形成該第三電極。
  12. 如請求項9之半導體裝置的製造方法，更包括： 形成延伸穿過該第二電極的該第一部分的一第一通孔；以及 形成延伸穿過該第三電極的該第一部分和該第一電極的一第二通孔。
  13. 一種半導體裝置的製造方法，包括： 在一基底上方形成一電晶體； 在該電晶體和該基底上形成一蝕刻停止層；以及 在該蝕刻停止層上方形成複數個金屬-絕緣體-金屬電容器，包括： 在該蝕刻停止層上方形成一底部電極，其中該底部電極具有一層狀結構且包括一第一導電層、一第二導電層，以及位於該第一導電層、該第二導電層之間的一第三導電層，其中該第一導電層和該第二導電層是由一多晶材料形成，該第三導電層是由一非晶質材料形成，其中該底部電極形成為覆蓋該蝕刻停止層的一第一部分並暴露該蝕刻停止層的一第二部分； 在該蝕刻停止層的該第二部分和該底部電極上方形成一第一介電層； 在該第一介電層上方形成一中間電極； 在該中間電極上方形成一第二介電層；以及 在該第二介電層上方形成一頂部電極。
  14. 如請求項13之半導體裝置的製造方法，其中形成該底部電極包括： 在該蝕刻停止層上方形成該多晶材料的一第一層； 使用一電漿製程將該多晶材料的該第一層的一上層轉換為該非晶質材料；以及 在該電漿製程之後，在該非晶質材料上形成該多晶材料的一第二層。
  15. 如請求項14之半導體裝置的製造方法，其中該中間電極形成為具有與該底部電極相同的該層狀結構。
  16. 如請求項15之半導體裝置的製造方法，其中該中間電極具有一第一階梯形截面，該頂部電極具有一第二階梯形截面，其中該第一介電層被該中間電極部分地覆蓋，且該第二介電層被該頂部電極部分地覆蓋。
  17. 如請求項16之半導體裝置的製造方法，更包括： 形成延伸穿過該第一介電層、該第二介電層和該中間電極的一第一通孔；以及 形成延伸穿過該第一介電層、該第二介電層、該底部電極和該頂部電極的一第二通孔。
  18. 一種半導體裝置，包括： 一基底，具有一電晶體； 一蝕刻停止層，位於該基底上方；以及 複數個金屬-絕緣體-金屬電容器，位於該蝕刻停止層上方，且包括： 一底部電極，位於該蝕刻停止層上方，其中該蝕刻停止層被該底部電極部分地覆蓋，其中該底部電極具有一層狀結構且包括： 一多晶材料的一第一層； 該多晶材料的一第二層；以及 一非晶質材料的一第三層，位在該第一層和該第二層之間； 一第一介電層，位在該底部電極和該蝕刻停止層上方； 一中間電極，位在該第一介電層上方，其中該中間電極具有與該底部電極相同的該層狀結構； 一第二介電層，位在該中間電極上方；以及 一頂部電極，位在該第二介電層上方。
  19. 如請求項18之半導體裝置，其中該第一介電層被該中間電極部分地覆蓋，其中該第二介電層被該頂部電極部分地覆蓋。
  20. 如請求項18之半導體裝置，其中該中間電極***在該第一介電層的一第一部分和該第二介電層的一第一部分之間，其中該第一介電層的一第二部分接觸並沿該第二介電層的一第二部分延伸。
TW111135890A 2021-11-22 2022-09-22 半導體裝置及其製造方法 TWI835307B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163264386P 2021-11-22 2021-11-22
US63/264,386 2021-11-22
US17/717,731 US20230163163A1 (en) 2021-11-22 2022-04-11 Semiconductor device with integrated metal-insulator-metal capacitors
US17/717,731 2022-04-11

Publications (2)

Publication Number Publication Date
TW202322430A true TW202322430A (zh) 2023-06-01
TWI835307B TWI835307B (zh) 2024-03-11

Family

ID=85575343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111135890A TWI835307B (zh) 2021-11-22 2022-09-22 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US20230163163A1 (zh)
CN (1) CN115842021A (zh)
TW (1) TWI835307B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4228560B2 (ja) * 2000-11-01 2009-02-25 ソニー株式会社 キャパシタ素子及びその製造方法
US9502494B2 (en) * 2013-12-18 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor structure and method for forming the same
US10468478B2 (en) * 2017-10-26 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor structure and method for forming the same
US10290701B1 (en) * 2018-03-28 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. MIM capacitor, semiconductor structure including MIM capacitors and method for manufacturing the same
US11404534B2 (en) * 2019-06-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Backside capacitor techniques
CN113394341A (zh) * 2020-03-13 2021-09-14 联华电子股份有限公司 金属-绝缘层-金属电容器及其制作方法

Also Published As

Publication number Publication date
US20230163163A1 (en) 2023-05-25
CN115842021A (zh) 2023-03-24
TWI835307B (zh) 2024-03-11

Similar Documents

Publication Publication Date Title
US10074655B2 (en) Memory device with manufacturable cylindrical storage node
US8791545B2 (en) Interconnect structures and design structures for a radiofrequency integrated circuit
CN110121774B (zh) 形成三维存储设备的栅极结构的方法
US7332764B2 (en) Metal-insulator-metal (MIM) capacitor and method of fabricating the same
JP2007329478A (ja) 超小型電子部品構造体、超小型電子部品構造体を製造する方法
KR102465102B1 (ko) 반도체 소자 및 그 제조 방법
TWI832415B (zh) 半導體元件及其形成方法
US20210343831A1 (en) Semiconductor structure and method for forming same
US10600568B2 (en) Capacitor and method of fabricating the same
US7199001B2 (en) Method of forming MIM capacitor electrodes
US11688684B2 (en) Semiconductor structure and method for fabricating the same
TWI835307B (zh) 半導體裝置及其製造方法
US20220367353A1 (en) Semiconductor devices and methods of manufacturing
TWI780713B (zh) 具有圖案化閘極的半導電金屬氧化物電晶體及其形成方法
US11688680B2 (en) MIM capacitor structures
US20230354724A1 (en) Resistive memory structure and manufacturing method thereof
US11682617B2 (en) High aspect ratio vias for integrated circuits
US20230307351A1 (en) Three-dimensional integrated structure and manufacturing method thereof
TWI769503B (zh) 電容裝置及電容結構與其形成方法
TWI670860B (zh) 電容結構及其製造方法
TW202347513A (zh) 半導體裝置及其製造方法
KR20030046204A (ko) 반도체 소자의 캐패시터 제조 방법
KR20110077411A (ko) 반도체 소자의 캐패시터 및 그 제조방법