TW202322317A - 多晶片封裝結構 - Google Patents

多晶片封裝結構 Download PDF

Info

Publication number
TW202322317A
TW202322317A TW110143140A TW110143140A TW202322317A TW 202322317 A TW202322317 A TW 202322317A TW 110143140 A TW110143140 A TW 110143140A TW 110143140 A TW110143140 A TW 110143140A TW 202322317 A TW202322317 A TW 202322317A
Authority
TW
Taiwan
Prior art keywords
package structure
chip
chip package
electrode
bonding layer
Prior art date
Application number
TW110143140A
Other languages
English (en)
Inventor
劉譯淇
Original Assignee
力智電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力智電子股份有限公司 filed Critical 力智電子股份有限公司
Priority to TW110143140A priority Critical patent/TW202322317A/zh
Priority to CN202111531351.1A priority patent/CN116153874A/zh
Publication of TW202322317A publication Critical patent/TW202322317A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種多晶片封裝結構，包括第一半導體晶片、第二半導體晶片、導電件、絕緣接合層以及封裝材料。第一半導體晶片為覆晶配置且具有第一表面與第二表面，第一表面具有第一電極，第二表面具有第二電極與第三電極，第一表面上具有背金屬層電性連接第一電極。第二半導體晶片包括第二金氧半導體元件，且具有第三表面，第三表面具有第四電極。導電件配置於背金屬層上，電性連接背金屬層與第四電極。部分的背金屬層不被導電件覆蓋從而形成多個暴露部。絕緣接合層設置於至少部分的暴露部上。封裝材料覆蓋絕緣接合層及至少部分的導電件。

Description

多晶片封裝結構
本發明是有關於一種晶片封裝結構，且特別是有關於一種多晶片封裝結構。
在晶片封裝結構中，晶片的背金屬層與封裝材料之間常會因材料結合能力不足，容易因應力影響產生分層（delamination）的現象，特別是在面積較大的晶片的角落處。在晶片封裝結構的製造過程或應用上，分層現象可能會影響晶片封裝結構的可靠度。
本發明提供一種多晶片封裝結構，其具有較佳的可靠度。
本發明的多晶片封裝結構包括第一半導體晶片、第二半導體晶片、導電件、絕緣接合層以及封裝材料。第一半導體晶片為覆晶配置且包括第一金氧半導體元件，具有第一表面與相對於第一表面的第二表面。第一表面具有第一電極。第二表面具有第二電極與第三電極。第一表面上具有背金屬層，電性連接第一電極。第二半導體晶片包括第二金氧半導體元件，且具有第三表面，第三表面具有第四電極。導電件配置於背金屬層上，電性連接背金屬層與第四電極。部分的背金屬層不被導電件覆蓋從而形成多個暴露部。絕緣接合層設置於部分的暴露部上。封裝材料覆蓋絕緣接合層及至少部分的導電件。
在本發明的一實施例中，封裝材料更覆蓋部分的暴露部。
在本發明的一實施例中，暴露部位於第一晶片的角落。
在本發明的一實施例中，絕緣接合層接觸背金屬層及封裝材料。
在本發明的一實施例中，多晶片封裝結構更包括焊接層。焊接層設置於導電件與背金屬層之間，且連接導電件與背金屬層。
在本發明的一實施例中，焊接層延伸到至少部分的暴露部上，並接觸絕緣接合層。
在本發明的一實施例中，絕緣接合層設置於導電件上，並暴露部分的導電件。
在本發明的一實施例中，封裝材料暴露部分的導電件。
在本發明的一實施例中，絕緣接合層設置於導電件上，並完全覆蓋導電件。
在本發明的一實施例中，封裝材料暴露部分的絕緣接合層。
在本發明的一實施例中，絕緣接合層的楊氏模量小於封裝材料的楊氏模量。
在本發明的一實施例中，絕緣接合層的熱膨脹係數介於封裝材料的熱膨脹係數與導電件的熱膨脹係數之間。
基於上述，多晶片封裝結構可以具有較佳的可靠度。
本文所使用之方向用語（如：上、下、頂、底或其他類似用語）僅作為參看所繪圖式使用且不意欲暗示絕對定向。另外，為求清楚表示，於圖式中可能省略示出了部分的膜層或構件。
照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的膜、層區域、的或元件的厚度、尺寸或大小會為了清楚起見而放大。
圖1A是依照本發明的第一實施例的一種多晶片封裝結構的上視示意圖。圖1B是依照本發明的第一實施例的一種多晶片封裝結構的部分剖視示意圖。圖1C是依照本發明的第一實施例的一種多晶片封裝結構的部分剖視示意圖。舉例而言，圖1B可以是對應於圖1A中I-I’剖線上的剖視示意圖。圖1C可以是第二半導體晶片的剖視示意圖。
請參照圖1A至圖1C，多晶片封裝結構100包括第一半導體晶片110、第二半導體晶片120、導電件140、絕緣接合層150以及封裝材料160。
在本實施例中，第一半導體晶片110、第二半導體晶片120、導電件140、絕緣接合層150以及封裝材料160可以位於線路結構180上。在一實施例中，線路結構180可以包括板體（如：玻璃板、塑膠板或FR4板，但不限）及位於板體上的對應線路，但本發明不限於此。在一實施例中，線路結構180可以包括導線架（lead frame）。
第一半導體晶片110包括第一金氧半導體元件（metal oxide semiconductor device，MOS device）。第一半導體晶片為覆晶封裝配置，且具有第一表面(主動面110a)與相對於第一表面的第二表面(背面110b)。舉例而言，第一半導體晶片110的主動面110a面向線路結構180，且第一半導體晶片110中對應的電極可以藉由覆晶接合（flip-chip bonding）的方式電性連接於線路結構180中對應的線路。
第一半導體晶片110可以包括第一電極114。第一電極114位於第一半導體晶片110的背面110b，且有背金屬層（backside metal layer）118覆蓋且電連接第一電極114。第二電極115及第三電極117位於主動面110a。第二半導體晶片120包括第二金氧半導體元件。第二半導體晶片120具有第四電極121、第五電極122及第六電極123，位於第二半導體晶片120的第三表面(主動面120b)。導電件140可以配置於第一半導體晶片110的背金屬層118上以及第二半導體晶片120的第三表面120b上。第一半導體晶片110的第一電極114及第二半導體晶片120的第四電極121可以藉由背金屬層118與導電件140而電性連接。
在一實施例中，第一半導體晶片110可以包括垂直式金氧半場效電晶體（Vertical MOSFET），但本發明不限於此。舉例而言，第一電極114、第二電極115與第三電極117可以不限順序地為源極（source）、閘極（gate）與汲極（drain）。
在一實施例中，第二半導體晶片120可以包括水平式金氧半場效電晶體（Lateral MOSFET），但本發明不限於此。舉例而言，第二半導體晶片120的第四電極121、第五電極122與第六電極123可以分別為源極、汲極與閘極。
在一實施例中，導電件140可以包括但不限於銅線(Cu wire)、銅片(Cu Clip)、鋁帶(Al ribbon)或其他適宜的導電件，但本發明不限於此。
從上視方向（如：圖1A所繪示的方向）看多晶片封裝結構100，部分的背金屬層118不被導電件140覆蓋從而形成多個暴露部118a、118b。也就是說，在上視方向（如：垂直於第一半導體晶片110的主動面110a或背面110b的一方向）上，背金屬層118的暴露部118a、118b不重疊於導電件140。絕緣接合層150設置於部分的暴露部118a、118b上。封裝材料160覆蓋導電件140、部分第二晶片的第三表面120b及絕緣接合層150。
在本實施例中，從上視方向看多晶片封裝結構100，暴露部118a及暴露部118b可以位於導電件140的相對兩側。
在本實施例中，絕緣接合層150至少位於封裝材料160與導電件140之間。並且，絕緣接合層150的楊氏模量（Young’s modulus）可以小於封裝材料160的楊氏模量。
在本實施例中，絕緣接合層150至少位於封裝材料160與導電件140之間。並且，絕緣接合層150的熱膨脹係數（coefficient of thermal expansion，CTE）可以介於封裝材料160的熱膨脹係數與導電件140的熱膨脹係數之間。如此一來，在製造多晶片封裝結構100的過程中及/或多晶片封裝結構100的應用上，可能可以降低因為熱（如：製造過程中的加熱步驟及/或應用時元件產生的熱）而造成封裝材料160分層的狀況。據此，相同或相似於多晶片封裝結構100的多晶片封裝結構可以具有較佳的可靠度。
在本實施例中，絕緣接合層150可以位於背金屬層118及封裝材料160之間，且絕緣接合層150接觸背金屬層118及封裝材料160。
在一實施例中，絕緣接合層150的材質可以包括環氧樹脂（epoxy），但本發明不限於此。絕緣接合層150可以藉由點膠（dispensing）的方式形成，但本發明不限於此。
在本實施例中，暴露部118a、118b至少位於第一半導體晶片110的至少一個角落。舉例而言，暴露部118a、118b位於第一半導體晶片110的四個角落C1、C2、C3、C4，且絕緣接合層150設置於對應於四個角落C1、C2、C3、C4的暴露部118a、118b上。
在本實施例中，封裝材料160可以更覆蓋部分的暴露部118a、118b，但本發明不限於此。舉例而言，封裝材料160可以覆蓋位於角落C1與角落C2之間的部分暴露部118a，且/或封裝材料160可以覆蓋位於角落C3與角落C4之間的部分暴露部118b。
在本實施例中，絕緣接合層150可以更設置於導電件140上，並暴露部分的導電件140。舉例而言，絕緣接合層150可以覆蓋導電件140的部分側面140c及部分頂面140b。
在一實施例中，封裝結構多晶片封裝結構100可以更包括第三半導體晶片130。第三半導體晶片130可以藉由適當的方式（如：藉由打線139及/或線路結構180中對應的線路）直接地或間接地電性連接於第一半導體晶片110及/或第二半導體晶片120。在一實施例中，第三半導體晶片130可用於驅動第一半導體晶片110及/或第二半導體晶片120。
在一實施例中，封裝材料160可以更覆蓋第三半導體晶片130及/或打線139，但本發明不限於此。
圖2A是依照本發明的第二實施例的一種多晶片封裝結構的上視示意圖。圖2B是依照本發明的第二實施例的一種多晶片封裝結構的部分剖視示意圖。舉例而言，圖2B可以是對應於圖2A中II-II’剖線上的剖視示意圖。
本實施例的多晶片封裝結構200與第一實施例的多晶片封裝結構100相似，其相同或相似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖2A至圖2B，多晶片封裝結構200包括第一半導體晶片110、第二半導體晶片120、導電件140、絕緣接合層250以及封裝材料160。
在本實施例中，絕緣接合層250可以透過或噴塗（spraying）的方式完全覆蓋導電件140。舉例而言，絕緣接合層250可以覆蓋導電件140的部分側面140c及整個頂面140b。
圖3是依照本發明的第三實施例的一種多晶片封裝結構的部分剖視示意圖。另外，為求清楚表示，於圖3中省略繪示了部分的膜、層及/或構件。舉例而言，圖3僅示例性地繪示了對應於第一半導體晶片110的某一角落及其附近的區域的剖視示意圖。
本實施例的多晶片封裝結構300與第一實施例的多晶片封裝結構100相似，其相同或相似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖3，多晶片封裝結構300包括第一半導體晶片110、第二半導體晶片（未直接繪示，可以如前述實施例的第二半導體晶片120）、導電件140、絕緣接合層350以及封裝材料160。
在本實施例中，絕緣接合層350可以覆蓋導電件140的部分側面140c。並且，絕緣接合層350可以未覆蓋導電件140的頂面140b。
圖4是依照本發明的第四實施例的一種多晶片封裝結構的部分剖視示意圖。另外，為求清楚表示，於圖4中省略繪示了部分的膜、層及/或構件。舉例而言，圖4僅示例性地繪示了對應於第一半導體晶片110的某一角落及其附近的區域的剖視示意圖。
本實施例的多晶片封裝結構400與第三實施例的多晶片封裝結構300相似，其相同或相似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖4，多晶片封裝結構400包括第一半導體晶片110、第二半導體晶片（未直接繪示，可以如前述實施例的第二半導體晶片120）、導電件140、絕緣接合層450、封裝材料160以及焊接層470。焊接層470設置於導電件140與背金屬層118之間。並且，焊接層470連接導電件140與背金屬層118。
在本實施例中，焊接層470可以延伸到至少部分的暴露部（如：暴露部118a或未直接繪示的其他暴露部）上。並且，絕緣接合層150可以接觸部分的焊接層470及部分的暴露部（如：暴露部118a或未直接繪示的其他暴露部）。
在本實施例中，絕緣接合層450可以覆蓋導電件140的部分側面140c及焊接層470。並且，絕緣接合層450可以未覆蓋導電件140的頂面140b。
圖5是依照本發明的第五實施例的一種多晶片封裝結構的部分剖視示意圖。另外，為求清楚表示，於圖5中省略繪示了部分的膜、層及/或構件。舉例而言，圖5僅示例性地繪示了對應於第一半導體晶片110的某一角落及其附近的區域的剖視示意圖。
本實施例的多晶片封裝結構500與第四實施例的多晶片封裝結構400相似，其相同或相似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖5，多晶片封裝結構500包括第一半導體晶片110、第二半導體晶片（未直接繪示，可以如前述實施例的第二半導體晶片120）、導電件140、絕緣接合層550、封裝材料160以及焊接層470。
在本實施例中，絕緣接合層550可以覆蓋導電件140的部分側面140c。並且，絕緣接合層550可以覆蓋導電件140的至少部分頂面140b。
在一實施例中，絕緣接合層550可以更覆蓋導電件140的整個頂面140b。
圖6是依照本發明的第六實施例的一種多晶片封裝結構的部分剖視示意圖。另外，為求清楚表示，於圖6中省略繪示了部分的膜、層及/或構件。舉例而言，圖6僅示例性地繪示了對應於第一半導體晶片110的某一角落及其附近的區域的剖視示意圖。
本實施例的多晶片封裝結構600與第五實施例的多晶片封裝結構500相似，其相同或相似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖6，多晶片封裝結構600包括第一半導體晶片110、第二半導體晶片（未直接繪示，可以如前述實施例的第二半導體晶片120）、導電件140、絕緣接合層650、封裝材料160以及焊接層670。焊接層670設置於導電件140與背金屬層118之間。並且，焊接層670連接導電件140與背金屬層118。
在本實施例中，焊接層670可以位於絕緣接合層650及背金屬層118之間，且絕緣接合層650可以不直接接觸背金屬層118。
圖7是依照本發明的第七實施例的一種多晶片封裝結構的部分剖視示意圖。另外，為求清楚表示，於圖7中省略繪示了部分的膜、層及/或構件。舉例而言，圖7僅示例性地繪示了類似於圖1A中對應於I-I’剖線上的剖視示意圖。
本實施例的多晶片封裝結構700與第一實施例的多晶片封裝結構100相似，其相同或相似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖7，多晶片封裝結構700包括第一半導體晶片110、第二半導體晶片（未直接繪示，可以如前述實施例的第二半導體晶片120）、導電件140、絕緣接合層150以及封裝材料760。
在本實施例中，封裝材料760可以暴露出部分的導電件140。舉例而言，封裝材料160可以暴露出導電件140的部分頂面140b。
圖8是依照本發明的第八實施例的一種多晶片封裝結構的部分剖視示意圖。舉例而言，圖8僅示例性地繪示了類似於圖2A中對應於II-II’剖線上的剖視示意圖。
本實施例的多晶片封裝結構800與第二實施例的多晶片封裝結構200相似，其相同或相似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖8，多晶片封裝結構800包括第一半導體晶片110、第二半導體晶片（未直接繪示，可以如前述實施例的第二半導體晶片120）、導電件140、絕緣接合層250以及封裝材料860。
在本實施例中，封裝材料860可以暴露出設置於導電件140上的部分絕緣接合層250。
綜上所述，本發明的多晶片封裝結構可以具有較佳的可靠度。
100、200、300、400、500、600、700:多晶片封裝結構 110:第一半導體晶片 110a:主動面 110b:背面 114:第一電極 115:第二電極 117:第三電極 118:背金屬層 118a、118b:暴露部 120:第二半導體晶片 120a:背面 120b:第三表面 121:第四電極 122:第五電極 123:第六電極 130:第三半導體晶片 139:打線 140:導電件 140c:側面 140b:頂面 150、250、350、450、550、650:絕緣接合層 160、760、860:封裝材料 470、670:焊接層 180:線路結構 C1、C2、C3、C4:角落
圖1A是依照本發明的第一實施例的一種多晶片封裝結構的上視示意圖。 圖1B是依照本發明的第一實施例的一種多晶片封裝結構的部分剖視示意圖。 圖1C是依照本發明的第一實施例的一種多晶片封裝結構的部分剖視示意圖。 圖2A是依照本發明的第二實施例的一種多晶片封裝結構的上視示意圖。 圖2B是依照本發明的第二實施例的一種多晶片封裝結構的部分剖視示意圖。 圖3是依照本發明的第三實施例的一種多晶片封裝結構的部分剖視示意圖。 圖4是依照本發明的第四實施例的一種多晶片封裝結構的部分剖視示意圖。 圖5是依照本發明的第五實施例的一種多晶片封裝結構的部分剖視示意圖。 圖6是依照本發明的第六實施例的一種多晶片封裝結構的部分剖視示意圖。 圖7是依照本發明的第七實施例的一種多晶片封裝結構的部分剖視示意圖。 圖8是依照本發明的第八實施例的一種多晶片封裝結構的部分剖視示意圖。
100:多晶片封裝結構
110:第一半導體晶片
110a:主動面
110b:背面
114:第一電極
115:第二電極
117:第三電極
118:背金屬層
118a、118b:暴露部
140:導電件
140c:側面
140b:頂面
150:絕緣接合層
160:封裝材料
180:線路結構

Claims (12)

  1. 一種多晶片封裝結構，包括： 一第一半導體晶片，為覆晶配置且包括一第一金氧半導體元件，具有一第一表面與相對於該第一表面的一第二表面，該第一表面具有一第一電極，該第二表面具有一第二電極與一第三電極，其中該第一表面上具有一背金屬層，電性連接該第一電極； 一第二半導體晶片，包括一第二金氧半導體元件，且具有一第三表面，該第三表面具有一第四電極； 一導電件，配置於該背金屬層上，電性連接該背金屬層與該第四電極，其中部分的該背金屬層不被該導電件覆蓋從而形成多個暴露部； 一絕緣接合層，設置於至少部分的該暴露部上；以及 一封裝材料，覆蓋該絕緣接合層及至少部分的該導電件。
  2. 如請求項1所述的多晶片封裝結構，其中該封裝材料更覆蓋部分的該些暴露部。
  3. 如請求項1所述的多晶片封裝結構，其中該些暴露部位於該第一半導體晶片的角落。
  4. 如請求項1所述的多晶片封裝結構，其中該絕緣接合層接觸該背金屬層及該封裝材料。
  5. 如請求項1所述的多晶片封裝結構，更包括 一焊接層，設置於該導電件與該背金屬層之間，且連接該導電件與該背金屬層。
  6. 如請求項5所述的多晶片封裝結構，其中該焊接層延伸到至少部分的該些暴露部上，並接觸該絕緣接合層。
  7. 如請求項1所述的多晶片封裝結構，其中該絕緣接合層設置於該導電件上，並暴露部分的該導電件。
  8. 如請求項7所述的多晶片封裝結構，其中該封裝材料暴露部分的該導電件。
  9. 如請求項1所述的多晶片封裝結構，其中該絕緣接合層設置於該導電件上，並完全覆蓋該導電件。
  10. 如請求項9所述的多晶片封裝結構，其中該封裝材料暴露部分的該絕緣接合層。
  11. 如請求項1所述的多晶片封裝結構，其中該絕緣接合層的楊氏模量小於該封裝材料的楊氏模量。
  12. 如請求項1所述的多晶片封裝結構，其中該絕緣接合層的熱膨脹係數介於該封裝材料的熱膨脹係數與該導電件的熱膨脹係數之間。
TW110143140A 2021-11-19 2021-11-19 多晶片封裝結構 TW202322317A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110143140A TW202322317A (zh) 2021-11-19 2021-11-19 多晶片封裝結構
CN202111531351.1A CN116153874A (zh) 2021-11-19 2021-12-15 多芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110143140A TW202322317A (zh) 2021-11-19 2021-11-19 多晶片封裝結構

Publications (1)

Publication Number Publication Date
TW202322317A true TW202322317A (zh) 2023-06-01

Family

ID=86337688

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110143140A TW202322317A (zh) 2021-11-19 2021-11-19 多晶片封裝結構

Country Status (2)

Country Link
CN (1) CN116153874A (zh)
TW (1) TW202322317A (zh)

Also Published As

Publication number Publication date
CN116153874A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
JP2003086737A (ja) 半導体装置
US20120175755A1 (en) Semiconductor device including a heat spreader
JP2011097090A (ja) ドレインクリップを備えた半導体ダイパッケージ
TW200929508A (en) Integrated circuit package system for electromagnetic isolation
JP2002222889A (ja) 半導体装置及びその製造方法
JP2000077563A (ja) 半導体装置およびその製造方法
US20100140786A1 (en) Semiconductor power module package having external bonding area
JP2005064479A (ja) 回路モジュール
JP3547303B2 (ja) 半導体装置の製造方法
TW202322317A (zh) 多晶片封裝結構
TW201628152A (zh) 電子封裝結構
TWI567843B (zh) 封裝基板及其製法
JP2005252074A (ja) 半導体装置及び電子装置
US5463245A (en) Semiconductor integrated circuit device having sealing means
TWI423405B (zh) 具載板之封裝結構
TW201209971A (en) Semiconductor package with bonding wires in window encapsulated by underfill material and method fabricated for the same
TWI606562B (zh) 電子封裝結構
KR102465955B1 (ko) 멀티칩 스택 반도체 패키지 및 이의 제조방법
US20220148955A1 (en) Semiconductor package
JP2005175512A (ja) 半導体装置
TWI447869B (zh) 晶片堆疊封裝結構及其應用
JP2007042702A (ja) 半導体装置
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
JP2003007904A (ja) 半導体装置