TW202318666A - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TW202318666A
TW202318666A TW110140156A TW110140156A TW202318666A TW 202318666 A TW202318666 A TW 202318666A TW 110140156 A TW110140156 A TW 110140156A TW 110140156 A TW110140156 A TW 110140156A TW 202318666 A TW202318666 A TW 202318666A
Authority
TW
Taiwan
Prior art keywords
gate
trench
layer
electrode
conductive layer
Prior art date
Application number
TW110140156A
Other languages
English (en)
Other versions
TWI798899B (zh
Inventor
鄭英琪
黃郁仁
陳信宏
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW110140156A priority Critical patent/TWI798899B/zh
Priority to CN202111338518.2A priority patent/CN116053309A/zh
Priority to US17/546,072 priority patent/US20230132488A1/en
Application granted granted Critical
Publication of TWI798899B publication Critical patent/TWI798899B/zh
Publication of TW202318666A publication Critical patent/TW202318666A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種半導體元件以及一種半導體元件的製造方法，所述半導體元件包括基底以及閘極結構。基底具有溝渠。閘極結構設置於溝渠中，且包括遮蔽閘極、控制閘極、第一絕緣層、第二絕緣層以及第三絕緣層。遮蔽閘極包括下部閘極以及上部閘極。下部閘極包括由多個電極組成的階梯式結構，且多個電極中的一者的寬度隨著越遠離上部閘極而越小。上部閘極設置於下部閘極上，且上部閘極的寬度小於最靠近上部閘極的下部閘極中的電極的寬度。控制閘極設置於遮蔽閘極上。第一絕緣層設置於遮蔽閘極與基底之間。第二絕緣層設置於遮蔽閘極上，以將遮蔽閘極與控制閘極分隔。第三絕緣層設置於控制閘極與基底之間。

Description

半導體元件及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種功率半導體元件及其製造方法。
功率半導體元件在操作時須具有低的閘極至汲極電容，以確保其具有足夠的反應速度且避免於切換時產生多餘的損耗。對此，使用具有遮蔽閘極的溝渠式金氧半電晶體元件的設計可有效地達成其所須的條件。
隨著製造出的功率半導體元件的尺寸逐漸縮小的趨勢，在保持有低的閘極至汲極電容的情況下，進一步地提高功率半導體元件的崩潰電壓及/或降低功率半導體元件的導通電阻為當前的目標之一。
本發明提供一種半導體元件及其製造方法，此半導體元件在保持有低的閘極至汲極電容的情況下可具有經提高的崩潰電壓以經降低的導通電阻。
本發明的半導體元件包括基底以及閘極結構。基底具有溝渠。閘極結構設置於溝渠中，且包括遮蔽閘極、控制閘極、第一絕緣層、第二絕緣層以及第三絕緣層。遮蔽閘極包括下部閘極以及上部閘極。下部閘極包括由多個電極組成的階梯式結構，且多個電極中的一者的寬度隨著越遠離上部閘極而越小。上部閘極設置於下部閘極上，且上部閘極的寬度小於最靠近上部閘極的下部閘極中的電極的寬度。控制閘極設置於遮蔽閘極上。第一絕緣層設置於遮蔽閘極與基底之間。第二絕緣層設置於遮蔽閘極上，以將遮蔽閘極與控制閘極分隔。第三絕緣層設置於控制閘極與基底之間。
在本發明的一實施例中，上述的下部閘極包括第一導電層以及第二導電層，其中第二導電層設置於第一導電層上，且第二導電層包括多個電極。
在本發明的一實施例中，上述的第二導電層包括依序層疊的第一電極、第二電極以及第三電極，第三電極的寬度大於第二電極的寬度，且第二電極的寬度大於第一電極的寬度。
在本發明的一實施例中，上述的第一電極的寬度大於第一導電層的寬度。
在本發明的一實施例中，上述的半導體元件更包括基底區以及源極區。基底區設置於基底中且位於相鄰的溝渠之間，並具有第一導電型。源極區設置於基底區中且具有第二導電型。上述的第一導電型為P型，且第二導電型為N型；或者上述的第一導電型為N型，且第二導電型為P型。
在本發明的一實施例中，上述的第一導電層的頂表面至第一導電層的底表面的高度為1.5μm~2.0μm。
在本發明的一實施例中，上述的第一電極的頂表面至第一電極的底表面的高度為0.7μm~1.2μm，第二電極的頂表面至第二電極的底表面的高度為0.7μm ~1.2μm，且第三電極的頂表面至第三電極的底表面的高度為0.3μm ~0.6μm。
在本發明的一實施例中，上述的第一電極與溝渠的側壁之間的距離為4000Å ~4500Å，第二電極與溝渠的側壁之間的距離為3000Å~3500Å，且第三電極與溝渠的側壁之間的距離為2000Å ~2500Å。
本發明的半導體元件的製造方法包括進行以下步驟。首先，提供包括溝渠的基底，基底上形成有絕緣材料層，其中溝渠包括第一容置空間。接著，於溝渠中形成遮蔽閘極，其包括以下步驟。步驟(a)：於溝渠中填入第一導電材料層；步驟(b)：於溝渠中移除部分的第一導電材料層，以暴露出部分的第一容置空間；步驟(c)：利用等向性蝕刻製程於溝渠中移除部分的絕緣材料層；步驟(d)：重複多次步驟(b)至步驟(c)的循環，以於溝渠中形成第一導電層以及具有階梯式結構的第二容置空間；步驟(e)：於溝渠中形成第二導電層，其中第二導電層部分地填入第二容置空間中，且第二導電層包括由多個電極組成的階梯式結構；步驟(f)：於溝渠的第二容置空間中形成犧牲層，其中犧牲層設置於溝渠的側壁上，以形成第三容置空間；以及步驟(g)：於溝渠中形成第三導電層，其中第三導電層部分地填入第三容置空間中。之後，於溝渠中移除犧牲層以及部分的絕緣材料層。再來，於溝渠中形成控制閘極。第二導電層包括的多個電極中的一者的寬度隨著越遠離第三導電層而越小，且第三導電層的寬度小於第二導電層中最靠近第三導電層的電極的寬度。
在本發明的一實施例中，在於溝渠中形成遮蔽閘極的上述步驟中，進行三次步驟(b)至步驟(c)的循環。
在本發明的一實施例中，在於溝渠中移除犧牲層以及部分的絕緣材料層的上述步驟之後，更包括於遮蔽閘極上形成閘間絕緣層，其中閘間絕緣層將遮蔽閘極與控制閘極分隔。
在本發明的一實施例中，在於溝渠中形成控制閘極之後，更包括進行以下步驟。首先，於基底中形成具有第一導電型的基底區，其中基底區位於相鄰的溝渠之間。接著，於基底區中形成具有第二導電型的源極區。上述的第一導電型為P型，且第二導電型為N型；或者上述的第一導電型為N型，且第二導電型為P型。
基於上述，在本發明提供的半導體元件及其製造方法中，其中遮蔽閘極包括的下部閘極具有由多個電極組成的階梯式結構，因此，本發明的半導體元件可具有經提高的崩潰電壓以及經降低的導通電阻。另外，本發明藉由使遮蔽閘極包括的上部閘極的寬度小於最靠近其的下部閘極中的電極的寬度，可避免閘極至汲極電容增加，進而保持本發明的半導體元件的電性。
以下的實施方式中，第一導電型為P型，且第二導電型為N型；然而，本發明並不以此為限。在其他實施方式中，第一導電型可以為P型，且第二導電型可以為N型。P型摻雜例如是硼，且N型摻雜例如是磷或砷。
除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
本文的示意圖僅是用以示意本發明部分的實施例。因此，示意圖中所示之各個元件的形狀、數量及比例大小不應被用來限制本發明。
圖1A至1O為依照本發明一實施例所繪示的一種半導體元件的製造方法的剖面示意圖。
請參照圖1A，首先，提供基底100。在本實施例中，基底100為磊晶層，但本發明不以此為限。基底100可例如是在矽基底（未示出）中經由進行選擇性磊晶生長（selective epitaxy growth；SEG）製程而形成，本發明不以此為限。在一些實施例中，磊晶層的摻雜濃度可小於矽基底的摻雜濃度。
之後，在基底100中形成多個溝渠T。在一些實施例中，形成多個溝渠T的方法可例如進行以下步驟，但本發明不以此為限。首先，在基底100上形成罩幕層（未示出）；之後，以罩幕層為罩幕進行圖案化製程以移除部分基底100；接著，移除罩幕層。
接著，在基底100上共形地形成絕緣材料層110a。詳細地說，絕緣材料層110a可例如形成於溝渠T中並從溝渠T的表面延伸出且覆蓋基底100的頂表面100T。在一些實施例中，形成絕緣材料層110a的方法可包括進行熱氧化法或化學氣相沉積法，其中絕緣材料層110a的材料可包括氧化矽。在基底100上共形地形成絕緣材料層110a之後，溝渠T具有第一容置空間SP1。此處提及的第一容置空間SP1意指溝渠T中尚未形成有任何導電材料層或未被導電材料層占據的容置空間，其例如具有實質固定的第一寬度W1。
本實施例以下將進行於溝渠T中形成遮蔽閘極的步驟。請參照圖1B，於溝渠T中填入導電材料層120a。在本實施例中，導電材料層120a除了形成於溝渠T中外，還可覆蓋基底100的頂表面100T，如圖1B所示出，但本發明不以此為限。在一些實施例中，形成導電材料層120a的方法可包括進行化學氣相沉積製程，其中導電材料層120a的材料可包括摻雜多晶矽。
請參照圖1C，於溝渠T中移除部分的導電材料層120a。於溝渠T中移除部分的導電材料層120a可例如進行以下步驟，但本發明不以此為限。首先，對導電材料層120a進行平坦化製程（若基底100的頂表面100T上形成有導電材料層120a；相對地，如其他實施例中的基底100的頂表面100T上未形成有導電材料層120a則可省略此步驟），以使導電材料層120a的頂面與基底100的頂表面100T實質上齊平。接著，進行蝕刻製程以於溝渠T中移除部分的導電材料層120a，而形成導電材料層120b且暴露出部分的第一容置空間SP1。上述的蝕刻製程可包括濕式蝕刻製程或乾式蝕刻製程，本發明並無特別限制。在本實施例中，第一容置空間SP1具有的第一寬度W1與導電材料層120b具有的寬度實質上相同，但本發明不以此為限。在一些實施例中，溝渠T可具有弧形底面，因此，導電材料層120b可亦具有弧形底面。
請參照圖1D，利用等向性蝕刻製程於溝渠T中移除部分的絕緣材料層110a。即，位於基底100的頂表面100T上的部分絕緣材料層110a以及位於溝渠T的側壁上的部分絕緣材料層110a被移除。上述的等向性蝕刻製程可例如包括濕式蝕刻製程，本發明並無特別限制。於溝渠T中移除部分的絕緣材料層110a之後，形成絕緣材料層110b以及第二容置空間SP21。此處提及的第二容置空間SP21意指，在移除部分的絕緣材料層110a之後，溝渠T中的未形成有導電材料層120b的容置空間，其具有第二寬度W21。藉由利用等向性蝕刻製程以移除部分的絕緣材料層110a，第二容置空間SP21具有的第二寬度W21可大於第一容置空間SP1具有的第一寬度W1。另外，此處欲說明的是，雖然本實施例是利用等向性蝕刻製程以移除部分的絕緣材料層110a，但本發明不以此為限，即，只要能夠至少移除位於溝渠T的側壁上的部分絕緣材料層110a的移除製程皆可使用。
請參照圖1E，於溝渠T中移除部分的導電材料層120b。於溝渠T中移除部分的導電材料層120b可例如以絕緣材料層110b為罩幕進行蝕刻製程以於溝渠T中移除部分的導電材料層120b，但本發明不以此為限。上述的蝕刻製程可包括濕式蝕刻製程或乾式蝕刻製程，本發明並無特別限制。於溝渠T中移除部分的導電材料層120b之後，形成導電材料層120c且暴露出部分的第一容置空間SP1。
請參照圖1F，利用等向性蝕刻製程於溝渠T中移除部分的絕緣材料層110b。即，位於基底100的頂表面100T上的部分絕緣材料層110b以及位於溝渠T的側壁上的部分絕緣材料層110b被移除。上述的等向性蝕刻製程可例如包括濕式蝕刻製程，本發明並無特別限制。於溝渠T中移除部分的絕緣材料層110b之後，形成絕緣材料層110c以及第二容置空間SP22。此處提及的第二容置空間SP22意指，在移除部分的絕緣材料層110b之後，溝渠T中的未形成有導電材料層120c的容置空間。第二容置空間SP22具有包括一個階梯的階梯狀，其中平台段具有第二寬度W22_1且第一階階梯段具有第二寬度W22_2，且第二寬度W22_1大於第二寬度W22_2。另外，因進行等向性蝕刻製程以移除部分的絕緣材料層110b，第二寬度W22_1以及第二寬度W22_2皆大於第一寬度W1。從另一個角度來看，此時溝渠T中例如具有環狀階梯的形狀，但本發明不以此為限。另外，此處欲說明的是，雖然本實施例是利用等向性蝕刻製程以移除部分的絕緣材料層110b，但本發明不以此為限，即，只要能夠至少移除位於溝渠T的側壁上的部分絕緣材料層110b的移除製程皆可使用
請參照圖1G，於溝渠T中移除部分的導電材料層120c。於溝渠T中移除部分的導電材料層120c可例如以絕緣材料層110c為罩幕進行蝕刻製程以於溝渠T中移除部分的導電材料層120c，但本發明不以此為限。上述的蝕刻製程可包括濕式蝕刻製程或乾式蝕刻製程，本發明並無特別限制。於溝渠T中移除部分的導電材料層120c之後，形成第一導電層120且暴露出部分的第一容置空間SP1。在本實施例中，第一導電層120亦具有第一寬度W1。
請參照圖1H，利用等向性蝕刻製程於溝渠T中移除部分的絕緣材料層110c。即，位於基底100的頂表面100T上的部分絕緣材料層110c以及位於溝渠T的側壁上的部分絕緣材料層110c被移除。上述的等向性蝕刻製程可例如包括濕式蝕刻製程，本發明並無特別限制。於溝渠T中移除部分的絕緣材料層110c之後，形成絕緣材料層110d以及第二容置空間SP23。此處提及的第二容置空間SP23意指，在溝渠T的側壁上移除部分的絕緣材料層110c之後，溝渠T中的未形成有第一導電層120的容置空間。第二容置空間SP23具有包括兩個階梯的階梯狀，其中平台段具有第二寬度W23_1，第一階階梯段具有第二寬度W23_2，且第二階階梯段具有第三寬度W23_3，其中第二寬度W23_1大於第二寬度W23_2，且第二寬度W23_2大於第二寬度W23_3。另外，因進行等向性蝕刻製程以移除部分的絕緣材料層110c，第二寬度W23_1、第二寬度W23_2以及第二寬度W23_3皆大於第一寬度W1。從另一個角度來看，此時溝渠T中例如具有環狀階梯的形狀，但本發明不以此為限。另外，此處欲說明的是，雖然本實施例是利用等向性蝕刻製程以移除部分的絕緣材料層110c，但本發明不以此為限，即，只要能夠至少移除位於溝渠T的側壁上的部分絕緣材料層110a的移除製程皆可使用
此處值得說明的是，在上述圖1C至圖1H所示出的製程步驟中，其重複了以下步驟的三次循環：於溝渠T中移除部分的導電材料層；以及利用等向性蝕刻製程移除部分的絕緣材料層。然而，本發明並未限制進行上述循環的次數，即，在其他的實施例中，可重複以上步驟的二次（形成具有階梯狀的第二容置空間的最少次數）或四次以上的循環。
請參照圖1I，於溝渠T中形成第二導電層130。第二導電層130例如部分地填入第二容置空間SP23中。於溝渠T中形成第二導電層130可例如進行以下步驟，但本發明不以此為限。首先，形成填入溝渠T中的第二導電材料層（未示出）。對第二導電材料層進行平坦化製程（若基底100的頂表面100T上形成有第二導電材料層；相對地，如基底100的頂表面100T上未形成有第二導電材料層則可省略此步驟），以使第二導電材料層的頂面與基底100的頂表面100T實質上齊平。接著，進行蝕刻製程以於溝渠T中移除部分的第二導電材料層，而形成第二導電層130且暴露出部分的第二容置空間SP23。上述的蝕刻製程可包括濕式蝕刻製程或乾式蝕刻製程，本發明並無特別限制。在本實施例中，第二導電層130的形狀與第二容置空間SP23的形狀類似，而亦具有包括兩個階梯的階梯狀結構，其中第二導電層130的平台段具有第二寬度W23_1，第二導電層130的第一階階梯段具有第二寬度W23_2，且第二導電層130的第二階階梯段具有第三寬度W23_3，其中第二寬度W23_1大於第二寬度W23_2，且第二寬度W23_2大於第二寬度W23_3。第二導電層130的材料例如與第一導電層120的材料相同，即，第二導電層130的材料可例如包括摻雜多晶矽。
請參照圖1J，於溝渠T的第二容置空間SP23中形成犧牲層SA。於溝渠T的第二容置空間SP23中形成犧牲層SA可例如進行以下步驟，但本發明不以此為限。首先，在基底100上共形地形成犧牲材料層（未示出）。詳細地說，犧牲材料層可例如形成於溝渠T中並從溝渠T的表面延伸出且覆蓋基底100的頂表面100T。在一些實施例中，形成犧牲材料層的方法可包括進行熱氧化法或化學氣相沉積法。在基底100上共形地形成犧牲材料層之後，進行蝕刻製程以移除位於基底100的頂表面100T上與溝渠T的第二容置空間SP23的底部上的犧牲材料層，而形成位於溝渠T的側壁上的犧牲層SA，其中犧牲層SA設置於絕緣材料層110d上。在本實施例中，位於溝渠T的側壁上的犧牲層SA可定義出具有第三寬度W3的第三容置空間SP3。由於相對於第二容置空間SP23多出了犧牲層SA的設置，因此，第三容置空間SP3具有的第三寬度W3小於第二容置空間SP23的第二寬度W23_1。
請參照圖1K，於溝渠T中形成第三導電層140。第三導電層140例如部分地填入第三容置空間SP3中。於溝渠T中形成第三導電層140可例如進行以下步驟，但本發明不以此為限。首先，形成填入溝渠T中的第三導電材料層（未示出）。對第三導電材料層進行平坦化製程（若基底100的頂表面100T上形成有第三導電材料層；相對地，如基底100的頂表面100T上未形成有第三導電材料層則可省略此步驟），以使第三導電材料層的頂面與基底100的頂表面100T實質上齊平。接著，進行蝕刻製程以於溝渠T中移除部分的第三導電材料層，而形成第三導電層140且暴露出部分的第三容置空間SP3。上述的蝕刻製程可包括濕式蝕刻製程或乾式蝕刻製程，本發明並無特別限制。在本實施例中，第三容置空間SP3具有的第三寬度W3與第三導電層140具有的寬度實質上相同，但本發明不以此為限。另外，在本實施例中，第三導電層140的寬度小於第二導電層130中最靠近第三導電層140的電極的寬度。詳細地說，第三導電層140具有的第三寬度W3會小於第二導電層130的平台段具有的第二寬度W23_1。第三導電層140的材料例如與第一導電層120的材料以及第二導電層130的材料相同，即，第三導電層140的材料亦可例如包括摻雜多晶矽。
至此，完成了本實施例的遮蔽閘極SG的製作，即，遮蔽閘極SG可例如由前述的第一導電層120、第二導電層130以及第三導電層140所組成。然而，本實施例的遮蔽閘極SG的製造方法雖然是以上述方法為例進行說明，但並不以此為限。
請參照圖1L，於溝渠T中移除犧牲層SA以及部分的絕緣材料層110d。於溝渠T中移除犧牲層SA以及部分的絕緣材料層110d可例如進行等向性蝕刻製程，且可包括濕式蝕刻製程或乾式蝕刻製程，本發明並無特別限制。於溝渠T中移除犧牲層SA以及部分的絕緣材料層110d之後，形成絕緣材料層110e。
請參照圖1M，於遮蔽閘極SG上形成絕緣層IL。在一些實施例中，形成絕緣層IL的方法可包括進行熱氧化法或化學氣相沉積法，其中絕緣層IL的材料可包括氧化矽。本實施例的絕緣層IL除了形成於構渠T中的遮蔽閘極SG上之外，還可例如共形地至遮蔽閘極SG的頂表面延伸至基底100的頂表面100T，且覆蓋基底100的頂表面100T。
請參照圖1N，於溝渠T中形成控制閘極CG。於溝渠T中形成控制閘極CG可例如進行以下步驟，但本發明不以此為限。首先，形成填入溝渠T中的控制閘極材料層（未示出）。對控制閘極材料層進行平坦化製程（若基底100的頂表面100T上形成有控制閘極材料層；相對地，如基底100的頂表面100T上未形成有控制閘極材料層則可省略此步驟），以使控制閘極材料層的頂面與基底100的頂表面100T實質上齊平。接著，進行蝕刻製程以於溝渠T中移除部分的控制閘極材料層，而形成控制閘極CG。上述的蝕刻製程可包括濕式蝕刻製程或乾式蝕刻製程，本發明並無特別限制。控制閘極CG的材料例如與遮蔽閘極SG的材料相同，即，控制閘極CG的材料亦可例如包括摻雜多晶矽。在本實施例中，控制閘極CG與遮蔽閘極SG可構成閘極結構G的閘極部分。另外，前述的絕緣層IL與絕緣材料層110e可一起構成絕緣層110，其中絕緣層110包括：位於遮蔽閘極SG與基底100之間的第一絕緣層112；位於控制閘極CG與遮蔽閘極SG之間的第二絕緣層114；位於控制閘極CG與基底100之間的第三絕緣層116；以及位於基底100的頂表面100T上的第四絕緣層118，其中第一絕緣層112、第二絕緣層114以及第三絕緣層116可例如構成閘極結構G的絕緣層。
請參照圖1O，於基底100中依序形成具有第一導電型的基底區200以及具有第二導電型的源極區300。基底區200可例如藉由先進行離子植入製程後再進行熱處理製程以形成，其中於離子植入製程中所植入的摻雜例如是硼，本發明不以此為限。另外，源極區300亦可例如藉由先進行離子植入製程後再進行熱處理製程以形成，其中於離子植入製程中所植入的摻雜例如是磷或砷，本發明不以此為限。在一些實施例中，基底區200設置於相鄰的溝渠T之間，且源極區300設置於基底區200中。
請繼續參照圖1O，於基底100中依序形成具有第一導電型的基底區200以及具有第二導電型的源極區300之後，在基底100上形成絕緣層400。絕緣層400可例如覆蓋絕緣層110的頂表面且填入於溝渠T中。在一些實施例中，形成絕緣層400的方法可包括進行熱氧化法或化學氣相沉積法，其中絕緣層400的材料可包括氧化矽。在本實施例中絕緣層400作為層間介電層使用，但本發明不以此為限。
請繼續參照圖1O，在基底100上形成絕緣層400之後，形成貫穿絕緣層400與絕緣層110的接觸窗500A以及接觸窗500B，其中接觸窗500A以及接觸窗500B各自與源極區300以及控制閘極CG電性連接。在一些實施例中，形成接觸窗500A以及接觸窗500B的方法可包括進行以下步驟。首先，在絕緣層400的頂表面上形成罩幕層（未示出）；之後，以罩幕層為罩幕進行圖案化製程以移除部分的絕緣層400與絕緣層110而形成多個開口，其中所述多個開口暴露出部分的源極區300以及部分的控制閘極CG；接著，移除罩幕層；再來，於所述多個開口中填入導體層，以各自形成與源極區300電性連接的接觸窗500A以及與控制閘極CG電性連接的接觸窗500B。在一些實施例中，導體層的形成方法可包括進行化學氣相沉積製程，其中材料可包括金屬，其可為鎢。
請繼續參照圖1O，在基底100上形成接觸窗500A以及接觸窗500B之後，形成內連線層600A以及內連線層600B。內連線層600A以及內連線層600B各自與接觸窗500A以及接觸窗500B電性連接。在一些實施例中，形成內連線層600A以及內連線層600B的方法可包括進行以下步驟。首先，在絕緣層400上形成內連線材料層（未示出）；之後，在絕緣層400的頂表面上形成罩幕層（未示出）；接著，以罩幕層為罩幕進行圖案化製程以移除部分的內連線材料層而形成內連線層600A以及內連線層600B。在一些實施例中，內連線層600A以及內連線層600B的形成方法可包括進行化學氣相沉積製程或物理氣相沉積製程，其中材料可包括金屬，其可為銅、鋁、鋁銅或其他合適的金屬。
至此，完成本發明的半導體元件10的製作。
本實施例的半導體元件10的製造方法雖然是以上述方法為例進行說明，然而，本發明的半導體元件10的製造方法並不以此為限。
請繼續參照圖1O，圖1O繪示了本發明的一實施例的半導體元件10的剖面示意圖。在此必須說明的是，以下關於省略部分的說明可參考前述實施例描述與效果，下述實施例不再重複贅述。
在一些實施例中，半導體元件10包括基底100、閘極結構G、基底區200以及源極區300。
基底100例如為具有第二導電型的磊晶層。舉例而言，基底100可為N型磊晶層，但本發明不以此為限。基底100例如具有多個溝渠T，且後續將介紹的閘極結構G設置於溝渠T中。
閘極結構G例如設置於溝渠T中，且包括遮蔽閘極SG、控制閘極CG、第一絕緣層112、第二絕緣層114以及第三絕緣層116。遮蔽閘極SG例如包括有下部閘極SG1以及設置於下部閘極SG1上的上部閘極SG2，其中下部閘極SG1例如由前述的第一導電層120以及第二導電層130所構成，且上部閘極SG2例如由前述的第三導電層140所構成。在本實施例中，下部閘極SG1包括由多個電極組成的階梯式結構，且多個電極中的一者的寬度隨著越遠離上部電極SG2而越小。詳細地說，下部閘極SG1包括由前述的第一導電層120以及第二導電層130所組成的階梯式結構。
第一導電層120例如呈近似矩形的形狀且具有第一寬度W1。在一些實施例中，第一導電層120的頂表面至第一導電層120的底表面的高度為1.5μm~2.0μm。第一導電層120可例如具有弧形底面，本發明不以此為限。
第二導電層130例如具有階梯狀結構。在本實施例中，第二導電層130具有包括兩個階梯的階梯狀結構，且包括依序層疊的第一電極132、第二電極134以及第三電極136，但本發明不以此為限。在一些實施例中，第一電極132的頂表面至第一電極132的底表面的高度為0.7μm~1.2μm，第二電極134的頂表面至第二電極134的底表面的高度為0.7μm~1.2μm，且第三電極136的頂表面至第三電極136的底表面的高度為0.3μm~0.6μm。另外，在一些實施例中，第一電極132與溝渠T的側壁之間的距離為4000Å~4500Å，第二電極134與溝渠T的側壁之間的距離為3000Å~3500Å，且第三電極136與溝渠T的側壁之間的距離為2000Å~2500Å。
第三導電層140亦例如呈近似矩形的形狀且具有第三寬度W3。在一些實施例中，第三導電層140的頂表面至第三導電層140的底表面的高度為0.1μm~0.3μm。另外，在一些實施例中，第三導電層140與溝渠T的側壁之間的距離為3000Å~3500Å。
從另一個角度來看，在本實施例中，第三電極136（第二導電層130的平台段）具有第二寬度W23_1，第二電極134（第二導電層130的第一階階梯段）具有第二寬度W23_2，且第一電極132（第二導電層130的第二階階梯段）具有第二寬度W23_3，其中第二寬度W23_1大於第二寬度W23_2，第二寬度W23_2大於第二寬度W23_3，且第二寬度W23_3大於第一寬度W1。在本實施例中，上部閘極SG2的寬度小於最靠近上部閘極SG2的下部閘極SG1中的電極的寬度。詳細地說，最靠近上部閘極SG2的電極為第二導電層130中的第三電極136，如圖1O所示出，且上部閘極SG2具有的第三寬度W3小於第三電極136具有的第二寬度W23_1。控制閘極CG例如設置於遮蔽閘極SG上且經由第二絕緣層114分隔。在一些實施例中，控制閘極CG與遮蔽閘極SG可包括相似的材料，其可為摻雜多晶矽。
第一絕緣層112例如設置於遮蔽閘極SG與基底100之間，第二絕緣層114例如設置於遮蔽閘極SG上並作為閘間絕緣層以將遮蔽閘極SG與控制閘極CG分隔，且第三絕緣層116例如設置於控制閘極CG與基底100之間。在一些實施例中，第一絕緣層112、第二絕緣層114與第三絕緣層116可包括相似的材料，其可為氧化矽。
基底區200例如設置於基底100中且位於相鄰的溝渠T之間。在一些實施例中，基底區200具有第一導電型。舉例而言，基底區200可為P型井區且包括硼。源極區300例如設置於基底區200中。在一些實施例中，源極區300具有第二導電型。舉例而言，源極區300可為N型井區且包括磷或砷。
在一些實施例中，半導體元件10可更包括接觸窗500A、接觸窗500B、內連線層600A以及內連線層600B。接觸窗500A、接觸窗500B、內連線層600A以及內連線層600B具有的材料、功能及其製造方法可參照前述實施例，於此不再贅述。
在本實施例中，藉由使遮蔽閘極SG包括的第二導電層130具有階梯狀結構且具有上述的參數設計，可提高本實施例的半導體元件10的電場分布，近而提升半導體元件10的崩潰電壓。另外，由於第二導電層130具有階梯狀結構，其意謂著設置於溝渠T的側壁與遮蔽閘極SG之間的第一絕緣層112亦相對於先前技術的半導體元件中的相應絕緣層來得薄，因此，本實施例的半導體元件10之間的元件間距可縮短而藉此可降低半導體元件10的導通電阻。再者，通過使第三導電層140具有的第三寬度W3小於最靠近上部閘極SG2的下部閘極SG1中的電極的寬度（第三電極136具有的第二寬度W23_1），本實施例的半導體元件10可避免因第二導電層130具有階梯狀結構設計而導致產生過高的閘極至汲極電容，近而避免增加半導體元件10於切換時產生的損耗。
綜上所述，本發明提供一種包括有新穎的遮蔽閘極設計的半導體元件，其中遮蔽閘極包括有下部閘極以及上部閘極，下部閘極包括由多個電極組成的階梯式結構，上部閘極的寬度小於最靠近其的下部閘極中的電極的寬度。基於此，本發明的半導體元件可具有經提高的崩潰電壓以及經降低的導通電阻，且可避免閘極至汲極電容增加，進而保持本發明的半導體元件的電性且提高夾止能力。
10:半導體元件 100:基底 100T:頂表面 110、400、IL:絕緣層 110a、110b、110c、110d、110e:絕緣材料層 112:第一絕緣層 114:第二絕緣層 116:第三絕緣層 118:第四絕緣層 120:第一導電層 120a、120b、120c:導電材料層 130:第二導電層 132:第一電極 134:第二電極 136:第三電極 140:第三導電層 200:基底區 300:源極區 500A、500B:接觸窗 600A、600B:內連線層 CG:控制閘極 G:閘極結構 SA:犧牲層 SG:遮蔽閘極 SG1:下部閘極 SG2:上部閘極 SP1:第一容置空間 SP21、SP22、SP23:第二容置空間 SP3:第三容置空間 T:溝渠 W1:第一寬度 W21、W22_1、W22_2、W23_1、W23_2、W23_3:第二寬度 W3:第三寬度
圖1A至1O為依照本發明一實施例所繪示的一種半導體元件的製造方法的剖面示意圖。
10:半導體元件
100:基底
110、400:絕緣層
120:第一導電層
130:第二導電層
132:第一電極
134:第二電極
136:第三電極
140:第三導電層
200:基底區
300:源極區
500A、500B:接觸窗
600A、600B:內連線層
CG:控制閘極
G:閘極結構
SG:遮蔽閘極
SG1:下部閘極
SG2:上部閘極
W1:第一寬度
W23_1、W23_2、W23_3:第二寬度
W3:第三寬度

Claims (12)

  1. 一種半導體元件，包括： 基底，具有溝渠；以及 閘極結構，設置於所述溝渠中且包括： 遮蔽閘極，包括下部閘極以及設置於所述下部閘極上的上部閘極， 其中所述下部閘極包括由多個電極組成的階梯式結構，且所述多個電極中的一者的寬度隨著越遠離所述上部閘極而越小， 其中所述上部閘極的寬度小於最靠近所述上部閘極的所述下部閘極中的所述電極的寬度； 控制閘極，設置於所述遮蔽閘極上； 第一絕緣層，設置於所述遮蔽閘極與所述基底之間； 第二絕緣層，設置於所述遮蔽閘極上，以將所述遮蔽閘極與所述控制閘極分隔；以及 第三絕緣層，設置於所述控制閘極與所述基底之間。
  2. 如請求項1所述的半導體元件，其中所述下部閘極包括第一導電層以及第二導電層，其中所述第二導電層設置於所述第一導電層上，且所述第二導電層包括所述多個電極。
  3. 如請求項2所述的半導體元件，其中所述第二導電層包括依序層疊的第一電極、第二電極以及第三電極，所述第三電極的寬度大於所述第二電極的寬度，所述第二電極的寬度大於所述第一電極的寬度。
  4. 如請求項3所述的半導體元件，其中所述第一電極的寬度大於所述第一導電層的寬度。
  5. 如請求項1所述的半導體元件，其更包括： 基底區，設置於所述基底中且位於相鄰的溝渠之間，具有第一導電型；以及 源極區，設置於所述基底區中，且具有第二導電型， 其中所述第一導電型為P型，且所述第二導電型為N型；或者所述第一導電型為N型，且所述第二導電型為P型。
  6. 如請求項2所述的半導體元件，其中所述第一導電層的頂表面至所述第一導電層的底表面的高度為1.5μm~2.0μm。
  7. 如請求項2所述的半導體元件，其中所述第一電極的頂表面至所述第一電極的底表面的高度為0.7μm~1.2μm，所述第二電極的頂表面至所述第二電極的底表面的高度為0.7μm~1.2μm，且所述第三電極的頂表面至所述第三電極的底表面的高度為0.3μm~0.6μm。
  8. 如請求項2所述的半導體元件，其中所述第一電極與所述溝渠的側壁之間的距離為4000Å~4500Å，所述第二電極與所述溝渠的側壁之間的距離為3000Å~3500Å，且所述第三電極與所述溝渠的側壁之間的距離為2000Å~2500Å。
  9. 一種半導體元件的製造方法，包括： 提供包括溝渠的基底，所述基底上形成有絕緣材料層，其中所述溝渠包括第一容置空間； 於所述溝渠中形成遮蔽閘極，其包括以下步驟： 步驟(a)：於所述溝渠中填入第一導電材料層； 步驟(b)：於所述溝渠中移除部分的第一導電材料層，以暴露出部分的所述第一容置空間； 步驟(c)：利用等向性蝕刻製程於所述溝渠中移除部分的所述絕緣材料層； 步驟(d)：重複多次所述步驟(b)至所述步驟(c)的循環，以於所述溝渠中形成第一導電層以及具有階梯式結構的第二容置空間； 步驟(e)：於所述溝渠中形成第二導電層，其中所述第二導電層部分地填入所述第二容置空間中，且所述第二導電層包括由多個電極組成的階梯式結構； 步驟(f)：於所述溝渠的所述第二容置空間中形成犧牲層，其中所述犧牲層設置於所述溝渠的側壁上，以形成第三容置空間；以及 步驟(g)：於所述溝渠中形成第三導電層，其中所述第三導電層部分地填入所述第三容置空間中； 於所述溝渠中移除所述犧牲層以及部分的絕緣材料層；以及 於所述溝渠中形成控制閘極， 其中所述第二導電層包括的所述多個電極中的一者的寬度隨著越遠離所述第三導電層而越小，且所述第三導電層的寬度小於所述第二導電層中最靠近所述第三導電層的所述電極的寬度。
  10. 如請求項9所述的半導體元件的製造方法，其中在於所述溝渠中形成所述遮蔽閘極的步驟中，進行三次所述步驟(b)至所述步驟(c)的循環。
  11. 如請求項9所述的半導體元件的製造方法，其中在於所述溝渠中移除所述犧牲層以及部分的所述絕緣材料層的步驟之後，更包括於所述遮蔽閘極上形成閘間絕緣層，其中所述閘間絕緣層將所述遮蔽閘極與所述控制閘極分隔。
  12. 如請求項9所述的半導體元件的製造方法，其中在於所述溝渠中形成所述控制閘極之後，更包括： 於所述基底中形成具有第一導電型的基底區，其中所述基底區位於相鄰的溝渠之間；以及 於所述基底區中形成具有第二導電型的源極區， 其中所述第一導電型為P型，且所述第二導電型為N型；或者所述第一導電型為N型，且所述第二導電型為P型。
TW110140156A 2021-10-28 2021-10-28 半導體元件及其製造方法 TWI798899B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110140156A TWI798899B (zh) 2021-10-28 2021-10-28 半導體元件及其製造方法
CN202111338518.2A CN116053309A (zh) 2021-10-28 2021-11-12 半导体元件及其制造方法
US17/546,072 US20230132488A1 (en) 2021-10-28 2021-12-09 Semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110140156A TWI798899B (zh) 2021-10-28 2021-10-28 半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI798899B TWI798899B (zh) 2023-04-11
TW202318666A true TW202318666A (zh) 2023-05-01

Family

ID=86122325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110140156A TWI798899B (zh) 2021-10-28 2021-10-28 半導體元件及其製造方法

Country Status (3)

Country Link
US (1) US20230132488A1 (zh)
CN (1) CN116053309A (zh)
TW (1) TWI798899B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022181754A (ja) * 2021-05-27 2022-12-08 株式会社東芝 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618601B2 (en) * 2009-08-14 2013-12-31 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET with increased source-metal contact
US7989293B2 (en) * 2009-02-24 2011-08-02 Maxpower Semiconductor, Inc. Trench device structure and fabrication
US8362550B2 (en) * 2011-01-20 2013-01-29 Fairchild Semiconductor Corporation Trench power MOSFET with reduced on-resistance
US8889532B2 (en) * 2011-06-27 2014-11-18 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device and structure
US9048214B2 (en) * 2012-08-21 2015-06-02 Semiconductor Components Industries, Llc Bidirectional field effect transistor and method
WO2016014224A1 (en) * 2014-07-25 2016-01-28 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
CN107681006A (zh) * 2017-11-01 2018-02-09 苏州凤凰芯电子科技有限公司 一种具有阶梯形氧化层的屏蔽栅mos结构
US11127852B2 (en) * 2018-12-27 2021-09-21 Texas Instruments Incorporated Vertical trench gate MOSFET with deep well region for junction termination
US11189702B2 (en) * 2019-01-30 2021-11-30 Vishay SIliconix, LLC Split gate semiconductor with non-uniform trench oxide
US20220052170A1 (en) * 2020-08-11 2022-02-17 Maxpower Semiconductor, Inc. Mosfet with distributed doped p-shield zones under trenches

Also Published As

Publication number Publication date
CN116053309A (zh) 2023-05-02
TWI798899B (zh) 2023-04-11
US20230132488A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US10854622B2 (en) Vertical memory devices and methods of manufacturing the same
US10559591B2 (en) Vertical memory devices and methods of manufacturing the same
KR102332359B1 (ko) 수직형 메모리 장치
CN107112328B (zh) 具有同时形成的低电压逻辑器件和高电压逻辑器件的非易失性存储器阵列
CN104157688B (zh) 具有槽屏蔽电极结构的半导体器件
EP2948982B1 (en) Non-volatile memory cells with enhanced channel region effective width, and method of making same
JP2015028982A (ja) 不揮発性記憶装置およびその製造方法
KR101547386B1 (ko) 디커플링 ｆｉｎｆｅｔ 캐패시터
TW201340326A (zh) 用於在溝槽功率ｍｏｓｆｅｔｓ中優化端接設計的不對稱多晶矽柵極的製備方法
KR20150061429A (ko) 수직형 메모리 장치 및 그 제조 방법
CN111312720A (zh) 垂直半导体器件
CN114203717A (zh) 存储器装置
KR20200065688A (ko) 수직형 메모리 장치
KR20180063947A (ko) 반도체 메모리 소자
KR20200141257A (ko) 메모리 장치 및 그 제조 방법
TWI798899B (zh) 半導體元件及其製造方法
CN112563282A (zh) 半导体装置
US20240244826A1 (en) Semiconductor device having transistor device of three-dimensional structure
CN112447722A (zh) 半导体元件及其制备方法
KR20200078779A (ko) 수직형 메모리 장치
KR102449608B1 (ko) 반도체 소자의 제조 방법
CN116844964A (zh) 一种屏蔽栅沟槽mos结构及其制备方法
CN109411536B (zh) 具有周围有基础绝缘结构的有源柱的半导体装置
KR20210014444A (ko) 반도체 소자
JP5986361B2 (ja) 半導体装置及びその製造方法