TW202316574A

TW202316574A - 電路基板

Info

Publication number: TW202316574A
Application number: TW110137725A
Authority: TW
Inventors: 吳振中; 江俊毅
Original assignee: 友達光電股份有限公司
Priority date: 2021-10-12
Filing date: 2021-10-12
Publication date: 2023-04-16
Also published as: CN114585149A

Abstract

一種電路基板，包括：基板、第一導電層、絕緣層以及第二導電層。第一導電層位於基板上。絕緣層位於第一導電層及基板上，且具有凹槽，其中，凹槽於基板的正投影位於第一導電層於基板的正投影之外。第二導電層位於絕緣層上，且第二導電層的至少一部分位於凹槽中。

Description

電路基板

本發明是有關於一種電路基板。

隨著元件尺寸越來越小，走線的線寬設計也越來越細（例如小至4 μm）。然而，極細的走線由於附著面積小，造成其附著力小，因而容易在後續的水洗或風刀過程中受外力剝離，導致走線出現斷線瑕疵而影響產品良率。

本發明提供一種電路基板，具有提高的產品良率。

本發明的一個實施例提出一種電路基板，包括：基板；第一導電層，位於基板上；絕緣層，位於第一導電層及基板上，且具有凹槽，其中，凹槽於基板的正投影位於第一導電層於基板的正投影之外；以及第二導電層，位於絕緣層上，且第二導電層的至少一部分位於凹槽中。

在本發明的一實施例中，上述的凹槽貫穿絕緣層。

在本發明的一實施例中，上述的凹槽未貫穿絕緣層。

在本發明的一實施例中，上述的第二導電層包括第一導線段，且第一導線段完全位於凹槽中。

在本發明的一實施例中，上述的第一導線段的線寬小於或等於4 μm。

在本發明的一實施例中，上述的第一導線段的底面與第一導電層的底面位於同一水平面。

在本發明的一實施例中，上述的凹槽的槽寬小於或等於8 μm。

在本發明的一實施例中，上述的凹槽的槽長小於或等於300 μm。

在本發明的一實施例中，上述的絕緣層的厚度介於2,000Å至10,000Å之間。

在本發明的一實施例中，上述的絕緣層的材質包含無機材料或有機材料。

在本發明的一實施例中，上述的第二導電層包括第二導線段，且第二導線段的第一部分位於凹槽中，第二導線段的第二部分位於凹槽外。

在本發明的一實施例中，上述的第二導電層還包括第三導線段，第三導線段與第二導線段分離，且第三導線段重疊第一導電層。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反地，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」或「耦合」可為二元件間存在其它元件。

應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的第一「元件」、「部件」、「區域」、「層」或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的「下」側的元件將被定向在其他元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「下」或「下方」可以包括上方和下方的取向。

考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制），本文使用的「約」、「近似」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」、或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

圖1A是依照本發明一實施例的電路基板10的局部上視示意圖。圖1B是沿圖1A的剖面線A-A’所作的剖面示意圖。請參照圖1A至圖1B，電路基板10包括：基板110；第一導電層120，位於基板110上；絕緣層130，位於第一導電層120及基板110上，且具有凹槽GV1，其中，凹槽GV1於基板110的正投影位於第一導電層120於基板110的正投影之外；以及第二導電層140，位於凹槽GV1中。

在本發明的一實施例的電路基板10中，藉由將第二導電層140設置於凹槽GV1中，能夠在後續製程（例如水洗製程、風刀製程）的過程中防止第二導電層140被外力剝離，從而提高產品良率。

以下，配合圖1A至圖1B，繼續說明電路基板10的各個元件的實施方式，但本發明不以此為限。

請參照圖1A，電路基板10的基板110可以承載第一導電層120、絕緣層130以及第二導電層140等膜層。此處，僅是示意性地繪示各個膜層的可能設置，關於各膜層的詳細佈局方式，可根據設計需求而定。

在本實施例中，基板110的材質可以是玻璃，但不限於此。在一些實施例中，基板110的材質也可以是石英、有機聚合物、或是不透光/反射材料（例如：晶圓、陶瓷等）、或是其它可適用的材料。

在本實施例中，第一導電層120可以包括導線121以及導線122，其中導線121沿第一方向D1延伸，導線122沿第二方向D2延伸，且第二方向D2與第一方向D1不相同。舉例而言，導線121可以是共用電極，導線122可以是掃描線。在一些實施例中，第一導電層120還可以包括導線123以及導線124，其中導線123平行導線121延伸，且導線124平行導線122延伸。舉例而言，導線123以及導線124可以皆為電性連接導線121的共用電極。

基於導電性的考量，第一導電層120的材料可以包括金屬，例如銅（Cu）、鋁（Al）、鉬（Mo）、鈦（Ti）、銀（Ag）、鉻（Cr）、或釹（Nd）、或上述金屬的任意組合之合金。第一導電層120也可以使用其他導電材料，例如：金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層、或是其它具有導電性質之材料。

在本實施例中，絕緣層130可以覆蓋第一導電層120及基板110，且第一導電層120可被夾於絕緣層130與基板110之間。絕緣層130的凹槽GV1從絕緣層130的上表面凹入絕緣層130中，也就是說，凹槽GV1的底面的水平高度低於絕緣層130的上表面的水平高度、但不低於絕緣層130的下表面的水平高度，且凹槽GV1可以設置於後續欲形成第二導電層140的區域中的至少一部分區域，以使至少一部分的第二導電層140的下表面的水平高度能夠局部低於絕緣層130的上表面的水平高度。

在本實施例中，凹槽GV1可以貫穿絕緣層130，但不限於此。具體而言，當凹槽GV1貫穿絕緣層130時，凹槽GV1的底面可與絕緣層130的下表面位於同一水平面，且凹槽GV1的底面可以是基板110的上表面。為了避免第一導電層120與第二導電層140之間通過凹槽GV1產生不必要的電性連接，凹槽GV1不設置於重疊第一導電層120之處。也就是說，凹槽GV1於基板110的正投影可在第一導電層120於基板110的正投影之外。

在本實施例中，絕緣層130的厚度Ti可以大於或等於2,000Å，例如2,500Å或3,500Å，但不限於此。在一些實施例中，絕緣層130的厚度Ti可以小於或等於10,000Å，例如8,000Å或4,000Å，但不以此為限。

為了避免重疊第一導電層120，在一些實施例中，凹槽GV1可以具有槽寬Wg，且槽寬Wg可以小於或等於8 μm，例如7 μm或5 μm，但不限於此。在一些實施例中，凹槽GV1可以具有槽長Lg，且槽長Lg可以小於或等於300 μm，例如約為250 μm或180 μm，但不以此為限。

在一些實施例中，絕緣層130還可以視需要具有多個通孔VA，且絕緣層130可以在需要將第二導電層140電性連接至第一導電層120之處設置通孔VA，也就是說，第二導電層140可以通過通孔VA電性連接第一導電層120。

絕緣層130的材料可以包括無機材料、有機材料或其組合。無機材料例如是：氧化矽（SiOx）、氮化矽（SiNx）、氮氧化矽（SiOxNy）、氧化鋁（AlxOy）、或上述至少二種材料的堆疊層，但不限於此。有機材料例如是：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料，但不限於此。在本實施例中，絕緣層130可為單一膜層，但不限於此。在其他實施例中，絕緣層130也可以由多個膜層堆疊而成。

在本實施例中，第二導電層140可以包括沿第一方向D1延伸的導線141以及導線142，導線141與導線142可以大體上相互平行且分離。在一些實施例中，導線141例如是資料線，導線142例如是橋接線。在一些實施例中，導線142可重疊導線121，且導線142可以通過通孔VA電性連接導線121。基於導電性的考量，第二導電層140的材料可以包括金屬，例如銅（Cu）、鋁（Al）、鉬（Mo）、鈦（Ti）、銀（Ag）、鉻（Cr）、或釹（Nd）、或上述金屬的任意組合之合金。第二導電層140也可以使用其他導電材料，例如：金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層、或是其它具有導電性質之材料。

在本實施例中，導線141可以部分位於凹槽GV1中。舉例而言，導線141可以包括導線段S1，且導線段S1的線寬Ww可以小於凹槽GV1的槽寬Wg，使得導線段S1可以完全位於凹槽GV1中。由於凹槽GV1貫穿絕緣層130，因此，導線段S1的底面可以與第一導電層120的導線121的底面位於同一水平面。在一些實施例中，導線段S1的線寬Ww可以小於或等於4 μm，例如3 μm或2 μm。由於導線段S1位於凹槽GV1中，當進行諸如水洗或風刀等處理時，外力不易作用於凹槽GV1內，因此，能夠防止外力直接作用於導線段S1與下方膜層（例如基板110）之間的界面，進而減少或大致上完全消除導線段S1受外力剝離的情況。

以下，使用圖2至圖3B繼續說明本發明的其他實施例，並且，沿用圖1A至圖1B的實施例的元件標號與相關內容，其中，採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明，可參考圖1A至圖1B的實施例，在以下的說明中不再重述。

圖2是依照本發明一實施例的電路基板20的剖面示意圖。電路基板20包括基板110、第一導電層120、絕緣層130以及第二導電層140。第二導電層140包括導線141、142，且導線141的導線段S1位於絕緣層130的凹槽GV2中。

與如圖1A至圖1B所示的電路基板10相比，圖2所示的電路基板20的不同之處在於：電路基板20的絕緣層130的凹槽GV2未貫穿絕緣層130。

在本實施例中，由於凹槽GV2未貫穿絕緣層130，因此，導線段S1的底面與第一導電層120的底面並非位於同一水平面，但導線段S1的底面的水平高度仍低於絕緣層130的上表面的水平高度。如此一來，在進行諸如水洗或風刀等處理時，能夠防止外力直接作用於導線段S1與下方膜層（例如基板110）之間的界面，使得導線段S1不易受外力剝離。

圖3A是依照本發明一實施例的電路基板30的局部上視示意圖。圖3B是沿圖3A的剖面線B-B’所作的剖面示意圖。請同時參照圖3A至圖3B，電路基板30包括基板110、第一導電層120、絕緣層130以及第二導電層340。絕緣層130具有凹槽GV3，且第二導電層340包括導線341、342。

與如圖1A至圖1B所示的電路基板10相比，圖3A至圖3B所示的電路基板30的不同之處在於：導線341的導線段S2的一部分位於絕緣層130的凹槽GV3內，導線段S2的另一部分位於絕緣層130的凹槽GV3外。

舉例而言，請參照圖3B，在本實施例中，導線段S2可以包括第一部分P1、第二部分P2以及第三部分P3，其中第二部分P2以及第三部分P3分別位於第一部分P1的相對兩側，且第一部分P1位於凹槽GV3中，第二部分P2以及第三部分P3位於凹槽GV3外，使得第二部分P2與基板110的間距G2大於第一部分P1與基板110的間距G1。由於第一部分P1的底面貼合於凹槽GV3中，在進行水洗及風刀處理之後，可觀察到導線341並未受外力剝離。

在一些實施例中，電路基板30還可以包括緩衝層BF，緩衝層BF可以位於基板110與第一導電層120之間，以將第一導電層120與基板110隔離。

在本實施例中，第二導電層340的導線342可以包括重疊第一導電層120的導線段S3，且導線段S3與基板110的間距G3可以大於導線段S2的第二部分P2與基板110的間距G2。在一些實施例中，導線段S3還可以通過通孔VA電性連接第一導電層120。

綜上所述，本發明的電路基板藉由將線寬極細的導線部分設置於凹槽中，能夠明顯減少或大體上完全消除導線在後續處理（例如水洗或風刀處理）的過程中受外力剝離或斷線的情況，從而提高電路基板的產品良率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20、30:電路基板 110:基板 120:第一導電層 121、122、123、124:導線 130:絕緣層 140、340:第二導電層 141、142、341、342:導線 A-A’:剖面線 B-B’:剖面線 BF:緩衝層 D1:第一方向 D2:第二方向 G1、G2、G3:間距 GV1、GV2、GV3:凹槽 Lg:槽長 P1:第一部分 P2:第二部分 P3:第三部分 S1、S2、S3:導線段 Ti:厚度 VA:通孔 Wg:槽寬 Ww:線寬

圖1A是依照本發明一實施例的電路基板10的局部上視示意圖。圖1B是沿圖1A的剖面線A-A’所作的剖面示意圖。圖2是依照本發明一實施例的電路基板20的剖面示意圖。圖3A是依照本發明一實施例的電路基板30的局部上視示意圖。圖3B是沿圖3A的剖面線B-B’所作的剖面示意圖。

10:電路基板

110:基板

120:第一導電層

121、122、123、124:導線

130:絕緣層

140:第二導電層

141、142:導線

A-A’:剖面線

D1:第一方向

D2:第二方向

GV1:凹槽

Lg:槽長

S1:導線段

VA:通孔

Wg:槽寬

Claims

一種電路基板，包括：基板；第一導電層，位於所述基板上；絕緣層，位於所述第一導電層及所述基板上，且具有凹槽，其中，所述凹槽於所述基板的正投影在所述第一導電層於所述基板的正投影之外；以及第二導電層，位於所述絕緣層上，且所述第二導電層的至少一部分位於所述凹槽中。
如請求項1所述的電路基板，其中所述凹槽貫穿所述絕緣層。
如請求項1所述的電路基板，其中所述凹槽未貫穿所述絕緣層。
如請求項1所述的電路基板，其中所述第二導電層包括第一導線段，且所述第一導線段完全位於所述凹槽中。
如請求項4所述的電路基板，其中所述第一導線段的線寬小於或等於4 μm。
如請求項4所述的電路基板，其中所述第一導線段的底面與所述第一導電層的底面位於同一水平面。
如請求項1所述的電路基板，其中所述凹槽的槽寬小於或等於8 μm。
如請求項1所述的電路基板，其中所述凹槽的槽長小於或等於300 μm。
如請求項1所述的電路基板，其中所述絕緣層的厚度介於2,000Å至10,000Å之間。
如請求項1所述的電路基板，其中所述絕緣層的材質包含無機材料或有機材料。
如請求項1所述的電路基板，其中所述第二導電層包括第二導線段，且所述第二導線段的第一部分位於所述凹槽內，所述第二導線段的第二部分位於所述凹槽外。
如請求項11所述的電路基板，其中所述第二導電層還包括第三導線段，所述第三導線段與所述第二導線段分離，且所述第三導線段重疊所述第一導電層。