TW202301477A - 具有互連部的半導體元件及其製備方法 - Google Patents

具有互連部的半導體元件及其製備方法 Download PDF

Info

Publication number
TW202301477A
TW202301477A TW110137818A TW110137818A TW202301477A TW 202301477 A TW202301477 A TW 202301477A TW 110137818 A TW110137818 A TW 110137818A TW 110137818 A TW110137818 A TW 110137818A TW 202301477 A TW202301477 A TW 202301477A
Authority
TW
Taiwan
Prior art keywords
source
redistribution layer
interconnection
semiconductor device
layer
Prior art date
Application number
TW110137818A
Other languages
English (en)
Other versions
TWI825493B (zh
Inventor
莊景誠
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202301477A publication Critical patent/TW202301477A/zh
Application granted granted Critical
Publication of TWI825493B publication Critical patent/TWI825493B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本揭露提供一種具有一互連部的半導體元件及其製備方法。該半導體元件包括一元件基底；以及一互連部，設置在該元件基底上。該互連部包括一下重分布層，電性連接到該後側接觸點；以及一上重分布層，設置在該下重分布層上。該互連部亦包括一互連框架，設置在該下重分布層與該上重分布層之間並電性連接到該下重分布層與該上重分布層。該互連部還包括一鈍化結構，圍繞該互連框架設置。

Description

具有互連部的半導體元件及其製備方法
本申請案主張2021年6月15日申請之美國正式申請案第17/348,128號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種半導體元件及其製備方法。特別是有關於一種具有一互連部的半導體元件及其製備方法。
對於許多現代應用，半導體元件是不可或缺的。隨著電子科技的進步，半導體元件的尺寸變得越來越小，於此同時提供較佳的功能以及包含較大的積體電路數量。由於半導體元件的規格小型化，實現不同功能的半導體元件之不同型態與尺寸規模，整合(integrated)並封裝(packaged)在一單一模組中。再者，許多製造步驟執行於各式不同型態之半導體裝置的整合(integration)。
然而，該等半導體元件的製造與整合包含許多複雜步驟與操作。在該等半導體元件中的整合變得越加複雜。該等半導體元件之製造與整合的複雜度中的增加可造成多個缺陷，且由於額外的製成步驟，所以可能增加製造成本與時間。據此，有持續改善該等半導體元件之製造流程的需要，以便對付該等缺陷並可加強其效能。
上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件。該半導體元件包括一元件基底；以及一互連部，設置在該元件基底上。該互連部包括一下重分布層，電性連接到該後側接觸點；以及一上重分布層，設置在該下重分布層上。該互連部亦包括一互連框架，設置在該下重分布層與該上重分布層之間並電性連接到該下重分布層與該上重分布層。該互連部還包括一鈍化結構，圍繞該互連框架設置。
本揭露之另一實施例提供一種半導體元件。該半導體元件包括一元件基底；一互連部，設置在該元件基底上。該互連部包括一下重分布層，電性連接到該後側接觸點；以及一上重分布層，設置在該下重分布層上。該互連部亦具有一第一互連導體以及一第二互連導體，在該下重分布層與該上重分布層之間平行延伸。該下重分布層與該上重分布層藉由該第一互連導體與該第二互連導體而電性連接。該互連部還包括一第一鈍化襯墊以及一第二鈍化襯墊，分別圍繞該第一互連導體與該第二互連導體設置。
本揭露之再另一實施例提供一種半導體元件的製備方法。該半導體元件的製備方法包括形成一元件基底在一載體基底上；以及形成一互連部在該元件基底上。形成該互連部的該步驟包括形成一下重分布層以電性連接到該後側接觸點；形成一互連結構在該下重分布層上並電性連接到該下重分布層；以及形成一上重分布層在該互連結構上並電性連接到該互連結構。
本揭露之一實施例提供一種半導體元件。該半導體元件包括一第一源極/汲極結構，設置在一載體基底上；以及一後側接觸點，設置在該第一源極/汲極結構並電性連接到該第一源極/汲極結構。該半導體元件亦包括一互連部，設置在該後側接觸點上。該互連部包括一下重分布層，電性連接到該後側接觸點；以及一上重分布層，設置在該下重分布層上。該互連部亦包括一互連框架，設置在該下重分布層與該上重分布層之間，並電性連接到該下重分布層與該上重分布層。該互連部還包括一鈍化結構，圍繞該互連框架設置。
本揭露之另一實施例提供一種半導體元件。該半導體元件包括一第一源極/汲極結構，設置在一載體基底上；以及一後側接觸點，設置在該第一源極/汲極區上並電性連接到該第一源極/汲極結構。該半導體元件亦包括一互連部，設置在該後側接觸點上。該互連部包括一下重分布層，電性連接到該後側接觸點；以及一上重分布層，設置在該下重分布層上。該互連部亦包括一第一互連導體以及一第二互連導體，在該下重分布層與該上重分布層之間平行延伸。該下重分布層與該上重分布層藉由該第一互連導體與該第二互連導體而電性連接。該互連部還包括一第一鈍化襯墊以及一第二鈍化襯墊，分別圍繞該第一互連導體與該第二互連導體設置。
本揭露之再另一實施例提供一種半導體元件的製備方法。該半導體元件的製備方法包括形成一犧牲源極/汲極結構在一第一載體基底上；以及形成一重分布結構載該犧牲源極/汲極結構上。該製備方法亦包括將該重分布結構附接到一第二載體基底；以及在該重分布結構附接到該第二載體基底之後，移除該第一載體基底。該製備方法還包括以一第一源極/汲極結構取代該犧牲源極/汲極結構；以及形成一後側接觸點在該第一源極/汲極結構上並電性連接到該第一源極/汲極結構。此外，該製備方法包括形成一互連部在該後側接觸點上。形成該互連部的該步驟包括形成一下重分布層以電性連接到該後側接觸點；形成一互連結構在該下重分布層上並電性連接到該下重分布層；以及形成一上重分布層在該互連結構上並電性連接到該互連結構。
本揭露提供一種半導體元件及其製備方法的一些實施例。在一些實施例中，該半導體元件具有一後側接觸點以及一互連部，該後側接觸點設置在一源極/汲極結構上並電性連接到該源極/汲極結構，而該互連部設置在該後側接觸點上並電性連接到該後側接觸點。在一些實施例中，該互連部具有一上重分布層以及一互連結構，該上重分布層設置在一下重分布層上，該互連結構設置在該下重分布層與該上重分布層之間，並電性連接到該下重分布層與該上重分布層。藉由形成該互連部在該後側接觸點上，所以簡化該後段(back-end-of-line，BEOL)佈線(routing)。據此，達到實現該互連部與該後側接觸點的一模組化設計。此外，該半導體元件的製備方法是簡單的，而且顯著地降低該半導體元件的製造成本與時間。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
圖1是剖視示意圖，例示本揭露一些實施例的半導體元件100A。在一些實施例中，半導體元件100A包括一載體基底201；以及一重分布結構140，設置在載體基底201上。如所描述，重分布結構140包括二個介電層133、125以及三個導電層135、131、129。在其他實施例中，重分布結構140可包括任何數量的介電層、導電層以及通孔。
再者，半導體元件100A包括一介電層123，設置在重分布結構140上；以及複數個源極/汲極結構119A、211B、211C以及複數個晶種層121A、121B以及121C，設置在介電層123中。在一些實施例中，源極/汲極結構119A、211B、211C分別設置在晶種層121A、121B以及121C上。雖然圖1僅顯示三個源極/汲極結構，但應該理解是為了便於描述，且取決於半導體元件100A的功能需求而可使用任意數量的源極/汲極結構。
在一些實施例中，半導體元件100A還包括一前側接觸點127，設置在重分布結構140的晶種層121A與導電層129之間。在一些實施例中，源極/汲極結構119A經由晶種層121A、前側接觸點127以及重分布結構140的導電層129、131、133而電性連接到載體基底210。在一些實施例中，源極/汲極結構211B、211C則與重分布結構140電性絕緣。
在一些實施例中，半導體元件100A包括一絕緣結構109，設置在介電層123上；一鰭結構105A以及後側接觸點213B、213C，被絕緣結構109所圍繞。再者，鰭結構105A設置在源極/汲極結構119上，且後側接觸點213B、213C分別設置在源極/汲極結構211B、211C上。此外，半導體元件100A包括一圖案化遮罩203，設置在鰭結構105A上；以及一重分布結構240，設置在絕緣結構109與圖案化遮罩203上。如所描述，重分布結構240包括三個導電層215、219、221以及一個介電層217。在其他實施例中，重分布結構240可包括任何數量的導電層、通孔以及介電層。
仍請參考圖1，依據一些實施例，一互連部300設置在重分布結構240上。在一些實施例中，互連部300包括一下重分布層301、一上重分布層327以及一互連框架325，互連框架325設置在下重分布層301與上重分布層327之間，並電性連接到下重分布層301與上重分布層327。此外，依據一些實施例，下重分布曾301經由重分布結構240與後側接觸點213B、213C而電性連接到源極/汲極結構211B、211C。
下重分布層301與上重分布層327均可包括一或多個介電部(圖未示)以及一或多個導電部(圖未示)，介電部的數量以及導電部的數量取決於重分布層的佈線需求。在一些實施例中，互連部300亦包括一介電結構以及一鈍化結構，設置在下重分布層301與上重分布層327之間。在一些實施例中，互連框架325設置在介電結構中，而介電結構被鈍化結構所圍繞。在一些實施例中，依據一些實施例，介電結構包括一下部307以及一上部317，而鈍化結構包括一下部303以及一上部315。
如所描述，互連框架325包括兩個通孔部309與313、三個通孔部319、313與323以及一線部311，兩個通孔部309與313經過介電結構的下部307垂直延伸，三個通孔部319、313與323經過介電結構的上部317垂直延伸，線部311在通孔部309與321之間水平延伸。在其他實施例中，互連框架325可包括任意數量的線部與通孔部。如圖1所示，依據一些實施例，通孔部319與323分別設置在通孔部309與313上，並分別電性連接到通孔部309與313。
圖2是剖視示意圖，例示本揭露一些實施例的半導體元件100B。半導體元件100B類似於半導體元件100A，而相同元件編號表示相同元件，且不再重複相同元件的一些細節或詳細描述。
在一些實施例中，半導體元件100B包括一互連部400，設置在重分布結構240上。在一些實施例中，互連部400包括一下重分布層401、一上重分布層427以及互連導體413A、413B，互連導體413A、413B在下重分布層401與上重分布層427之間平行延伸。在一些實施例中，上重分布層427與下重分布層401藉由互連導體413A與413B而電性連接。此外，依據一些實施例，下重分布層401藉由重分布結構240與後側接觸點213B、213C而電性連接導源極/汲極結構211B、211C。
下重分布層401與上重分布層427均可包括一或多個介電部(圖未示)以及一或多個導電部(圖未示)，介電部的數量以及導電部的數量取決於重分布層的佈線需求。在一些實施例中，互連部400亦包括一鈍化襯墊411A以及一鈍化襯墊411B，鈍化襯墊411A圍繞互連導體413A設置，鈍化襯墊411B圍繞互連導體413B設置。再者，鈍化襯墊411A、411B被一氣隙結構430所圍繞。
在一些實施例中，氣隙結構430包括氣隙430A、430B、430C。如圖2所示，互連導體413A設置在氣隙結構430的氣隙430A與430B之間，且互連導體413B設置在氣隙結構430的氣隙430B與430C之間。雖然在圖2的剖視圖中顯示三個氣隙430A、430B、430C，但三個氣隙在其他剖視圖中則為相互連接。
在一些實施例中，互連導體413A、413B的各側壁完全分別被鈍化襯墊411A、411B所覆蓋，以使鈍化襯墊411A、411B直接接觸下重分布層401與上重分布層427。換言之，第一互連導體413A、413B分別藉由鈍化襯墊411A、411B而與氣隙結構430分隔開。如所描述，半導體元件100B的互連部400包括兩個互連導體413A、413B。在其他實施例中，互連部400可包括任意數量的互連導體。
圖3是流程示意圖，例示本揭露一些實施例的半導體元件(例如半導體元件100A與100B)的製備方法10，而依據一些實施例，製備方法10包括步驟S11、S13、S15、S17、S19、S21、S23以及S25。圖4是流程示意圖，例示對應製備方法10之步驟S25的步驟S25-1的多個子步驟。步驟S25-1包括子步驟S31、S33、S35以及S37。圖5是流程示意圖，例示對應製備方法10之步驟S25的步驟S25-2的多個子步驟。步驟S25-2包括子步驟S41、S43、S45、S47、S49、S51、S53以及S55。圖3的步驟S11到S25、圖4的子步驟S31到S37以及圖5的子步驟S41到S55為首次簡短引入，之後則結合下列圖式進行詳細說明。
如圖6所示，依據一些實施例，一蝕刻終止層103以及一半導體層105可依序形成在一第一載體基底101上。在一些實施例中，第一載體基底101用於當作一暫時基底。在接下來的處理步驟期間，暫時基底提供機械及結構支撐，例如在之後詳細描述的那些處理步驟。在一些實施例中，第一載體基底101包含一半導體材料、陶瓷材料、聚合材料、金屬材料、其他可應用的材料或其組合。在一些實施例中，第一載體基底101為一玻璃基底。
在一些實施例中，蝕刻終止層103包含氧化矽、氮化矽、氮氧化矽及/或其他適合的材料。再者，蝕刻終止層103的製作技術可包含一化學氣相沉積(CVD)製程、一物理氣相沉積PVD)製程、一原子層沉積(ALD)製程、一旋轉塗佈製程或其他適合的製程。在一些實施例中，半導體層105包含多晶矽、非晶矽及/或半導電材料，且其製作技術可包含一沉積製程，例如一CVD製程、一PVD製程或一ALD製程。再者，依據一些實施例，一圖案化遮罩107形成在半導體層105上。圖案化遮罩107的製作技術可包含沉積製程以及接續的一圖案化製程。
接著，如圖7所示，依據一些實施例，在半導體層105上使用圖案化遮罩107當作一遮罩而執行一蝕刻製程。結果，獲得一基層(base layer)105’以及在基層105’上的複數個鰭結構105A、105B、105C。蝕刻製程可為一乾蝕刻製程或一濕蝕刻製程。
在一些實施例中，藉由一乾蝕刻製程以蝕刻半導體層105。乾蝕刻製程包括使用一氟基蝕刻氣體，例如SF 6、C xF y、NF 3或其組合。蝕刻製程可為一時控(time-controlled)製程，且繼續直到鰭結構105A、105B、1045C達到一預定高度為止。在一些其他實施例中，每一鰭結構105A、105B、105C具有一寬度，其從上部到下部而逐漸變寬。
如圖8所示，依據一些實施例，在鰭結構105A、105B、105C形成之後，可移除圖案化遮罩107，而一絕緣結構109形成在鰭結構105A、105B、105C之間。在一些實施例中，絕緣結構109為一淺溝隔離(STI)結構，其圍繞每一鰭結構105A、105B、105C的下部。在一些實施例中，鰭結構105A、105B、105C的各下部被絕緣結構109所圍繞，同時鰭結構105A、105B、105C的各上部則從絕緣結構109突伸。
絕緣結構109經配置以避免電性干擾或擾(crosstalk)。在一些實施例中，絕緣結構109包含氧化矽、氮化矽、氮氧化矽或其他低介電常數(low-k)的介電材料。此外，絕緣結構109的製作技術可包含一沉積製程以及接續的一蝕刻製程。
接著，如圖9到圖11所示，依據一些實施例，形成一閘極結構111以跨經鰭結構105A、105B、105C並在絕緣結構109上延伸，並凹陷鰭結構105A、105B、105C鄰近閘極結構111之該等部分，以在鰭結構105A、105B、105C的兩側處形成多個凹陷116。在一些實施例中，閘極結構111形成在鰭結構105A、105B、105C的一通道區113C上，且該等凹陷116形成在鰭結構105A、105B、105C的一源極/汲極區113SD上。
在一些實施例中，閘極結構111包括一閘極介電層(圖未示)以及一閘極電極層(圖未示)，閘極電極層設置在閘極介電層上。此外，閘極結構111的製作技術可包含一閘極先製製程(gate first process)、一閘極後製製程(gate last process)或其組合。閘極先製製程、閘極後製製程或其組合包括沉積製程、圖案化製程、蝕刻製程或其組合。在閘極結構111形成之後可形成該等凹陷116，且該等凹陷116的製作技術可包含一蝕刻製程，包括一濕蝕刻製程、一乾蝕刻製程或其組合。
然後，如圖12所示，依據一些實施例，源極/汲極結構119A、119B、119C形成在該等凹陷116中，其在源極/汲極區113SD中之鰭結構105A、105B、105C的一些部分上。應當理解，圖1、圖2以及圖12到圖29為沿著切經鰭結構105A、105B、105C之源極/汲極區113SD的一線段的剖視圖。在一些實施例中，一應變(strained)材料使用一磊晶製程(epitaxial process)而生長在該等凹陷116中，以形成源極/汲極結構119A、119B、119C。在一些實施例中，源極/汲極結構119A、119B、119C的應變材料包含Ge、SiGe、InAs、InGaAs、InSb、GaAs、GaSb、InAlP、InP或類似物。
仍請參考圖12，依據一些實施例，晶種層121A、121B、121C形成在源極/汲極結構119A、119B、119C上，並形成一介電層123以覆蓋晶種層121A、121B、121C與絕緣結構109。源極/汲極結構119A、119B、119C中的至少一個可為一犧牲源極/汲極結構，其將在接下來的製程中以一替代源極/汲極結構將其取代。在一些實施例中，源極/汲極結構119B、119C為犧牲源極/汲極結構，並形成晶種層121A、121B、121C以輔助後續之結構的翻轉(inversion)、犧牲源極/汲極結構119B與119C的背側移除以及該等替代源極/汲極結構的生長。其對應步驟繪示在如圖3所示之製備方法10中的步驟S11。
晶種層121A、121B、121C可具有一蝕刻率，相對低於使用一給定蝕刻劑的犧牲源極/汲極結構119B、119C，以便可有效地移除犧牲源極/汲極結構119B、119C，同時留下種子層121B和121C可以從中生長該等替代源極/汲極結構的至少一部分。換言之，晶種層121B、121C可當作犧牲源極/汲極結構119B、119C蝕刻製程的一蝕刻終止。舉例來說，晶種層121A、121B、121C包含Si或SiGe，相對於犧牲源極/汲極結構119B、119C的材料，Ge少10%。
此外，介電層123可為一層間介電(ILD)結構，包括一單層或多層。在一些實施例中，介電層123包含氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、低介電常數的介電材料及/或其他適合的介電材料。低介電常數的介電材料之例子包括氟矽酸鹽玻璃(fluorinated silica glass，FSG)、摻雜碳的氧化矽、非晶氟化碳、聚對二甲苯(Parylene)、雙苯並環丁烯(bis-benzocyclobutenes，BCB)或聚醯亞胺(polyimide)，但並不以此為例。此外，介電層123的製作技術可包含一CVD製程、一PVD製程、一ALD製程、一旋轉塗佈製程或其他適合的製程。
如圖13所示，在一些實施例中，在介電層123形成之後，一前側接觸點127形成在源極/汲極結構119A，而一重分布結構140形成在前側接觸點127上。其對應步驟繪示在如圖3所示之製備方法10中的步驟S13及S15。在一些實施例中，重分布結構140包括導電層129、131、135以及介電層125、133。
在一些實施例中，前側接觸點127的下部嵌入在介電層123中，同時前側接觸點127的上部被重分布結構140的介電層125所圍繞。在一些實施例中，前側接觸點127與導電層129、131、135包含一導電材料，例如銅、鎢、鋁、鈦、鉭、金、銀或其組合，而介電層125、133包含氧化矽、氮化矽、氮氧化矽或其他低介電常數的介電材料。前側接觸點127的製備以及重分布結構140的製備包括多個沉積製程以及多個蝕刻製程。雖然前側接觸點127與導電層129、131、135顯示成在其間具有可辨別的界面而相互分隔開，但是當前側接觸點127與導電層129、131、135包含相同或類似材料時，前側接觸點127與導電層129、131、135可連續相互連接而在其間沒有可辨別的界面。
如圖14所示，在一些實施例中，在重分布結構140形成之後，圖13的結構上下翻轉並置放在一第二載體基底201上。在一些實施例中，重分布結構140藉由一黏著層(圖未示)而附接到第二載體基底201。其對應步驟繪示在如圖3所示之製備方法10中的步驟S17。
第二載體基底201類似於第一載體基底101，在後續的各個處理步驟期間，其兩者均提供機械與結構支撐。在一些實施例中，第二載體基底201為一積體電路(IC)晶片的一部分，其包括各式不同的被動與主動微電子元件，例如電阻器、電容器、電感器、二極體、p型場效電晶體(pFETs)、n型場效電晶體(nFETs)、金屬氧化物半導體場效電晶體(MOSFETs)、互補金屬氧化物半導體(CMOS)電晶體、雙極接面電晶體(BJTs)、橫向擴散MOS(LDMOS)電晶體、高壓(high voltage)電晶體、高頻(high frequency)電晶體、鰭式場效電晶體(FinFETs)、其他適合的IC元件或其組合。在這些例子中，源極/汲極結構119A經由前側接觸點127與重分布結構140而電性連接到在第二載體基底201中的多個元件。
接下來，如圖15所示，依據一些實施例中，移除第一載體基底101與蝕刻終止層103。其對應步驟繪示在如圖3所示之製備方法10中的步驟S19。在一些實施例中，藉由一平坦化製程而移除第一載體基底101與蝕刻終止層103。平坦化製程可包括一化學機械研磨(CMP)製程、一拋光製程(grinding process)、一蝕刻製程或其組合。
接著，如圖16所示，依據一些實施例，移除基層105’，同時保留在源極/汲極區113SD中之鰭結構105A、105B、105C的一些部分(請參考圖9)。在一些實施例中，藉由一平坦化製程而移除基層105’，例如一蝕刻製程、一研磨製程(polishing process)或其組合。在一些實施例中，執行平坦化製程直到絕緣結構109暴露為止。
由於源極/汲極結構119A並未設計於接下來的製程中被取代，所以形成一圖案化遮罩203以覆蓋鰭結構105A在源極/汲極結構119A上的該部分，以保護源極/汲極結構119A免受後續處理步驟的影響。用於形成圖案化遮罩203的一些材料類似於或相同於用於形成圖案化遮罩107的材料，且在文中不再重複其詳細描述。
然後，如圖17所示，依據一些實施例，藉由一蝕刻製程而移除鰭結構105B、105C的一些部分。因此，獲得在絕緣結構109中的多個開孔206。在一些實施例中，形成該等開孔206的蝕刻製程包括一濕蝕刻製程、一乾蝕刻製程或其組合。在一些實施例中，絕緣結構109鄰近鰭結構105B、105C的一些部分以及鰭結構105B、105C一起被移除，以使介電層123與源極/汲極結構119B、119C的一部分藉由該等開孔206而暴露。
接下來，如圖18所示，依據一些實施例，藉由一蝕刻製程移除源極/汲極結構119B、119C。因此，獲得在介電層123中的多個開孔208。在一些實施例中，形成該等開孔208的蝕刻製程包括一濕蝕刻製程、一乾蝕刻製程或其組合。在一些實施例中，每一晶種層121B、121C的至少一部分藉由該等開孔208而暴露。在一些實施例中，鰭結構105A、105B、105C在通道區113C(請參考圖9)中之一些部分的各側壁藉由該等開孔208而暴露。
如圖19所示，依據一些實施例，在該等開孔208形成之後，源極/汲極結構211B、211C(亦表示成替代源極/汲極結構)分別從晶種層121B、121C生長。其對應步驟繪示在如圖3所示之製備方法10中的步驟S21。在一些實施例中，源極/汲極結構211B、211C以及晶種層121B、121C包括類似的高品質材料，導致包含源極/汲極結構211B、211C之多個電晶體基礎(transistor-based)元件的效能改善。
在一些實施例中，源極/汲極結構211B、211C延伸進入該等開孔206中，以覆蓋介電層123的一些部分。在一些實施例中，源極/汲極結構211B的上表面T2以及源極/汲極結構211C的上表面T3均高於介電層123的上表面123T。在一些實施例中，源極/汲極結構211B的上表面T2以及源極/汲極結構211C的上表面T3均大於源極/汲極結構119A的上表面T1。
接著，如圖20所示，依據一些實施例，後側接觸點213B、213C形成在源極/汲極結構211B、211C上。其對應步驟繪示在如圖3所示之製備方法10中的步驟S23。用於形成後側接觸點213B、213C的一些材料與製程類似於或相同於用於形成前側接觸點127的材料與製程，且在文中不再重複其詳細描述。
然後，如圖21所示，依據一些實施例，一重分布結構240形成在後側接觸點213B、213C上。在一些實施例中，重分布結構240包括導電層215、219、221以及一介電層217。用於形成重分布結構240的一些材料與製程類似於或相同於用於形成重分布結構140的材料與製程，且在文中不再重複其詳細描述。
接下來，如圖22所示，依據一些實施例，一下重分布層301形成在重分布結構240上。依據一些實施例，其對應步驟繪示在如圖4所示之步驟S25-1中的子步驟S31，其為圖3中之步驟S25的初始步驟。下重分布層301可包括一或多個介電部(圖未示)以及一或多個導電部(圖未示)，而下重分布層301的製作技術可包含多個沉積製程以及多個蝕刻製程。在一些實施例中，下重分布層301經由重分布結構240與後側接觸點213B、213C而電性連接到源極/汲極結構211B、211C。
仍請參考圖22，依據一些實施例，一鈍化結構的一下部303形成在下重分布層301上。在一些實施例中，暴露下重分布層301的一開孔306被鈍化結構的下部303所圍繞。在一些實施例中，鈍化結構的下部303包含氧化矽、氮化矽、氮氧化矽及/或其他適合的材料，而鈍化結構的下部303的製作技術包含一沉積製程以及接續的一蝕刻製程。沉積製程可包括一CVD製程、一PVD製程或一ALD製程，而蝕刻製程可包括一濕蝕刻製程、一乾蝕刻製程或其組合。
接著，如圖23所示，依據一些實施例，一介電結構的一下部207形成在開孔306中，且通孔部309、313以及一線部311形成在介電結構的下部207中。在一些實施例中，一介電結構的下部包含一低介電常數的介電材料，且其製作技術包含一沉積製程，例如CVD、PVD或ALD。在一些實施例中，通孔部309、313以及線部311包含一導電材料，銅、鎢、鋁、鈦、鉭、金、銀或其組合，而通孔部309、313以及線部311的製作技術包含一蝕刻製程以及接續的一沉積製程。蝕刻製程可包括一濕蝕刻製程、一乾蝕刻製程或其組合，而沉積製程可包括一CVD製程、一PVD製程或一ALD製程。在沉積製程之後，可執行一平坦化製程，例如一CMP製程。
雖然通孔部309與線部311顯示成在其間具有可辨別的界面而相互分隔開，但是當通孔部309與線部311包含相同或類似材料時，通孔部309與線部311可連續相互連接而在其間沒有可辨別的界面。舉例來說，通孔部309與線部311的製作技術為同時將一導電材料填滿在一雙鑲嵌(dual damascene)開孔中。
然後，如圖24所示，依據一些實施例，鈍化結構的一上部315形成在鈍化結構的下部303上，介電結構的一上部317形成在介電結構的下部307上，而通孔部319、321、323形成在介電結構的上部317中。因此，介電結構被鈍化結構所圍繞，且包含通孔部309、313、319、321、323以及線部311的一互連框架325則形成在介電結構中。其對應步驟繪示在如圖4所示之步驟S25-1中的子步驟S33及S35。用於形成鈍化結構之上部315、介電結構之上部317以及通孔部319、321、323的一些材料，類似於或相同於用於形成鈍化結構之下部303、介電結構之下部307以及通孔部319、313的材料，且在文中不再重複其詳細描述。
請往回參考圖1，一上重分布層327形成在介電結構與鈍化結構上。其對應步驟繪示在如圖4所示之步驟S25-1中的子步驟S37。上重分布層327可包括一或多個介電部(圖未示)以及一或多個導電部(圖未示)，而上重分布層327的製作技術可包含多個沉積製程以及多個蝕刻製程。
在上重分布層327形成之後，即獲得具有互連部300的半導體元件100A。在一些實施例中，包括下部303以及上部315的鈍化結構夾置在下重分布層301與上重分布層327之間，且直接接觸下重分布層301與上重分布層327。在一些實施例中，互連框架325藉由介電結構而與鈍化結構分隔開。應當理解，互連框架325電性連接下重分布層301與上重分布層327。
依據一些實施例，圖25到圖29例示從圖21繼續之形成半導體元件100B的各中間階段。其對應步驟繪示在如圖5所示之步驟S25-2中的子步驟S41到S55。
如圖25所示，依據一些實施例，在重分布結構240形成之後，一下重分布層401形成在重分布結構240上，且具有開孔406、408的一能量可移除層形成在下重分布層401上。其對應步驟繪示在如圖5所示之步驟S25-2中的子步驟S41、S43及S45。下重分布層401可類似於如上所述的下重分布層301，且在文中不再重複其描述。
在一些實施例中，能量可移除層403具有一基礎材料以及一可分解成孔劑材料，而該可分解成孔劑材料在暴露在一能量源(意即熱源)時而被大致地移除。在一些實施例中，基礎材料包含氫倍半矽氧烷(hydrogen silsesquioxane，HSQ)、甲基矽酸鹽(methylsilsesquioxane，MSQ)、多孔聚芳醚(porous polyarylether，PAE)、多孔SiLK(porous SiLK)或多孔氧化矽(porous SiO 2)，而可分解成孔劑材料包含一成孔劑有機化合物(porogen organic compound)，其係可提供孔隙率給原本被在接下來的製程之能量可移除層403所佔用的空間。
能量可移除層403的製作技術可包含一沉積製程，例如一CVD製程、一PVD製程或一ALD製程。在沉積製程之後，藉由一蝕刻製程而移除能量可移除層403的一些部分，以便獲得暴露下重分布層401的開孔406、408。蝕刻製程可包括一濕蝕刻製程、一乾蝕刻製程或其組合。
接下來，沉積一鈍化層411以加襯開孔406、408，且在能量可移除層403上延伸。其對應步驟繪示在如圖5所示之步驟S25-2中的子步驟S47。在一些實施例中，開孔406、408的各側壁以及開孔406、408的各下表面(例如下重分布層401的該等暴露表面)被鈍化層411所覆蓋。在一些實施例中，鈍化層411包含氧化矽、氮化矽、氮氧化矽及/或其他適合的材料，而形成鈍化層411的沉積製程包括一CVD製程、一PVD製程或一ALD製程。
接著，如圖27所示，依據一些實施例，蝕刻鈍化層411以形成鈍化襯墊411A、411B在開孔406、408的各側壁上。其對應步驟繪示在如圖5所示之步驟S25-2中的子步驟S49。在一些實施例中，蝕刻製程為一非等向性蝕刻製程，在所有位置垂直移除相同數量的鈍化層411，留下鈍化襯墊411A、411B在能量可移除層403的各側壁上。在一些實施例中，蝕刻製程為一乾蝕刻製程。
如圖28所示，依據一些實施例，互連導體413A、413B分別形成在開孔406、408的該等餘留部分。其對應步驟繪示在如圖5所示之步驟S25-2中的子步驟S51。在一些實施例中，互連導體413A、413B包含一導電材料，例如銅、鎢、鋁、鈦、鉭、金、銀或其組合。此外，互連導體413A、413B的製作技術可包含一沉積製程(例如CVD、PVD或ALD)以及接續的一平坦化製程(例如CMP)。
接下來，如圖29所示，依據一些實施例，一上重分布層427形成在能量可移除層403上。其對應步驟繪示在如圖5所示之步驟S25-2中的子步驟S53。上重分布層427可包括一或多個介電部(圖未示)以及一或多個導電部(圖未示)，且上重分布層427的製作技術可包含多個沉積製程以及多個蝕刻製程。
請往回參考圖2，依據一些實施例，在圖29的結構上執行一熱處理製程，以將能量可移除層403轉變成一氣隙結構430。其對應步驟繪示在如圖5所示之步驟S25-2中的子步驟S55。在一些實施例中，氣隙結構430包括氣隙430A、430B、430C。雖然氣隙430A、430B、430C在圖2的剖視圖中為相互分隔開，但在其他剖視圖中，氣隙430A、430B、430C可為實體連接。
在一些實施例中，依據一些實施例，使用熱處理製程以移除能量可移除層403的可分解成孔劑材料，進而形成多個孔隙(pores)，而在移除可分解成孔劑材料之後，該等孔隙則被空氣所填滿，以便獲得氣隙結構430。在一些其他實施例中，熱處理製程可被一光處理製程、一電子束處理製程、其組合或是其他可應用的能量處理製程所取代。舉例來說，可使用一紫外光或雷射光以移除能量可移除層403的可分解成孔劑材料，以便獲得氣隙結構430。在形成氣隙結構430之後，即獲得具有互連部400的半導體元件100B。
本揭露提供半導體元件100A、100B及其製備方法的一些實施例。在一些實施例中，每一半導體元件100A、100B具有一後側接觸點(例如後側接觸點213B、213C)以及一互連部(例如半導體元件100A的互連部300以及半導體元件100B的互連部400)，該後側接觸點設置在一源極/汲極結構上並電性連接到該源極/汲極結構，而該互連部設置在前述的後側接觸點上並電性連接到前述的後側接觸點。在一些實施例中，該互連部具有一上重分布層(例如半導體元件100A的上重分布層327以及半導體元件100B的上重分布層427)以及一互連結構(例如半導體元件100A的互連框架325以及半導體元件100B的互連導體413A、413B)，該上重分布層設置在一下重分布層(例如半導體元件100A的下重分布層301以及半導體元件100B的下重分布層401)上，該互連結構設置在該下重分布層與該上重分布層之間，並電性連接到該下重分布層與該上重分布層。藉由形成該互連部在該後側接觸點上，所以簡化該後段(back-end-of-line，BEOL)佈線(routing)。據此，達到實現該互連部與該後側接觸點的一模組化設計。此外，該半導體元件的製備方法是簡單的，而且顯著地降低該半導體元件的製造成本與時間。
本揭露之一實施例提供一種半導體元件。該半導體元件包括一第一源極/汲極結構，設置在一載體基底上；以及一後側接觸點，設置在該第一源極/汲極結構並電性連接到該第一源極/汲極結構。該半導體元件亦包括一互連部，設置在該後側接觸點上。該互連部包括一下重分布層，電性連接到該後側接觸點；以及一上重分布層，設置在該下重分布層上。該互連部亦包括一互連框架，設置在該下重分布層與該上重分布層之間，並電性連接到該下重分布層與該上重分布層。該互連部還包括一鈍化結構，圍繞該互連框架設置。
本揭露之另一實施例提供一種半導體元件。該半導體元件包括一第一源極/汲極結構，設置在一載體基底上；以及一後側接觸點，設置在該第一源極/汲極區上並電性連接到該第一源極/汲極結構。該半導體元件亦包括一互連部，設置在該後側接觸點上。該互連部包括一下重分布層，電性連接到該後側接觸點；以及一上重分布層，設置在該下重分布層上。該互連部亦包括一第一互連導體以及一第二互連導體，在該下重分布層與該上重分布層之間平行延伸。該下重分布層與該上重分布層藉由該第一互連導體與該第二互連導體而電性連接。該互連部還包括一第一鈍化襯墊以及一第二鈍化襯墊，分別圍繞該第一互連導體與該第二互連導體設置。
本揭露之再另一實施例提供一種半導體元件的製備方法。該半導體元件的製備方法包括形成一犧牲源極/汲極結構在一第一載體基底上；以及形成一重分布結構載該犧牲源極/汲極結構上。該製備方法亦包括將該重分布結構附接到一第二載體基底；以及在該重分布結構附接到該第二載體基底之後，移除該第一載體基底。該製備方法還包括以一第一源極/汲極結構取代該犧牲源極/汲極結構；以及形成一後側接觸點在該第一源極/汲極結構上並電性連接到該第一源極/汲極結構。此外，該製備方法包括形成一互連部在該後側接觸點上。形成該互連部的該步驟包括形成一下重分布層以電性連接到該後側接觸點；形成一互連結構在該下重分布層上並電性連接到該下重分布層；以及形成一上重分布層在該互連結構上並電性連接到該互連結構。
本揭露的該等實施例具有一些有利的特徵。藉由形成一互連部在一後側接觸點上，而該後側接觸點電性連接到一源極/汲極結構，所以簡化後段佈線。據此，達到一模組化設計。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。
10:製備方法 100A:半導體元件 100B:半導體元件 101:第一載體基底 103:蝕刻終止層 105:半導體層 105’:基層 105A:鰭結構 105B:鰭結構 105C:鰭結構 107:圖案化遮罩 109:絕緣結構 111:閘極結構 113C:通道區 113SD:源極/汲極區 116:凹陷 119A:源極/汲極結構 119B:源極/汲極結構 119C:源極/汲極結構 121A:晶種層 121B:晶種層 121C:晶種層 123:介電層 123T:上表面 125:介電層 127:前側接觸點 129:導電層 131:導電層 133:介電層 135:導電層 140:重分布結構 201:載體基底 203:圖案化遮罩 206:開孔 207:下部 208:開孔 211B:源極/汲極結構 211C:源極/汲極結構 213B:後側接觸點 213C:後側接觸點 215:導電層 217:介電層 219:導電層 221:導電層 240:重分布結構 300:互連部 301:下重分布層 303:下部 306:開孔 307:下部 309:通孔部 311:線部 313:通孔部 315:上部 317:上部 319:通孔部 321:通孔部 323:通孔部 325:互連框架 327:上重分布層 400:互連部 401:下重分布層 403:能量可移除層 406:開孔 408:開孔 411:鈍化層 411A:鈍化襯墊 411B:鈍化襯墊 413A:互連導體 413B:互連導體 427:上重分布層 430:氣隙結構 430A:氣隙 430B:氣隙 430C:氣隙 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S21:步驟 S23:步驟 S25:步驟 S25-1:步驟 S31:子步驟 S33:子步驟 S35:子步驟 S37:子步驟 S25-2:步驟 S41:子步驟 S43:子步驟 S45:子步驟 S47:子步驟 S49:子步驟 S51:子步驟 S53:子步驟 S55:子步驟 T1:上表面 T2:上表面 T3:上表面
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號指相同的元件。 圖1是剖視示意圖，例示本揭露一些實施例的半導體元件。 圖2是剖視示意圖，例示本揭露一些實施例的半導體元件。 圖3是流程示意圖，例示本揭露一些實施例的半導體元件的製備方法。 圖4是流程示意圖，例示本揭露一些實施例在半導體元件形成期間形成一互連部的中間階段。 圖5是流程示意圖，例示本揭露一些實施例在半導體元件形成期間形成一互連部的中間階段。 圖6是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成一半導體層在一第一載體基底上的中間階段。 圖7是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間蝕刻該半導體層以形成多個鰭結構的中間階段。 圖8是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成一絕緣結構在該等鰭結構之間的中間階段。 圖9是頂視示意圖，例示本揭露一些實施例在半導體元件形成期間形成一閘極結構跨經該等鰭結構並形成多個凹陷載該閘極結構的兩側處的中間階段。 圖10是剖視示意圖，例示本揭露一些實施例在沿著圖9之剖線A-A’的半導體元件形成中之中間階段。 圖11是剖視示意圖，例示本揭露一些實施例在沿著圖9之剖線A-A’的半導體元件形成中之中間階段。 圖12是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成一源極/汲極結構以及多個犧牲源極/汲極結構在該等蝕刻的鰭結構上的中間階段。 圖13是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成一前側接觸點以及一重分布結構在該源極/汲極結構與該等犧牲源極/汲極結構上的中間階段。 圖14是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間將該重分布結構附接到一第二載體基底的中間階段。 圖15是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間移除該第一載體基底的中間階段。 圖16是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成一圖案化遮罩在該源極/汲極結構上的中間階段。 圖17是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間移除該等鰭結構藉由該圖案化遮罩而暴露之一些部分的中間階段。 圖18是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間移除該等犧牲源極/汲極結構的中間階段。 圖19是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成多個替代源極/汲極結構的中間階段。 圖20是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成多個後側接觸點的中間階段。 圖21是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成一重分布結構在該等後側接觸點上的中間階段。 圖22是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成一下重分布層以及一鈍化結構之一下部在該重分布結構的中間階段。 圖23是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成一介電結構之一下部以及一互連框架之一下部在該下重分布層上的中間階段。 圖24是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成該鈍化結構之一上部、該介電結構之一上部以及該互連框架之一上部的中間階段。 圖25是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成具有多個開孔之一能量可移除層在該下重分布層上的中間階段。 圖26是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成一鈍化層以加襯該等開孔且在該能量可移除層上延伸的中間階段。 圖27是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間蝕刻該鈍化層以形成多個鈍化襯墊在該等開孔之各側壁上的中間階段。 圖28是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成多個互連導體在該等開孔中的中間階段。 圖29是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間形成一上重分布層在該能量可移除層上的中間階段。
100A:半導體元件
105A:鰭結構
109:絕緣結構
119A:源極/汲極結構
121A:晶種層
121B:晶種層
121C:晶種層
123:介電層
125:介電層
127:前側接觸點
129:導電層
131:導電層
133:介電層
135:導電層
140:重分布結構
201:載體基底
203:圖案化遮罩
211B:源極/汲極結構
211C:源極/汲極結構
213B:後側接觸點
213C:後側接觸點
215:導電層
217:介電層
219:導電層
221:導電層
240:重分布結構
300:互連部
301:下重分布層
303:下部
307:下部
309:通孔部
311:線部
313:通孔部
315:上部
317:上部
319:通孔部
321:通孔部
323:通孔部
325:互連框架
327:上重分布層

Claims (22)

  1. 一種半導體元件，包括： 一元件基底；以及 一互連部，設置在該元件基底上，其中該互連部包括： 一下重分布層，電性連接到該後側接觸點； 一上重分布層，設置在該下重分布層上； 一互連框架，設置在該下重分布層與該上重分布層之間並電性連接到該下重分布層與該上重分布層；以及 一鈍化結構，圍繞該互連框架設置。
  2. 如請求項1所述之半導體元件，其中該鈍化結構夾置在該下重分布層與該上重分布層之間。
  3. 如請求項1所述之半導體元件，還包括一介電結構，夾置在該下重分布層與該上重分布層之間，其中該互連框架藉由該介電結構而與該鈍化結構分隔開。
  4. 如請求項2所述之半導體元件，其中該互連部的該互連框架包括： 一第一通孔部，經過該介電結構的一下部垂直延伸； 一第二通孔部，經過該介電結構的一上部垂直延伸；以及 一線部，在該第一通孔部與該第二通孔部之間水平延伸，其中該第一通孔部與該第二通孔部藉由該線部而電性連接。
  5. 如請求項1所述之半導體元件，還包括： 一第二源極/汲極結構，設置在該互連部與該載體基底之間；以及 一前側接觸點，設置在該第二源極/汲極結構與該載體基底之間，其中該第二源極/汲極結構經由該前側接觸點而電性連接到該載體基底。
  6. 如請求項4所述之半導體元件，還包括一重分布結構，設置在該後側接觸點與該互連部的該下重分布層之間，其中該第一源極/汲極結構經由該重分布結構而電性連接到該下重分布層，而該第二源極/汲極結構與該重分布結構電性絕緣。
  7. 如請求項5所述之半導體元件，其中該第一源極/汲極結構的一上表面高於該第二源極/汲極結構的一上表面。
  8. 如請求項1所述之半導體元件，其中該元件基底包括： 一載體基底； 一第一源極/汲極結構，設置在該載體基底上；以及 一後側接觸點，設置在該第一源極/汲極結構上並電性連接到該第一源極/汲極結構。
  9. 一種半導體元件，包括： 一元件基底，具有一後側接觸點； 一互連部，設置在該元件基底上，其中該互連部包括： 一下重分布層，電性連接到該後側接觸點； 一上重分布層，設置在該下重分布層上； 一第一互連導體以及一第二互連導體，在該下重分布層與該上重分布層之間平行延伸，其中該下重分布層與該上重分布層藉由該第一互連導體與該第二互連導體而電性連接；以及 一第一鈍化襯墊以及一第二鈍化襯墊，分別圍繞該第一互連導體與該第二互連導體設置。
  10. 如請求項9所述之半導體元件，其中該第一鈍化襯墊與該第二鈍化襯墊直接接觸該下重分布層與該上重分布層。
  11. 如請求項10所述之半導體元件，其中該第一鈍化襯墊與該第二鈍化襯墊之間具有一氣隙。
  12. 如請求項10所述之半導體元件，其中該第一鈍化襯墊與該第二鈍化襯墊均被一氣隙結構的一部分所圍繞。
  13. 如請求項12所述之半導體元件，其中該第一互連導體與該第二互連導體分別藉由該第一鈍化襯墊與該第二鈍化襯墊而與該氣隙結構分隔開。
  14. 如請求項10所述之半導體元件，還包括： 一第二源極/汲極結構，設置在該互連部與該載體基底之間；以及 一前側接觸點，設置在該第二源極/汲極結構與該載體基底之間，其中該第二源極/汲極結構經由該前側接觸點而電性連接到該載體基底。
  15. 如請求項14所述之半導體元件，還包括一介電層，設置在該載體基底與該互連部之間，其中該第一源極/汲極結構與該第二源極/汲極結構ˋ至在該介電層中，其中延伸該第二源極/汲極結構的一部分以覆蓋該介電層的一部份。
  16. 如請求項10所述之半導體元件，其中該元件基底包括： 一載體基底； 一第一源極/汲極結構，設置在該載體基底上；以及 一後側接觸點，設置在該第一源極/汲極結構上並電性連接到該第一源極/汲極結構。
  17. 一種半導體元件的製備方法，包括： 形成一元件基底在一載體基底上；以及 形成一互連部在該元件基底上，其中形成該互連部的該步驟包括： 形成一下重分布層以電性連接到該後側接觸點； 形成一互連結構在該下重分布層上並電性連接到該下重分布層；以及 形成一上重分布層在該互連結構上並電性連接到該互連結構。
  18. 如請求項17所述之半導體元件的製備方法，還包括： 形成一第二源極/汲極結構在該第一載體基底上； 形成一前側接觸點在該第二源極/汲極結構上並電性連接到該第二源極/汲極結構；以及 形成該重分布結構在該前側接觸點上並電性連接到該前側接觸點。
  19. 如請求項18所述之半導體元件的製備方法，其中形成該互連部之該互連結構的步驟包括： 形成一鈍化結構以及一介電結構在該下重分布層上，其中該介電結構被該鈍化結構所圍繞；以及 形成一互連框架在該介電結構中。
  20. 如請求項18所述之半導體元件的製備方法，其中形成該互連部之該互連結構的步驟包括： 形成一能量可移除層在該下重分布層上； 蝕刻該能量可移除層以形成一第一開孔以及一第二開孔，進而暴露該下重分布層； 形成一第一鈍化襯墊以及一第二鈍化襯墊分別在該第一開孔的各側壁上以及在該第二開孔的各側壁上；以及 形成一第一互連導體在該第一開孔中並被該第一鈍化襯墊所圍繞，並形成一第二互連導體在該第二開孔中並被該第二鈍化襯墊所圍繞。
  21. 如請求項20所述之半導體元件的製備方法，還包括在該上重分布層形成之後，執行一熱處理製程以將該能量可移除層轉變成一氣隙結構。
  22. 如請求項17所述之半導體元件的製備方法，其中形成該元件基底在該載體基底上的該步驟包括： 形成一犧牲源極/汲極結構在一第一載體基底上； 形成一重分布結構在該犧牲源極/汲極結構上； 將該重分布結構附接到一第二載體基底； 在該重分布結構附接到該第二載體基底之後，移除該第一載體基底； 以一第一源極/汲極結構替代該犧牲源極/汲極結構；以及 形成一後側接觸點在該第一源極/汲極結構上並電性連接到該第一源極/汲極結構。
TW110137818A 2021-06-15 2021-10-12 具有互連部的半導體元件及其製備方法 TWI825493B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/348,128 US11881451B2 (en) 2021-06-15 2021-06-15 Semiconductor device with interconnect part and method for preparing the same
US17/348,128 2021-06-15

Publications (2)

Publication Number Publication Date
TW202301477A true TW202301477A (zh) 2023-01-01
TWI825493B TWI825493B (zh) 2023-12-11

Family

ID=84390560

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110137818A TWI825493B (zh) 2021-06-15 2021-10-12 具有互連部的半導體元件及其製備方法

Country Status (3)

Country Link
US (1) US11881451B2 (zh)
CN (1) CN115483191A (zh)
TW (1) TWI825493B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101921465B1 (ko) * 2012-08-22 2018-11-26 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US10037981B2 (en) * 2016-05-18 2018-07-31 Globalfoundries Inc. Integrated display system with multi-color light emitting diodes (LEDs)
JP7048182B2 (ja) * 2016-08-26 2022-04-05 インテル・コーポレーション 集積回路のデバイス構造及び両面製造技術
US10553533B2 (en) * 2017-11-08 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and manufacturing method thereof
KR102514903B1 (ko) 2018-06-29 2023-03-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 인터포저를 이용하여 장치 칩이 적층된 3차원 메모리 장치
US11114433B2 (en) * 2018-07-15 2021-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC structure and method of fabricating the same
US11322464B2 (en) 2019-10-01 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Film structure for bond pad
US11217560B2 (en) 2019-10-28 2022-01-04 Nanya Technology Corporation Die assembly and method of manufacturing the same
US20220130809A1 (en) * 2020-10-27 2022-04-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
US11742286B2 (en) * 2021-06-11 2023-08-29 Nanya Technology Corporation Semiconductor device with interconnect part and method for forming the same

Also Published As

Publication number Publication date
US20220399268A1 (en) 2022-12-15
TWI825493B (zh) 2023-12-11
CN115483191A (zh) 2022-12-16
US11881451B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
TWI408786B (zh) 半導體元件之銲墊結構
US9911645B2 (en) Method for forming fin field effect transistor (FinFET) device structure with interconnect structure
US10804220B2 (en) Dishing prevention columns for bipolar junction transistors
US10163778B2 (en) Structure and formation method of damascene structure
TWI707440B (zh) 積體電路結構及其製造方法
US11756862B2 (en) Oversized via as through-substrate-via (TSV) stop layer
US11217482B2 (en) Method for forming semiconductor device with resistive element
US11881453B2 (en) Method for preparing a semiconductor device with interconnect part
TWI749847B (zh) 具有氣隙的半導體元件結構及其製備方法
TWI779729B (zh) 具有瓶形矽穿孔的半導體元件結構及其製備方法
US11532506B2 (en) Integrated circuit structure
US11694923B2 (en) Method for preparing semiconductor device with air spacer
TWI825493B (zh) 具有互連部的半導體元件及其製備方法
US20230386902A1 (en) Method for preparing semiconductor device with air spacer
US10840136B1 (en) Method for preparing conductive via
US10985051B2 (en) Semiconductor device with air spacer and method for forming the same
CN118039600A (zh) 具有气隙的半导体元件
TW202343728A (zh) 具有複合瓶狀矽穿孔的半導體元件結構及其製備方法
CN114121879A (zh) 半导体元件结构及其制备方法
CN113257784A (zh) 半导体元件结构