TW202249288A - 電子元件 - Google Patents
電子元件 Download PDFInfo
- Publication number
- TW202249288A TW202249288A TW110120242A TW110120242A TW202249288A TW 202249288 A TW202249288 A TW 202249288A TW 110120242 A TW110120242 A TW 110120242A TW 110120242 A TW110120242 A TW 110120242A TW 202249288 A TW202249288 A TW 202249288A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- electronic component
- passivation layer
- insulating layer
- vapor deposition
- Prior art date
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Thermistors And Varistors (AREA)
Abstract
一種電子元件,用以解決習知電子元件在提高崩潰電壓的同時,也提高了逆向偏壓電流的問題。係包含:一半導體元件,具有一陽極與一陰極,至少一整流接面位於該陽極與該陰極之間;一鈍化層,係覆蓋該至少一整流接面的外緣;及一絕緣層,堆疊於該鈍化層上,該絕緣層的介面含氧密度高於該鈍化層的介面含氧密度。
Description
本發明係關於一種電子元件,尤其是一種具有半導體的電子元件。
在半導體元件中,通常存在著整流接面,該整流接面只允許電流由單一方向流過,因此,半導體元件在電路中被廣泛的用以整流、開關、穩壓等用途。由於半導體的整流接面特性很容易受表面效應(Surface Effect)的影響而改變,因此,該整流接面的外緣通常會由一層保護層覆蓋以減少該表面效應。請參照第1圖,其係一種功率二極體9之結構,該功率二極體9係為習知的一種具有半導體的電子元件,該功率二極體9的表面具有一邊緣保護層91,該邊緣保護層91覆蓋該功率二極體9的整流接面92的外緣。該邊緣保護層91係由半絕緣多晶矽(SIPOS)所形成,不僅可以減少該功率二極體9受表面效應的影響,該半絕緣多晶矽的氧含量還可以改變該功率二極體9的崩潰電壓,氧含量越低則該崩潰電壓越高,係可以提高該功率二極體9對逆向偏壓的耐受力。
請參照第2、3圖,上述的功率二極體9,可以透過降低該半絕緣多晶矽的邊緣保護層91的氧含量,而提高該功率二極體9的崩潰電壓,但,也同時導致了該功率二極體9的逆向偏壓電流的升高而造成功率消耗的增加。若能夠在不增加逆向偏壓電流的狀態下提高崩潰電壓,則可進一步提升該功率二極體9的可靠度。
有鑑於此,習知的電子元件確實仍有加以改善之必要。
為解決上述問題,本發明的目的是提供一種電子元件,係可以在不增加逆向偏壓電流的狀態下提高崩潰電壓者。
本發明全文所述方向性或其近似用語,例如「前」、「後」、「左」、「右」、「上(頂)」、「下(底)」、「內」、「外」、「側面」等,主要係參考附加圖式的方向,各方向性或其近似用語僅用以輔助說明及理解本發明的各實施例,非用以限制本發明。
本發明全文所記載的元件及構件使用「一」或「一個」之量詞,僅是為了方便使用且提供本發明範圍的通常意義;於本發明中應被解讀為包括一個或至少一個,且單一的概念也包括複數的情況,除非其明顯意指其他意思。
本發明的電子元件,包含:一半導體元件,具有一陽極與一陰極,至少一整流接面位於該陽極與該陰極之間;一鈍化層,係覆蓋該至少一整流接面的外緣;及一絕緣層,堆疊於該鈍化層上,該絕緣層的介面含氧密度高於該鈍化層的介面含氧密度。
據此,本發明的電子元件,該鈍化層上係再堆疊較高介面含氧密度的該絕緣層,藉此,該絕緣層可以使跨越該整流接面的電場較均勻的分布,進而可以在不增加逆向偏壓電流的狀態下提高崩潰電壓,如此,係提升了該半導體元件對該逆向偏壓的耐受力且不增加功率的消耗。
其中,該半導體元件可以為PN接面二極體、PIN型二極體、蕭特基二極體或閘流體。如此,該半導體元件可以限制電流方向,係具有整流的功效。
其中,該陽極與該陰極分別具有一第一金屬層及一第二金屬層,該第一金屬層與該第二金屬層之間具有一基材,該基材為矽、鍺、矽鍺、碳化矽或氮化鎵。如此,係具有藉由摻雜以改變導電性的功效。
其中,該鈍化層的形成方式可以為化學氣相沉積。如此,係可以準確的生成該鈍化層,係具有準確控制該鈍化層厚度的功效。
其中,該絕緣層的材料可以為氧化鋁、二氧化鉿、二氧化鋯、二氧化鈦或五氧化二鉭。如此,係可以形成高介面含氧密度的該絕緣層,具有降低漏電流的功效。
其中,該絕緣層可以透過化學氣相沉積、電漿增強化學氣相沉積、物理氣相沉積或原子層沉積的方式形成。如此,係具有準確控制該絕緣層厚度與介面含氧密度的功效。
其中,該絕緣層的介面含氧密度比該鈍化層高出10%。如此,使跨越該整流接面的電場較均勻的分布,係具有提升該半導體元件的崩潰電壓的功效。
為讓本發明之上述及其他目的、特徵及優點能更明顯易懂,下文特舉本發明之較佳實施例,並配合所附圖式,作詳細說明如下:
請參照第4圖所示,其係本發明電子元件的較佳實施例,係包含一半導體元件1、一鈍化層2及一絕緣層3,該鈍化層2連接該半導體元件1,該絕緣層3連接該鈍化層2。
該半導體元件1可以是PN接面二極體(PN diode)、PIN型二極體(PIN diode)、蕭特基二極體(Schottky diode)或閘流體(Thyristor)等元件,係可用以限制電流方向。在本實施例中,該半導體元件1係以PIN型二極體為例說明,惟不以此限制本發明。
承上所述,該半導體元件1具有一陽極11與一陰極12,在本實施例中,該陽極11與該陰極12係分別位於該半導體元件1的上下二端,該陽極11與該陰極12分別具有一第一金屬層13及一第二金屬層14,係可用以使該半導體元件1與外部電路電性連接。該第一金屬層13與該第二金屬層14之間具有一基材15,該基材15可以是矽(Si)、鍺(Ge)、矽鍺(SiGe)、碳化矽(SiC)或氮化鎵(GaN)等,本發明不予以限制。由於本實施例的該半導體元件1係為一PIN型二極體,因此,該基材15可以經摻雜而形成P型及N型半導體。詳言之,該基材15的底層16可以摻雜例如磷、砷、銻等施體(Donor)元素,且該摻雜濃度為重度摻雜,而使該基材15的底層16形成N(N+)型半導體。該底層16連接該第二金屬層14,該底層16並與該第二金屬層14形成歐姆接觸(Ohmic contact)。又,該基材15的頂層17可以摻雜例如硼、鋁、鎵等受體(Acceptor)元素,且該摻雜濃度為重度摻雜,而使該基材15的頂層17形成P(P+)型半導體。該頂層17連接該第一金屬層13,且該頂層17與該第一金屬層13亦形成歐姆接觸。該基材15的底層16與頂層17之間還可以具有一中間層18,該中間層18經施體元素的輕度摻雜而形成N(N-)型半導體。在本實施例中,該基材15的徑向尺寸可以自該中間層18往該頂層17逐漸縮小,該基材15的頂層17與中間層18相連接之面係具有一整流接面19。在本實施例中,該整流接面19為一P-N接面(P-N junction),惟不以此為限制,在其他實施例中,該整流接面19亦可以是蕭特基接面(Schottky junction),或者,該基材15之中可以形成數個該整流接面19,係本領域中具有通常知識者可以理解。
該鈍化層2係覆蓋該整流接面19的外緣,該鈍化層2可以由半絕緣多晶矽(Semi-Insulating Polycrystalline-Silicon;SIOPS)所形成,又,該鈍化層2的形成方式較佳為化學氣相沉積(Chemical vapor deposition;CVD),藉此,係可以準確的生成該鈍化層2。在本實施例中,該整流接面19係位於該基材15呈徑向尺寸漸縮的部份中,該鈍化層2可以環狀包覆該基材15呈徑向尺寸漸縮的部份,藉此以覆蓋該整流接面19的外緣。
該絕緣層3係堆疊於該鈍化層2上,使該鈍化層2位於該基材15與該絕緣層3之間。該絕緣層3的材料可以例如是氧化鋁(Al
2O
3)、二氧化鉿(HfO
2)、二氧化鋯(ZrO
2)、二氧化鈦(TiO
2)或五氧化二鉭(Ta
2O
5)等高介面含氧密度的材料,本發明不予以限制。又,該絕緣層3可以透過例如化學氣相沉積(Chemical vapor deposition;CVD)、電漿增強化學氣相沉積(Plasma-Enhanced CVD;PECVD)、物理氣相沉積(Physical vapor deposition;PVD)或原子層沉積(Atomic layer deposition;ALD)等方式形成,本發明亦不加以限制,藉此,係可以準確的生成該絕緣層3。該絕緣層3的介面含氧密度係高於該鈍化層2,該介面含氧密度可以藉由改變例如溫度、時間等製程配方條件而改變,較佳地,該絕緣層3的介面含氧密度可以比該鈍化層2高出10%,藉此,該絕緣層3可以使跨越該整流接面19的電場較均勻的分布。
請參照第5圖所示,其係本發明的電子元件與一習知的電子元件(如第1圖所示的習知的功率二極體9),在跨越一整流接面邊緣處(如第4圖所示的A-A’處)的電場分布圖。該習知的功率二極體9的整流接面92的外緣係僅由一鈍化層91所覆蓋,因此,跨越該整流接面92邊緣處的電場分布情形如分布曲線F1所示,該分布曲線F1在A-A’之間的數值最高可大於2.0E5 MV/cm,且在A’處的數值接近於0 MV/cm。本發明的電子元件相較於該習知的功率二極體9,係於該鈍化層2上再堆疊有該絕緣層3;如此,該半導體元件1在邊緣A-A’處的電場分布情形則如分布曲線F2所示,該分布曲線F2在A-A’之間的最高數值可降低至約1.0E5 MV/cm,且在A’處的數值提高到接近3.0E4 MV/cm。由此可知,本發明的電子元件,係有效使該整流接面19附近的電場呈現更均勻的分布。
請參照第6圖所示,當施加一逆向偏壓E於該半導體元件1的該第一金屬層13及該第二金屬層14之間時,該半導體元件1的逆向偏壓電流C會隨著該逆向偏壓E的增加而上升,當該逆向偏壓E的大小達到使該逆向偏壓電流C急速上升的程度時,該逆向偏壓E的大小即為一崩潰電壓。請參照第7圖所示,當施加如第6圖的逆相偏壓E於該習知的功率二極體9(如第1圖所示)時,由於該習知的功率二極體9的整流接面92的外緣係僅由該鈍化層91所覆蓋,因此,該習知的功率二極體9的逆向偏壓電流C隨逆向偏壓E的變化情形如變化曲線F3所示,該習知的功率二極體9的崩潰電壓V1約在1100V左右。
承上所述,本發明的電子元件相較於該習知的功率二極體9,係於該鈍化層2上再堆疊有該絕緣層3;如此,該電子元件的逆向偏壓電流C隨逆向偏壓E的變化情形如變化曲線F4所示,該電子元件的崩潰電壓V2約在1200 V左右,在本實施例中,本發明的電子元件的崩潰電壓,係較該習知的功率二極體9提升了約100 V,亦即提升了該電子元件對該逆向偏壓E的耐受力。又,該曲線F3與該曲線F4在到達該崩潰電壓V1、V2之前的電流數值均為約1.0E-10 A,由此可知,該絕緣層3在提高崩潰電壓的同時可以不增加逆向偏壓電流C。
綜上所述,本發明的電子元件,該鈍化層上係再堆疊較高介面含氧密度的該絕緣層,藉此,該絕緣層可以使跨越該整流接面的電場較均勻的分布,進而在不增加逆向偏壓電流的狀態下提高崩潰電壓,如此,係提升了該半導體元件對該逆向偏壓的耐受力且不增加功率的消耗。
雖然本發明已利用上述較佳實施例揭示,然其並非用以限定本發明,任何熟習此技藝者在不脫離本發明之精神和範圍之內,相對上述實施例進行各種更動與修改仍屬本發明所保護之技術範疇,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
﹝本發明﹞
1:半導體元件
11:陽極
12:陰極
13:第一金屬層
14:第二金屬層
15:基材
16:底層
17:頂層
18:中間層
19:整流接面
2:鈍化層
3:絕緣層
C:逆向偏壓電流
E:逆向偏壓
F1,F2:分布曲線
F3,F4:變化曲線
V1,V2:崩潰電壓
﹝習用﹞
9:功率二極體
91:邊緣保護層
92:整流接面
[第1圖] 一種習知功率二極體之結構圖。
[第2圖] 崩潰電壓隨半絕緣多晶矽氧含量變化圖。
[第3圖] 逆向偏壓電流隨半絕緣多晶矽氧含量變化圖。
[第4圖] 本發明較佳實施例的結構圖。
[第5圖] 沿第4圖A-A’的電場分布圖。
[第6圖] 施加逆向偏壓於半導體元件的狀態圖。
[第7圖] 逆向偏壓電流隨逆向偏壓變化圖。
1:半導體元件
11:陽極
12:陰極
13:第一金屬層
14:第二金屬層
15:基材
16:底層
17:頂層
18:中間層
19:整流接面
2:鈍化層
3:絕緣層
Claims (7)
- 一種電子元件,包含: 一半導體元件,具有一陽極與一陰極,至少一整流接面位於該陽極與該陰極之間; 一鈍化層,係覆蓋該至少一整流接面的外緣;及 一絕緣層,堆疊於該鈍化層上,該絕緣層的介面含氧密度高於該鈍化層的介面含氧密度。
- 如請求項1之電子元件,其中,該半導體元件為PN接面二極體、PIN型二極體、蕭特基二極體或閘流體。
- 如請求項1之電子元件,其中,該陽極與該陰極分別具有一第一金屬層及一第二金屬層,該第一金屬層與該第二金屬層之間具有一基材,該基材為矽、鍺、矽鍺、碳化矽或氮化鎵。
- 如請求項1之電子元件,其中,該鈍化層的形成方式為化學氣相沉積。
- 如請求項1之電子元件,其中,該絕緣層的材料為氧化鋁、二氧化鉿、二氧化鋯、二氧化鈦或五氧化二鉭。
- 如請求項1之電子元件,其中,該絕緣層透過化學氣相沉積、電漿增強化學氣相沉積、物理氣相沉積或原子層沉積的方式形成。
- 如請求項1之電子元件,其中,該絕緣層的介面含氧密度比該鈍化層高出10%。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110120242A TWI777592B (zh) | 2021-06-03 | 2021-06-03 | 電子元件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110120242A TWI777592B (zh) | 2021-06-03 | 2021-06-03 | 電子元件 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI777592B TWI777592B (zh) | 2022-09-11 |
TW202249288A true TW202249288A (zh) | 2022-12-16 |
Family
ID=84957998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110120242A TWI777592B (zh) | 2021-06-03 | 2021-06-03 | 電子元件 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI777592B (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201445624A (zh) * | 2013-05-29 | 2014-12-01 | Lision Technology Inc | 半導體基板的高原結構成形方法 |
TW201838036A (zh) * | 2017-04-10 | 2018-10-16 | 敦南科技股份有限公司 | 半導體元件及其製作方法 |
-
2021
- 2021-06-03 TW TW110120242A patent/TWI777592B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI777592B (zh) | 2022-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9373692B2 (en) | Method for forming a semiconductor device with an integrated poly-diode | |
US8704292B2 (en) | Vertical capacitive depletion field effect transistor | |
EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
US9337186B2 (en) | Semiconductor device and a method for manufacturing a semiconductor device having a semi-insulating region | |
EP1394860B1 (en) | Power devices with improved breakdown voltages | |
US8564059B2 (en) | High-voltage vertical power component | |
US10483358B2 (en) | Semiconductor cell structure and power semiconductor device | |
US9576791B2 (en) | Semiconductor devices including semiconductor structures and methods of fabricating the same | |
JP2018049908A (ja) | 半導体装置及びその製造方法 | |
US10957764B2 (en) | Vertical semiconductor device | |
WO2012150161A1 (en) | Bipolar junction transistor in silicon carbide with improved breakdown voltage | |
US10164043B2 (en) | Semiconductor diode and method for forming a semiconductor diode | |
JP7284721B2 (ja) | ダイオード | |
US9899470B2 (en) | Method for forming a power semiconductor device and a power semiconductor device | |
JP2008227237A (ja) | 半導体装置 | |
JP2017017145A (ja) | 半導体装置 | |
TW202249288A (zh) | 電子元件 | |
JP2020038938A (ja) | 半導体装置および半導体装置の製造方法 | |
US11380790B2 (en) | Semiconductor device | |
JP6650372B2 (ja) | 半導体装置及びその製造方法 | |
CN110931548A (zh) | 一种半导体器件结构及其制造方法 | |
US20240047379A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
US9960269B2 (en) | Semiconductor device and method of manufacturing the same | |
US20210066495A1 (en) | Power Semiconductor Device and Method | |
EP3996147A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |