TW202217866A - 各向異性導電性構件的製造方法 - Google Patents

各向異性導電性構件的製造方法 Download PDF

Info

Publication number
TW202217866A
TW202217866A TW110125052A TW110125052A TW202217866A TW 202217866 A TW202217866 A TW 202217866A TW 110125052 A TW110125052 A TW 110125052A TW 110125052 A TW110125052 A TW 110125052A TW 202217866 A TW202217866 A TW 202217866A
Authority
TW
Taiwan
Prior art keywords
base material
insulating base
metal
conductive member
anisotropic conductive
Prior art date
Application number
TW110125052A
Other languages
English (en)
Inventor
堀田吉則
Original Assignee
日商富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商富士軟片股份有限公司 filed Critical 日商富士軟片股份有限公司
Publication of TW202217866A publication Critical patent/TW202217866A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/12—Anodising more than once, e.g. in different baths
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C25D11/20—Electrolytic after-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C25D11/24—Chemical after-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/26—Anodisation of refractory metals or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/34—Anodisation of metals or alloys not provided for in groups C25D11/04 - C25D11/32
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

本發明的課題在於提供一種能夠抑制導通路的突出部分的高度不均之各向異性導電性構件的製造方法。本發明的各向異性導電性構件的製造方法係具有絕緣性基材及沿絕緣性基材的厚度方向貫穿設置之複數個導通路且以複數個導通路的一端從絕緣性基材的至少一側的表面突出之狀態設置之各向異性導電性構件的製造方法，上述製造方法具有：第1去除步驟，對金屬填充微細結構體的表面賦予處理液，使複數個導通路的一端從絕緣性基材的表面突出；第1清洗步驟，清洗金屬填充微細結構體的表面；及第2去除步驟，對金屬填充微細結構體的表面賦予處理液並增加藉由第1去除步驟從絕緣性基材的表面突出之複數個導通路的突出部分的高度，在第1去除步驟中去除之絕緣性基材的表面的厚度為0.2μm以下。

Description

各向異性導電性構件的製造方法
本發明有關一種各向異性導電性構件的製造方法。
在設置於絕緣性基材之複數個貫穿孔中填充金屬等導電性物質而成之結構體係近年來在奈米科技中亦受到關注之領域之一，例如，期待作為各向異性導電性構件的用途。 各向異性導電性構件只要***半導體元件等電子元件與電路基板之間並加壓即可獲得電子元件與電路基板之間的電連接，因此廣泛用作半導體元件等電子元件等的電連接構件及進行功能檢查時的檢查用連接器等。 尤其，半導體元件等電子元件的小型化顯著。在現有的打線等直接連接配線基板的方式、覆晶接合及熱壓接合等中，由於無法充分保證電子元件的電連接穩定性，因此作為電子連接構件，各向異性導電性構件受到關注。
關於此類各向異性導電性構件的製造方法，例如，在專利文獻1中，記載有一種各向異性導電性構件的製造方法，其具備：（1）陽極氧化處理步驟，對鋁基板進行陽極氧化並形成具有微孔之氧化鋁覆膜、（2）貫穿化處理步驟，在上述陽極氧化處理步驟之後，貫穿基於藉由上述陽極氧化生成之微孔之孔而獲得上述絕緣性基材、（3）導電性構件填充步驟，在上述貫穿化處理步驟之後，對所獲得之上述絕緣性基材上的被貫穿之孔的內部填充導電性構件來獲得上述各向異性導電性構件、（4）表面平滑處理步驟，在上述導電性構件填充步驟之後，對上述絕緣性基材的表面及背面進行平滑、以及（5）導通路突出步驟，在上述表面平滑步驟之後，形成上述導電性構件從上述絕緣性基材的表面及背面突出之結構（[請求項1]～[請求項3]）。又，在專利文獻1中，關於導通路突出步驟，記載有“（5-a）藉由去除上述絕緣性基材的表面及背面的一部分，形成導電性構件從上述絕緣性基材的表面及背面突出之結構之處理”（[請求項5]），具體而言，記載有如下處理：藉由使表面平滑處理步驟後的各向異性導電性構件接觸酸水溶液或鹼水溶液，僅溶解並去除各向異性導電性構件表面的絕緣性基材的一部分而使導通路突出（[0134]）。
[專利文獻1]日本特開2008-270157號公報
本發明人對記載於專利文獻1中之各向異性導電性構件的製造方法進行研究之結果，發現在僅溶解並去除各向異性導電性構件表面的絕緣性基材的一部分而使導通路突出時，根據溶解絕緣性基材之條件，有時會發生導通路的突出部分的長度不均，例如發現在將絕緣性基材溶解至更深的區域，有時導通路的突出部分因接合等時的加壓而挫曲且與相鄰之導通路接觸而絕緣性受損。
因此，本發明的課題在於提供一種能夠抑制導通路的突出部分的高度不均之各向異性導電性構件的製造方法。
本發明人為了解決上述課題而深入研究之結果，發現藉由對金屬填充微細結構體實施基於平坦化步驟、第1去除步驟、第1清洗步驟及第2去除步驟等各步驟之處理，能夠抑制導通路的突出部分的高度不均，以至完成了本發明。 亦即，發現藉由以下構成，能夠解決上述課題。
[1]一種各向異性導電性構件的製造方法，其中 上述各向異性導電性構件具有絕緣性基材及沿絕緣性基材的厚度方向貫穿設置之複數個導通路且以複數個導通路的一端從絕緣性基材的至少一側的表面突出之狀態設置， 上述製造方法具有： 準備步驟，準備具有絕緣性基材及沿絕緣性基材的厚度方向貫穿設置之複數個導通路之金屬填充微細結構體； 平坦化步驟，對金屬填充微細結構體的至少一側的表面進行平坦化，使複數個導通路的一端露出於絕緣性基材的表面； 第1去除步驟，在平坦化步驟後，對金屬填充微細結構體的表面賦予處理液並沿厚度方向選擇性地去除絕緣性基材的表面的一部分，使複數個導通路的一端從絕緣性基材的表面突出； 第1清洗步驟，在第1去除步驟後，清洗金屬填充微細結構體的表面；及 第2去除步驟，在第1清洗步驟後，對金屬填充微細結構體的表面賦予處理液，沿厚度方向選擇性地去除絕緣性基材的表面的一部分，並增加藉由第1去除步驟從絕緣性基材的表面突出之複數個導通路的突出部分的高度， 在第1去除步驟中去除之絕緣性基材的表面的厚度為0.2μm以下。
[2]如[1]所述之各向異性導電性構件的製造方法，其進一步具有： 第2清洗步驟，在第2去除步驟後，清洗金屬填充微細結構體的表面。 [3]如[2]所述之各向異性導電性構件的製造方法，其進一步具有： 第3去除步驟，在第2清洗步驟後，對金屬填充微細結構體的表面賦予處理液，沿厚度方向選擇性地去除絕緣性基材的表面的一部分，並增加藉由第2去除步驟從絕緣性基材的表面突出之複數個導通路的突出部分的高度。 [4]如[1]至[3]之任一項所述之各向異性導電性構件的製造方法，其中 絕緣性基材係閥金屬的陽極氧化膜， 複數個導通路由填充於沿陽極氧化膜的厚度方向貫穿設置之微孔之金屬構成。 [5]如[4]所述之各向異性導電性構件的製造方法，其中 閥金屬係鋁。 [6]如[4]或[5]所述之各向異性導電性構件的製造方法，其中 填充於微孔之金屬係銅。 [7]如[1]至[6]之任一項所述之各向異性導電性構件的製造方法，其中 藉由第2去除步驟從絕緣性基材的表面突出之複數個導通路的突出部分的高度為50nm以上。 [8]如[1]至[7]之任一項所述之各向異性導電性構件的製造方法，其中 在第1去除步驟及第2去除步驟中使用之處理液的pH為10～14。 [發明效果]
根據本發明，能夠提供一種能夠抑制導通路的突出部分的高度不均之各向異性導電性構件的製造方法。
以下，對本發明進行詳細說明。 以下記載之構成要素的說明根據本發明的代表性實施態樣而完成，但本發明並不限定於該等實施態樣。 另外，在本說明書中，使用“～”表示之數值範圍係指將“～”前後所記載之數值作為下限值及上限值而包括之範圍。
[各向異性導電性構件的製造方法] 本發明的各向異性導電性構件的製造方法（以下，亦簡稱為“本發明的製造方法”。）係具有絕緣性基材及沿絕緣性基材的厚度方向貫穿設置之複數個導通路且以複數個導通路的一端從絕緣性基材的至少一側的表面突出之狀態設置之各向異性導電性構件（以下，亦簡稱為“特定各向異性導電性構件”。）的製造方法， 上述製造方法具有： 準備步驟，準備具有絕緣性基材及沿絕緣性基材的厚度方向貫穿設置之複數個導通路之金屬填充微細結構體； 平坦化步驟，對金屬填充微細結構體的至少一側的表面進行平坦化，使複數個導通路的一端露出於絕緣性基材的表面； 第1去除步驟，在平坦化步驟後，對金屬填充微細結構體的表面賦予處理液並沿厚度方向選擇性地去除絕緣性基材的表面的一部分，使複數個導通路的一端從絕緣性基材的表面突出； 第1清洗步驟，在第1去除步驟後，清洗金屬填充微細結構體的表面；及 第2去除步驟，在第1清洗步驟後，對金屬填充微細結構體的表面賦予處理液，沿厚度方向選擇性地去除絕緣性基材的表面的一部分，並增加藉由第1去除步驟從絕緣性基材的表面突出之複數個導通路的突出部分的高度； 在第1去除步驟中去除之絕緣性基材的表面的厚度為0.2μm以下。
接著，利用圖1A～圖1D及圖2A～圖2E，對本發明的製造方法中的各步驟的概要進行說明之後，對各處理步驟進行詳細說明。
＜第1態樣＞ 如圖1A～圖1D（以下，亦簡單統稱為“圖1”。）所示，特定各向異性導電性構件20能夠藉由具有如下步驟之製造方法製作：平坦化步驟，對具有絕緣性基材4及沿絕緣性基材4的厚度方向Dt貫穿設置之複數個導通路5之金屬填充微細結構體10的至少一側的表面進行平坦化並使複數個導通路5的一端露出於絕緣性基材4的表面（參考圖1A及圖1B）；第1去除步驟，在平坦化步驟後，對金屬填充微細結構體10的表面賦予處理液並沿厚度方向Dt選擇性地去除絕緣性基材4的表面的一部分，使複數個導通路5的一端從絕緣性基材4的表面突出（參考圖1C）；第1清洗步驟，在第1去除步驟後，清洗金屬填充微細結構體10的表面；及第2去除步驟，在第1清洗步驟後，對金屬填充微細結構體10的表面賦予處理液，沿厚度方向Dt選擇性地去除絕緣性基材4的表面的一部分，並增加藉由第1去除步驟從絕緣性基材4的表面突出之複數個導通路5的突出部分5a的高度h（參考圖1D）。
＜第2態樣＞ 在本發明的製造方法中，從作業性的觀點考慮，作為用於平坦化步驟、第1去除步驟、第1清洗步驟及第2去除步驟中之金屬填充微細結構體，使用附基板之狀態的金屬填充微細結構體為較佳。 例如，如圖2A～圖2E（以下，亦簡單統稱為“圖2”。）所示，特定各向異性導電性構件20能夠藉由具有如下步驟之製造方法製作：平坦化步驟，對附基板1之金屬填充微細結構體10的至少一側的表面進行平坦化，使複數個導通路5的一端露出於絕緣性基材4的表面（參考圖2A及圖2B）；第1去除步驟，在平坦化步驟後，對附基板1之金屬填充微細結構體10的表面賦予處理液並沿厚度方向Dt選擇性地去除絕緣性基材4的表面的一部分，使複數個導通路5的一端從絕緣性基材4的表面突出（參考圖2C）；第1清洗步驟，在第1去除步驟後，清洗附基板1之金屬填充微細結構體10的表面；及第2去除步驟，在第1清洗步驟後，對附基板1之金屬填充微細結構體10的表面賦予處理液，沿厚度方向Dt選擇性地去除絕緣性基材4的表面的一部分，並增加藉由第1去除步驟從絕緣性基材4的表面突出之複數個導通路5的突出部分5a的高度h（參考圖2D）；及基板去除步驟，去除基板1（參考圖2E）。
＜其他態樣＞ 在圖1及圖2中，對金屬填充微細結構體10的一表面實施基於平坦化步驟、第1去除步驟、第1清洗步驟及第2去除步驟等各步驟之處理，但在本發明的製造方法中，亦可以對金屬填充微細結構體10的另一表面實施基於平坦化步驟、第1去除步驟、第1清洗步驟及第2去除步驟等各步驟之處理。 例如，亦可以對圖1D及圖2D所示之狀態，亦即具有絕緣性基材4及沿絕緣性基材4的厚度方向貫穿設置之複數個導通路5且以複數個導通路5的一端從絕緣性基材4的一側的面突出之狀態設置之特定各向異性導電性構件20的背面實施基於平坦化步驟、第1去除步驟、第1清洗步驟及第2去除步驟等各步驟之處理。
〔準備步驟〕 本發明的製造方法所具有之準備步驟係準備具有絕緣性基材及沿絕緣性基材的厚度方向貫穿設置之複數個導通路之金屬填充微細結構體之步驟。 其中，作為準備步驟，能夠利用以往公知的方法，例如，可舉出在專利文獻1（日本特開2008-270157號公報）的請求項1中記載之方法、在國際公開第2018/155273號的請求項1中記載之方法、在日本特開2019-153415號公報的[0027]～[0031]段中記載之方法等。
＜絕緣性基材＞ 上述金屬填充微細結構體所具有之絕緣性基材只要具有與構成以往公知的各向異性導電性膜等之絕緣性基材相同程度的電阻率（10 14Ω/cm左右），則並沒有特別限定。
作為絕緣性基材，例如，可舉出金屬氧化物基材、金屬氮化物基材、玻璃基材、碳化矽、氮化矽等陶瓷基材、類鑽碳等碳基材、聚醯亞胺基材及該等的複合材料等。作為絕緣性基材，除此以外，例如亦可以為在具有貫穿孔之有機材料上用含有50質量%以上的陶瓷材料或碳材料之無機材料形成膜者。
作為絕緣性基材，具有所期望之平均開口直徑之微孔形成為貫穿孔，從容易形成後述導通路的理由考慮，係金屬氧化物基材為較佳，係閥金屬的陽極氧化膜為更佳。 其中，作為閥金屬，具體而言，例如可舉出鋁、鉭、鈮、鈦、鉿、鋯、鋅、鎢、鉍、銻等。其中，由於尺寸穩定性良好且相對廉價，係鋁為較佳。 因此，利用鋁基板來形成絕緣性基材亦即陽極氧化膜，並製造各向異性導電性構件為較佳。
鋁基板並沒有特別限定，作為其具體例，可舉出純鋁板；將鋁作為主成分，包含微量的不同元素之合金板；將高純度鋁蒸鍍於低純度的鋁（例如，回收材料）之基板；藉由蒸鍍、濺射等方法在矽晶圓、石英、玻璃等的表面包覆高純度鋁之基板；將鋁層合之樹脂基板；等。
鋁基板中，實施陽極氧化處理之一側的表面的鋁純度為99.5質量%以上為較佳，99.9質量%以上為更佳，99.99質量%以上為進一步較佳。若鋁純度在上述範圍內，則貫穿孔排列的規則性變充分。
又，鋁基板中，預先對實施陽極氧化處理之一側的表面實施熱處理、脫脂處理及鏡面拋光處理為較佳。 其中，關於熱處理、脫脂處理及鏡面拋光處理，能夠實施與日本特開2008-270158號公報的[0044]～[0054]段中記載之各處理相同的處理。
＜導通路＞ 上述金屬填充微細結構體所具有之導通路由導電性物質構成為較佳，由填充於沿閥金屬的陽極氧化膜的厚度方向貫穿設置之微孔之金屬構成為更佳。 上述金屬係電阻率為10 3Ω/cm以下的材料為較佳，作為其具體例，可較佳地例示金（Au）、銀（Ag）、銅（Cu）、鋁（Al）、鎂（Mg）、鎳（Ni）、鋅（Zn）等。 其中，從導電性的觀點考慮，Cu、Au、Al、Ni為較佳，Cu、Au為更佳，Cu為進一步較佳。
〔平坦化步驟〕 本發明的製造方法所具有之平坦化步驟係對金屬填充微細結構體的至少一側的表面進行平坦化並使複數個導通路的一端露出於絕緣性基材的表面之步驟。 進行平滑化之方法並沒有特別限定，例如，可較佳地舉出以下所示之機械研磨處理、化學機械研磨（CMP）處理、電解研磨處理、離子研磨處理。
＜機械研磨處理＞ 作為機械研磨處理，例如，使用#800～#1500的粒度的研磨布（例如，SiC布）進行包覆，調整厚度之後，用平均粒徑1～3μm的金剛石漿料進行拋光，進一步用平均粒徑0.1～0.5μm的金剛石漿料進行拋光，藉此能夠設為鏡面狀態。 其中，電極面的研磨厚度係0.5μm～20μm為較佳，相對置之開口面的研磨厚度係10μm～50μm為較佳。 又，轉速係10rpm～100rpm為較佳，20～60rpm為更佳。 又，負載係0.01～0.1kgf/cm 2為較佳，0.02～0.08kgf/cm 2為更佳。
＜化學機械研磨（CMP）處理＞ 在CMP處理中，能夠使用Fujimi Incorporated.製PNANERLITE-7000、Showa Denko Materials co.,Ltd.製GPX HSC800、AGC SEIMI CHEMICAL CO.,LTD.製CL-1000等CMP漿料。
＜電解研磨處理＞ 作為電解研磨，例如，可較佳地舉出“The Handbook of Aluminum”，第6版，Japan Aluminium Association編著，2001年，第164-165頁中記載之各種方法；美國專利第2708655號說明書中記載之方法；“實務表面技術”，vol.33，No.3，1986年，第32-38頁中記載之方法；等。
＜離子研磨處理＞ 離子研磨處理在需要比基於上述CMP之處理、電解研磨處理更精密的研磨時實施，能夠使用公知的技術。作為離子種類，使用常規的氬離子為較佳。
〔第1去除步驟〕 本發明的製造方法所具有之第1去除步驟係在平坦化步驟後，對金屬填充微細結構體的表面賦予處理液並沿厚度方向選擇性地去除絕緣性基材的表面的一部分，使複數個導通路的一端從絕緣性基材的表面突出之步驟。
作為上述處理液，例如，可舉出不溶解構成上述導通路之金屬（例如，銅等）而溶解絕緣性基材（例如，鋁的陽極氧化膜亦即氧化鋁等）之酸水溶液或鹼水溶液。 又，作為對金屬填充微細結構體的表面賦予上述處理液之方法，例如，可舉出浸漬法、噴塗法。其中，浸漬法為較佳。
使用酸水溶液時，使用硫酸、磷酸、硝酸、鹽酸等無機酸或該等的混合物的水溶液為較佳。其中，不含有鉻酸之水溶液在安全性優異這一點上較佳。酸水溶液的濃度為1～10質量%為較佳。酸水溶液的溫度為25～60°C為較佳。 又，使用鹼水溶液時，使用選自包括氫氧化鈉、氫氧化鉀及氫氧化鋰的群組中之至少一種鹼的水溶液為較佳。鹼水溶液的濃度為0.1～5質量%為較佳。鹼水溶液的溫度為20～35°C為較佳。 具體而言，例如，可較佳地使用50g/L、40°C的磷酸水溶液、0.5g/L、30°C的氫氧化鈉水溶液或0.5g/L、30°C的氫氧化鉀水溶液。 酸水溶液或鹼水溶液中的浸漬時間為8～120分鐘為較佳，10～90分鐘為更佳，15～60分鐘為進一步較佳。
在本發明中，在第1去除步驟及後述第2去除步驟中，沿厚度方向溶解絕緣性基材的表面的一部分時的溶解速度係1～5μg/min・cm 2為較佳，2～4μg/min・cm 2為更佳。 又，在第1去除步驟及後述第2去除步驟中，沿厚度方向溶解絕緣性基材的表面的一部分時的溶解量係10～100μg/cm 2為較佳，25～60μg/cm 2為更佳。
又，在本發明中，從避免溶解導通路的觀點考慮，在第1去除步驟及後述第2去除步驟中使用之處理液的pH係10～14為較佳，11～13為更佳。
在本發明中，在第1去除步驟中去除之絕緣性基材的表面之厚度為0.2μm以下，從避免過度溶解的觀點考慮，在第1去除步驟中去除之絕緣性基材的表面的厚度係0.001～0.1μm為更佳。
又，在本發明中，從確保去除開始時的均勻性的觀點考慮，藉由第1去除步驟使複數個導通路的一端從絕緣性基材的表面突出之突出部分的高度係0.001μm以上為較佳，0.010～0.1μm為更佳，0.050～0.1μm為進一步較佳。 其中，突出部分的高度係針對金屬填充微細結構體的厚度方向的剖面，利用場發射掃描電子顯微鏡（Field Emission Scanning Electron Microscope：FE-SEM），以60000倍的倍率觀察10個視場，按照複數個導通路的每一個，測定從絕緣性基材的表面突出之突出部分的高度之值的平均值。
〔第1清洗步驟〕 本發明的製造方法所具有之第1清洗步驟係在第1去除步驟後清洗金屬填充微細結構體的表面之步驟。 作為清洗方法，例如，可舉出使用以往公知的沖洗液，浸漬於沖洗液之方法、噴塗噴射沖洗液之方法等。 又，清洗時間係30秒～30分鐘為較佳，1分鐘～10分鐘為更佳。
沖洗液含有水作為主成分為較佳。 又，沖洗液可以含有醇類、丙酮、四氫呋喃等水混和性溶劑作為除水以外的溶劑。 又，沖洗液含有界面活性劑為較佳。
〔第2去除步驟〕 本發明的製造方法所具有之第2去除步驟係在第1清洗步驟後對金屬填充微細結構體的表面賦予處理液，沿厚度方向選擇性地去除絕緣性基材的表面的一部分，並增加藉由第1去除步驟從絕緣性基材的表面突出之複數個導通路的突出部分的高度之步驟。 其中，第2去除步驟中的處理內容與上述第1去除步驟中的處理內容相同，但將藉由第1去除步驟從絕緣性基材的表面突出之複數個導通路的突出部分的高度增加1.1～3倍之處理為較佳。
在本發明中，從與平坦性低的構件表面的接合性變良好的理由考慮，藉由第2去除步驟（具有後述第3去除步驟時，係指第3去除步驟。）從絕緣性基材的表面突出之複數個導通路的突出部分的高度係50nm以上為較佳，0.1～0.8μm為更佳，0.2～0.5μm為進一步較佳。
〔第2清洗步驟〕 本發明的製造方法在第2去除步驟後進一步具有清洗金屬填充微細結構體的表面之第2清洗步驟為較佳。 其中，第2清洗步驟中的處理內容與上述第1清洗步驟中的處理內容相同。
〔第3去除步驟〕 從能夠進一步抑制導通路的突出部分的高度不均的理由考慮，本發明的製造方法在任意第2去除步驟後進一步具有如下第3去除步驟為較佳：對金屬填充微細結構體的表面賦予處理液，沿厚度方向選擇性地去除絕緣性基材的表面的一部分，並增加藉由第2去除步驟從絕緣性基材的表面突出之複數個導通路的突出部分的高度。 其中，第3去除步驟中的處理內容與上述第1去除步驟中的處理內容相同。
從能夠進一步抑制導通路的突出部分的高度不均的理由考慮，本發明的製造方法不僅具有上述任意第2清洗步驟及第3去除步驟，進一步具有第3清洗步驟及第4去除步驟等為較佳。 亦即，本發明的製造方法中，將在第1去除步驟及第1清洗步驟中說明之各處理重複2次以上之態樣為較佳，將該等重複4次以上之態樣為更佳，將該等重複5次以上之態樣為進一步較佳，將該等重複10次以上之態樣為特佳。
〔基板去除步驟〕 如上述第2態樣（圖2）所示，使用附基板之金屬填充微細結構體的情況下，本發明的製造方法可以具有在第2去除步驟後去除基板1之基板去除步驟。 去除基板的方法並沒有特別限定，例如，可較佳地舉出藉由溶解去除的方法等。以下，對藉由溶解去除鋁基板之方法進行詳細說明。
＜鋁基板的溶解＞ 在上述鋁基板的溶解中，使用不易溶解陽極氧化膜但容易溶解鋁之處理液為較佳。 此類處理液對鋁的溶解速度為1μm/分鐘以上為較佳，3μm/分鐘以上為更佳，5μm/分鐘以上為進一步較佳。同樣地，對陽極氧化膜的溶解速度成為0.1nm/分鐘以下為較佳，成為0.05nm/分鐘以下為更佳，成為0.01nm/分鐘以下為進一步較佳。 具體而言，包含至少一種離子化傾向比鋁更低的金屬化合物且pH成為4以下或8以上之處理液為較佳，該pH為3以下或9以上為更佳，2以下或10以上為進一步較佳。
作為此類處理液，將酸或鹼水溶液作為基質，例如配合有錳、鋅、鉻、鐵、鎘、鈷、鎳、錫、鉛、銻、鉍、銅、汞、銀、鈀、鉑、金的化合物（例如，氯鉑酸）、該等的氟化物、該等的氯化物等者為較佳。 其中，酸水溶液基質為較佳，混合氯化物為較佳。 尤其，從處理寬容度的觀點考慮，在鹽酸水溶液中混合了氯化汞之處理液（鹽酸/氯化汞）、在鹽酸水溶液中混合了氯化銅之處理液（鹽酸/氯化銅）為較佳。 另外，此類處理液的組成並沒有特別限定，例如，能夠使用溴/甲醇混合物、溴/乙醇混合物、王水等。
又，此類處理液的酸或鹼濃度係0.01～10mol/L為較佳，0.05～5mol/L為更佳。 進而，使用此類處理液之處理溫度係-10°C～80°C為較佳，0°C～60°C為更佳。
又，上述鋁基板的溶解藉由使其與上述處理液接觸來進行。接觸方法並沒有特別限定，例如可舉出浸漬法、噴塗法。其中，浸漬法為較佳。作為此時的接觸時間，10秒～5小時為較佳，1分鐘～3小時為更佳。 [實施例]
以下，根據實施例對本發明進行進一步詳細說明。以下實施例所示之材料、使用量、比例、處理內容、處理順序等只要不脫離本發明的主旨，則能夠適當變更。因此，本發明的範圍不應因以下所示之實施例而做限定性解釋。
[實施例1] 按照以下順序，製作了特定各向異性導電性構件。
（1）鋁基板的製作 軋製鋁純度為99.99%的鑄錠之板材（厚度0.1mm）用作鋁基板。
（2）電解研磨處理 用以下組成的電解研磨液，在電壓25V、液體溫度65°C、液體流速3.0m/分鐘的條件下，對上述鋁基板實施了電解研磨處理。 陰極設為碳電極，電源使用了GP0110-30R（TAKASAGO LTD.製）。又，用渦流式流量監測器FLM22-10PCW（AS ONE Corporation製）測量了電解液的流速。 電解研磨後的表面粗糙度Ra小於0.03um。 （電解研磨液組成） ・85質量%磷酸（FUJIFILM Wako Pure Chemical Corporation製試劑）  660mL ・純水  160mL ・硫酸  150mL ・乙二醇  30mL
（3）陽極氧化處理步驟 接著，按照日本特開2007-204802號公報中記載之順序，對電解研磨處理後的鋁基板實施了基於自規則化法之陽極氧化處理。 用0.50mol/L草酸的電解液，在電壓40V、液體溫度16°C、液體流速3.0m/分鐘的條件下，對電解研磨處理後的鋁基板實施了5小時的陽極氧化預處理。 之後，實施了將陽極氧化預處理後的鋁基板在0.5mol/L磷酸水溶液（液體溫度：40°C）中浸漬20分鐘之脫膜處理。 之後，用0.50mol/L草酸的電解液，在電壓40V、液體溫度16°C、液體流速3.0m/分鐘的條件下，實施5小時的陽極氧化再處理，藉此獲得了膜厚40μm的陽極氧化膜。 另外，陽極氧化預處理及陽極氧化再處理均將陰極設為不鏽鋼電極，電源使用了GP0110-30R（TAKASAGO LTD.製）。又，冷卻裝置使用NeoCool BD36（Yamato Scientific co.,ltd製），攪拌加溫裝置使用了Pair stirrer PS-100（EYELA TOKYO RIKAKIKAI CO.,LTD製）。進而，用渦流式流量監測器FLM22-10PCW（AS ONE Corporation製）測量了電解液的流速。
（4）阻擋層去除步驟 接著，以與上述陽極氧化處理相同的處理液及處理條件，一邊以0.2V/sec的電壓下降速度將電壓從40V連續下降到0V，一邊實施了電解處理（電解去除處理）。 之後，用50°C的溫水、45°C的NeutraClean68（Rohm and Haas Company製）、進而用50°C的溫水進行陽極氧化膜表面的清洗，接著浸漬於包含5g/L的鋅之氫氧化鈉水溶液（25°C）中，實施蝕刻處理（蝕刻去除處理），去除位於陽極氧化膜的微孔底部之阻擋層，藉此使鋅在經由微孔露出之鋁表面析出。 接著，為了抑制在電鍍處理中產生氫，實施無電解鎳處理，藉此在孔底部形成了積層鋅和鎳之電鍍晶種層。
其中，在阻擋層去除步驟後的陽極氧化膜上存在之微孔的平均開口直徑為60nm。另外，平均開口直徑作為藉由FE-SEM拍攝表面照片（倍率50000倍）並測定50點之平均值而算出。 又，阻擋層去除步驟後的陽極氧化膜的平均厚度為40μm。另外，平均厚度作為如下值算出：利用聚焦離子束（Focused Ion Beam：FIB），對陽極氧化膜進行厚度方向上的切削加工，藉由FE-SEM拍攝其剖面的表面照片（倍率50000倍）並測定10點之平均值。 又，存在於陽極氧化膜之微孔的密度為約1億個/mm 2。另外，利用日本特開2008-270158號公報的[0168]及[0169]段中記載之方法測定並算出了微孔的密度。 又，存在於陽極氧化膜之微孔的規則度為92%。另外，藉由FE-SEM拍攝表面照片（倍率20000倍），並利用日本特開2008-270158號公報的[0024]～[0027]段中記載之方法測定並算出了規則度。
（5）金屬填充步驟（電解電鍍處理） 接著，將鋁基板作為陰極，將銅作為正極，實施了電解電鍍處理。 具體而言，藉由使用以下所示之組成的銅電鍍液並實施恆電流電解，製作了具有在微孔的內部填充了銅之導通路之金屬填充微細結構體。 其中，關於恆電流電解，利用YAMAMOTO-MS CO.,LTD.製電鍍裝置，用HOKUTO DENKO CORPORATION.製電源（HZ-3000），在電鍍液中進行循環伏安法確認析出電位之後，在以下所示之條件下實施了處理。 （銅電鍍液組成及條件） ・硫酸銅  250g/L ・硫酸  1g/L ・鹽酸  0.05g/L ・SPS（聚二硫二丙烷磺酸鈉）  5mg/L ・聚乙二醇  10mg/L ・溫度  30°C ・電流密度  10A/dm 2
藉由FE-SEM觀察在微孔中填充金屬之後的陽極氧化膜的表面，觀察1000個微孔中有無基於金屬之封孔，並算出封孔率（封孔微孔的個數/1000個）之結果為96%。 又，藉由FIB對在微孔中填充金屬之後的陽極氧化膜進行厚度方向上的切削加工，藉由FE-SEM拍攝其剖面的表面照片（倍率50000倍）並確認微孔的內部之結果，可知在被封孔之微孔中，其內部完全被金屬填充。
（6）平坦化步驟 接著，對陽極氧化膜的表面實施CMP（Chemical Mechanical Polishing：化學機械研磨）處理並研磨表面，藉此對表面進行了平滑化。藉由平滑化步驟，確保各向異性導電性。在該狀態下，測定了上述絕緣電阻。 在平滑化步驟中，利用MAT公司製研磨裝置（BC-15CN（商品名）），藉由包含氧化鋁之研磨劑（WA#8000（FF）Kemet Japan Co.,Ltd.製，用純水稀釋成4倍之液體），對陽極氧化膜的表面進行一次研磨，藉由包含二氧化矽之研磨劑（S-A1-1-0，Kemet Japan Co.,Ltd.製）進行二次研磨，將研磨後的拋光的算術平均粗糙度（JIS（Japanese Industrial Standards）B0601：2001）設為0.005μm。
（7）去除步驟及清洗步驟 利用光微影用台式顯影裝置（DV-200：ARMS SYSTEM CO.,LTD.製），在設置於旋轉基板上之金屬填充微細結構體的表面連續10分鐘噴塗將pH調整為12之KOH（0.01mol/L）水溶液（25°C），並將絕緣性基材（鋁的陽極氧化膜）的表面沿厚度方向去除了0.11μm。 接著，藉由用純水清洗5分鐘並高速旋轉而使其乾燥。 將該等2種處理重複進行了下述表1所示之次數。
[實施例2～7及比較例1～3] 將去除步驟及清洗步驟的時間及重複次數變更為下述表1所示之條件，除此以外，以與實施例1相同的方法，製作了特定各向異性導電性構件。
[評價] 針對所製作之各特定各向異性導電性構件的剖面，利用FE-SEM，以60000倍的倍率，觀察了10個視場。 使所獲得之圖像與預先準備之50nm間距的等高線圖像重合，以使所突出之導通路的一端（最表面）的等高線的高度=0（參考圖3），目視判斷並記錄了導通路之間的絕緣性基材的高度位於等高線的什麼範圍內。 總結該10個視場份而獲得了導通路的突出部分的高度的度數分布（參考圖4）。 對該度數分布進行統計處理，算出導通路的突出部分的平均高度及標準偏差，並將標準偏差的3倍（3σ）作為導通路的突出部分的高度不均（變動幅度）。
【表1】
  去除步驟 清洗步驟 重複次數 評價結果
時間 去除厚度 時間 突出部高度（平均值） 突出部高度變動幅度
min μm min 次 nm nm
實施例1 10 0.11 5 2 300 100
實施例2 5 0.06 5 4 300 50
實施例3 2.5 0.03 5 8 300 30
實施例4 1 0.01 5 20 300 10
實施例5 5 0.06 1 4 300 150
實施例6 5 0.06 10 4 300 30
實施例7 20 0.19 5 2 600 150
比較例1 20 0.30 5 1 300 300
比較例2 40 0.60 5 1 600 1000
比較例3 30 0.42 5 2 1100 1300
從表1所示之結果可知，將去除步驟及清洗步驟各進行1次時，發生導通路的突出部分的高度不均（比較例1及2）。 又，可知即使在重複進行去除步驟及清洗步驟以具有第1去除步驟、第1清洗步驟及第2去除步驟的情況下，相當於第1去除步驟之第1次去除步驟中的去除厚度大於0.2μm時，亦會發生導通路的突出部分的高度不均（比較例3）。 相對於此，可知在重複進行去除步驟及清洗步驟以具有規定的第1去除步驟、第1清洗步驟及第2去除步驟的情況下，能夠抑制導通路的突出部分的高度不均（實施例1～7）。 尤其，從實施例1～6的對比可知，若將去除步驟及清洗步驟重複4次以上，則更能夠抑制導通路的突出部分的高度不均，若重複5次以上，則進一步能夠抑制導通路的突出部分的高度不均，若重複10次以上，則尤其能夠抑制導通路的突出部分的高度不均。
1:基板 4:絕緣性基材 5:導通路 5a:突出部分 10:金屬填充微細結構體 20:特定各向異性導電性構件 Dt:厚度方向 h:突出部分的高度
圖1A係在用於說明本發明的各向異性導電性構件的製造方法的一例（第1態樣）之示意性剖面圖中，表示平坦化步驟前的金屬填充微細結構體的狀態之示意性剖面圖。 圖1B係在用於說明本發明的各向異性導電性構件的製造方法的一例（第1態樣）之示意性剖面圖中，表示平坦化步驟後的狀態之示意性剖面圖。 圖1C係在用於說明本發明的各向異性導電性構件的製造方法的一例（第1態樣）之示意性剖面圖中，表示第1去除步驟後的狀態之示意性剖面圖。 圖1D係在用於說明本發明的各向異性導電性構件的製造方法的一例（第1態樣）之示意性剖面圖中，表示第2去除步驟後的狀態之示意性剖面圖。
圖2A係在用於說明本發明的各向異性導電性構件的製造方法的另一例（第2態樣）之示意性剖面圖中，表示平坦化步驟前的附基板之金屬填充微細結構體的狀態之示意性剖面圖。 圖2B係在用於說明本發明的各向異性導電性構件的製造方法的另一例（第2態樣）之示意性剖面圖中，表示平坦化步驟後的狀態之示意性剖面圖。 圖2C係在用於說明本發明的各向異性導電性構件的製造方法的另一例（第2態樣）之示意性剖面圖中，表示第1去除步驟後的狀態之示意性剖面圖。 圖2D係在用於說明本發明的各向異性導電性構件的製造方法的另一例（第2態樣）之示意性剖面圖中，表示第2去除步驟後的狀態之示意性剖面圖。 圖2E係在用於說明本發明的各向異性導電性構件的製造方法的另一例（第2態樣）之示意性剖面圖中，表示基板去除步驟後的狀態之示意性剖面圖。 圖3係使突出的導通路的一端（最表面）以等高線的高度成為零之方式重合之參考圖。 圖4係導通路的突出部分的高度的度數分布的參考圖。

Claims (8)

  1. 一種各向異性導電性構件的製造方法，其中 前述各向異性導電性構件具有絕緣性基材及沿前述絕緣性基材的厚度方向貫穿設置之複數個導通路且以前述複數個導通路的一端從前述絕緣性基材的至少一側的表面突出之狀態設置， 前述各向異性導電性構件的製造方法具有： 準備步驟，準備具有絕緣性基材及沿前述絕緣性基材的厚度方向貫穿設置之複數個導通路之金屬填充微細結構體； 平坦化步驟，對前述金屬填充微細結構體的至少一側的表面進行平坦化，使前述複數個導通路的一端露出於前述絕緣性基材的表面； 第1去除步驟，在前述平坦化步驟後，對前述金屬填充微細結構體的表面賦予處理液並沿厚度方向選擇性地去除前述絕緣性基材的表面的一部分，使前述複數個導通路的一端從前述絕緣性基材的表面突出； 第1清洗步驟，在前述第1去除步驟後，清洗前述金屬填充微細結構體的表面；及 第2去除步驟，在前述第1清洗步驟後，對前述金屬填充微細結構體的表面賦予處理液，沿厚度方向選擇性地去除前述絕緣性基材的表面的一部分，並增加藉由前述第1去除步驟從前述絕緣性基材的表面突出之前述複數個導通路的突出部分的高度； 在前述第1去除步驟中去除之前述絕緣性基材的表面的厚度為0.2μm以下。
  2. 如請求項1所述之各向異性導電性構件的製造方法，其進一步具有： 第2清洗步驟，在前述第2去除步驟後，清洗前述金屬填充微細結構體的表面。
  3. 如請求項2所述之各向異性導電性構件的製造方法，其進一步具有： 第3去除步驟，在前述第2清洗步驟後，對前述金屬填充微細結構體的表面賦予處理液，沿厚度方向選擇性地去除前述絕緣性基材的表面的一部分，並增加藉由前述第2去除步驟從前述絕緣性基材的表面突出之前述複數個導通路的突出部分的高度。
  4. 如請求項1至請求項3之任一項所述之各向異性導電性構件的製造方法，其中 前述絕緣性基材係閥金屬的陽極氧化膜， 前述複數個導通路由填充於沿前述陽極氧化膜的厚度方向貫穿設置之微孔之金屬構成。
  5. 請求項4所述之各向異性導電性構件的製造方法，其中 前述閥金屬係鋁。
  6. 如請求項4所述之各向異性導電性構件的製造方法，其中 填充於前述微孔之金屬係銅。
  7. 如請求項1至請求項3之任一項所述之各向異性導電性構件的製造方法，其中 藉由前述第2去除步驟從前述絕緣性基材的表面突出之前述複數個導通路的突出部分的高度為50nm以上。
  8. 如請求項1至請求項3之任一項所述之各向異性導電性構件的製造方法，其中 在前述第1去除步驟及前述第2去除步驟中使用之處理液的pH為10～14。
TW110125052A 2020-07-16 2021-07-08 各向異性導電性構件的製造方法 TW202217866A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020122142 2020-07-16
JP2020-122142 2020-07-16

Publications (1)

Publication Number Publication Date
TW202217866A true TW202217866A (zh) 2022-05-01

Family

ID=79555298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110125052A TW202217866A (zh) 2020-07-16 2021-07-08 各向異性導電性構件的製造方法

Country Status (3)

Country Link
JP (1) JP7343706B2 (zh)
TW (1) TW202217866A (zh)
WO (1) WO2022014293A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114207793A (zh) * 2019-08-16 2022-03-18 富士胶片株式会社 结构体的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5043621B2 (ja) 2007-03-27 2012-10-10 富士フイルム株式会社 異方導電性部材およびその製造方法
JP2009140869A (ja) 2007-12-10 2009-06-25 Fujifilm Corp 異方導電性部材
JP6906616B2 (ja) 2017-08-25 2021-07-21 富士フイルム株式会社 構造体、構造体の製造方法、積層体および半導体パッケージ

Also Published As

Publication number Publication date
WO2022014293A1 (ja) 2022-01-20
JPWO2022014293A1 (zh) 2022-01-20
JP7343706B2 (ja) 2023-09-12

Similar Documents

Publication Publication Date Title
JP6029764B2 (ja) 金属充填微細構造体の製造方法
US8133578B2 (en) Microstructure and method of manufacturing the same
US20110117357A1 (en) Microstructure, and method for production thereof
JP5435493B2 (ja) 微細構造体およびその製造方法
EP2400597A1 (en) Anisotropically conductive member and method for producing the same
KR20120031459A (ko) 이방 도전성 부재
JP5435484B2 (ja) 金属充填微細構造体の製造方法
TW202217866A (zh) 各向異性導電性構件的製造方法
TW202231937A (zh) 金屬填充微細結構體和金屬填充微細結構體的製造方法
KR100859899B1 (ko) 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법
JP5363131B2 (ja) 異方導電性部材およびその製造方法
JP7369871B2 (ja) 異方導電性部材の製造方法
JP5694888B2 (ja) 異方導電性部材およびその製造方法
JP5523941B2 (ja) 金属充填微細構造体の製造方法
CN116666346A (zh) 金属填充微细结构体
TW202302921A (zh) 結構體及結構體的製造方法
JPWO2015045469A1 (ja) 多層構造体、インターポーザ、および、インターポーザの製造方法
TW202201433A (zh) 結構體及結構體的製造方法
CN116670337A (zh) 金属填充微细结构体和金属填充微细结构体的制造方法
KR20230043153A (ko) 금속 충전 미세 구조체의 제조 방법
JP5139906B2 (ja) 微細構造体およびその製造方法
JP5043691B2 (ja) 金属充填微細構造体の製造方法ならびに金属充填微細構造体および異方導電性部材
JP2009287115A (ja) 電解めっき方法およびそれを用いた金属充填微細構造体の製造方法