TW202147441A - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TW202147441A
TW202147441A TW110110598A TW110110598A TW202147441A TW 202147441 A TW202147441 A TW 202147441A TW 110110598 A TW110110598 A TW 110110598A TW 110110598 A TW110110598 A TW 110110598A TW 202147441 A TW202147441 A TW 202147441A
Authority
TW
Taiwan
Prior art keywords
film
silicon
substrate processing
gas
processing method
Prior art date
Application number
TW110110598A
Other languages
English (en)
Inventor
井上雅喜
塞德里克 湯瑪士
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202147441A publication Critical patent/TW202147441A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之課題在於提供一種能夠以高選擇比及高蝕刻率蝕刻矽之基板處理方法及基板處理裝置。 基板處理方法係基板處理裝置中之基板處理方法，且包括以下製程：提供具有僅由矽構成之第1膜及包含矽之第2膜之基板；及利用由包括含鹵素氣體及含矽氣體而不包括含氧氣體之混合氣體生成之電漿，蝕刻第1膜。

Description

基板處理方法及基板處理裝置
本發明係關於一種基板處理方法及基板處理裝置。
已知藉由蝕刻基板上之矽膜而形成鰭狀之氧化矽膜或氮化矽膜之工藝，例如雙重圖案化。又，為了於蝕刻中使選擇比提昇，已知利用沈積性氣體形成保護膜。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-110139號公報 [專利文獻2]日本專利特開2010-153702號公報
[發明所欲解決之問題]
本發明提供一種能夠以高選擇比及高蝕刻率蝕刻矽之基板處理方法及基板處理裝置。 [解決問題之技術手段]
根據本發明之一態樣之基板處理方法係基板處理裝置中之基板處理方法，且包括以下製程：提供具有僅由矽構成之第1膜及包含矽之第2膜之基板；及利用由包括含鹵素氣體及含矽氣體而不包括含氧氣體之混合氣體生成之電漿，蝕刻第1膜。 [發明之效果]
根據本發明，能夠以高選擇比及高蝕刻率蝕刻矽。
以下，基於圖式對所公開之基板處理方法及基板處理裝置之實施方式進行詳細說明。再者，以下實施方式並不限定所公開之技術。
於藉由蝕刻基板上之矽膜而形成鰭狀之氧化矽膜或氮化矽膜之工藝中，較為理想的是於高選擇比之蝕刻條件下蝕刻矽膜。又，於鰭狀膜與基底膜為不同材質之情形時，期望不僅對於鰭狀膜獲得高選擇比，且對於基底膜亦獲得高選擇比。例如於鰭狀膜為氮化矽膜且基底膜為氧化矽膜之情形時，期望不僅對於氮化矽膜獲得高選擇比，且對於氧化矽膜亦獲得高選擇比。又，因要求藉由蝕刻直至鰭狀膜及基底膜之角部而除去矽膜，故需要各向同性蝕刻。因此，不僅要求縱向之選擇比，亦要求橫向之選擇比。即，亦要求抑制進行過蝕刻時之鰭狀膜(例如氮化矽膜)的CD(Critical Dimension，臨界尺寸)損失。
又，於為了使選擇比提昇，而使用沈積性氣體於非蝕刻膜(例如氮化矽膜)形成保護膜之情形時，保護膜亦形成於被蝕刻膜(例如矽膜)。因此，被蝕刻膜之蝕刻率會降低。即，因蝕刻時間增加，故生產性降低。又，於形成鰭狀膜之情形時，因蝕刻時間之增加而導致鰭狀膜之側部之旁側蝕刻增加，有無法成為所需形狀之虞。因此，期待以高選擇比及高蝕刻率蝕刻矽。
[電漿處理系統1之構成] 圖1係表示本發明之一實施方式中之電漿處理系統之一例的圖。如圖1所示，於一實施方式中，電漿處理系統1包括電漿處理裝置10及控制部100。電漿處理裝置10為ICP(Inductively Coupled Plasma，感應耦合電漿)方式之電漿處理裝置，包括電漿處理室11、氣體供給部50、RF(Radio Frequency，射頻)電力供給部300及排氣系統15。又，電漿處理裝置10包括基板支持部20、氣體導入口41及天線62。基板支持部20配置於電漿處理室11內之電漿處理空間11s之下部區域。氣體導入口41安裝於電漿處理室11之側壁。天線62配置於電漿處理室11(介電窗61)之上部或上方。
基板支持部20構成為於電漿處理空間11s中支持基板W。於一實施方式中，基板支持部20包括下部電極21、靜電吸盤22及邊緣環23。靜電吸盤22構成為配置於下部電極21上，且以靜電吸盤22之上表面支持基板W。下部電極21作為偏壓電極而發揮功能。邊緣環23以於下部電極21之周緣部上表面包圍基板W之方式配置。又，雖省略圖示，但於一實施方式中，基板支持部20亦可包括構成為將靜電吸盤22及基板W中之至少一者調節為目標溫度之調溫模組。調溫模組亦可包括加熱器、流路或該等之組合。於流路中流有如冷媒、傳熱氣體般之調溫流體。
氣體導入口41構成為將來自氣體供給部50之一種或一種以上之處理氣體供給至電漿處理空間11s。氣體供給部50亦可包括一個或一個以上之氣體源51、一個或一個以上之流量控制器52、閥門53、配管54及分流器(氣體流量分配部)55。於一實施方式中，氣體供給部50構成為將一種或一種以上之處理氣體自分別對應之氣體源51經由分別對應之流量控制器52及閥門53、以及配管54及分流器55供給至氣體導入口41。各流量控制器52亦可包括例如質量流量控制器(MFC：Mass Flow Controller)或壓力控制式流量控制器。
RF電力供給部300構成為將RF電力、例如一個或一個以上之RF信號供給至下部電極21及天線62。藉此，利用供給至電漿處理空間11s之一種或一種以上之處理氣體生成電漿。因此，RF電力供給部300可作為電漿生成部之至少一部分而發揮功能，該電漿生成部構成為於電漿處理室中利用一種或一種以上之處理氣體生成電漿。於一實施方式中，RF電力供給部300包括第1 RF電力供給部71及第2 RF電力供給部30。
第1 RF電力供給部71包括第1 RF生成部及第1匹配電路。於一實施方式中，第1 RF電力供給部71構成為將第1 RF信號自第1 RF生成部經由第1匹配電路供給至天線62。於一實施方式中，第1 RF信號為具有27 MHz～100 MHz之範圍內之頻率的源RF信號。
第2 RF電力供給部30包括第2 RF生成部及第2匹配電路。於一實施方式中，第2 RF電力供給部30構成為將第2 RF信號自第2 RF生成部經由第2匹配電路供給至下部電極21。於一實施方式中，第2 RF信號為具有400 kHz～13.56 MHz之範圍內之頻率的偏壓RF信號。
天線62具有配置於同軸上之外側線圈621及內側線圈622。內側線圈622以包圍電漿處理室11之中心軸之方式配置。外側線圈621以包圍內側線圈622之方式配置於內側線圈622之周圍。外側線圈621作為連接第1 RF電力供給部71之初級線圈而發揮功能。於一實施方式中，外側線圈621為平面線圈，且形成為大致圓形之螺旋狀。內側線圈622作為與初級線圈感應耦合之次級線圈而發揮功能。即，內側線圈622未連接於第1 RF電力供給部71。於一實施方式中，內側線圈622為平面線圈，且形成為大致圓形之環狀。於一實施方式中，內側線圈622連接於可變電容器，藉由控制可變電容器之容量，而控制於內側線圈622中流動之電流的朝向及大小。外側線圈621及內側線圈622既可配置為相同高度，亦可配置為不同高度。於一實施方式中，內側線圈622配置於較外側線圈621低之位置。
排氣系統15例如可連接於設置於電漿處理室11之底部之排氣口13。排氣系統15亦可包括壓力閥及真空泵。真空泵亦可包括渦輪分子泵、粗抽泵或該等之組合。
於一實施方式中，控制部100對如下命令進行處理，該命令可由使電漿處理裝置10執行本發明中所描述各種製程之電腦而執行。控制部100可構成為控制電漿處理裝置10之各要素執行此處所描述之各種製程。於一實施方式中，控制部100之一部分或全部亦可包括於電漿處理裝置10中。控制部100例如亦可包括電腦101。電腦101例如亦可包括處理部(CPU(Central Processing Unit，中央處理單元))102、記憶部103及通信介面104。處理部102可構成為基於儲存於記憶部103之程式進行各種控制動作。記憶部103亦可包括RAM(Random Access Memory，隨機存取記憶體)、ROM(Read Only Memory，唯讀記憶體)、HDD(Hard Disk Drive，硬式磁碟機)、SSD(Solid State Drive，固態硬碟)或該等之組合。通信介面104亦可經由LAN(Local Area Network，區域網路)等通信線路於其與電漿處理裝置10之間進行通信。
[基板W之構成] 圖2係表示本實施方式中之基板之蝕刻之進展方式之一例的圖。如圖2之狀態201所示，基板W於矽基板211上具有氧化矽膜212、矽膜213及氮化矽膜214。氧化矽膜212為形成於矽基板211上之蝕刻停止層(基底膜)。於氧化矽膜212上，形成有經圖案化之矽膜213及氮化矽膜214。矽膜213為被蝕刻膜。氮化矽膜214以與矽膜213之側面相接之方式形成，且於蝕刻完成後形成為鰭狀。即，於基板W上，矽膜213及氮化矽膜214之上表面較氧化矽膜212之上表面形成得高，氧化矽膜212、矽膜213及氮化矽膜214露出於電漿處理空間11s。
再者，於基板W之構造中，於將矽膜213設為第1膜，將氮化矽膜214設為第2膜，將氧化矽膜212設為第3膜之情形時，作為第1膜，可使用多晶矽、非晶矽、單晶矽等矽(Si)。又，作為第2膜或第3膜，可使用包括氧、氮及碳中之一種或複數種之矽化合物。例如亦可使用SiN、SiO2 、SiC、SiON或SiOCH3 。第2膜與第3膜既可為相同組成之膜(例如SiO2 )，亦可為不同組成之膜(例如，SiN與SiO2 )。
其次，利用由包括含鹵素氣體及含矽氣體而不包括含氧氣體之混合氣體(處理氣體)生成之電漿對基板W進行矽膜213之蝕刻。此處，含鹵素氣體為蝕刻氣體，含矽氣體為添加氣體。含鹵素氣體為包含與Si反應後揮發之鹵素之氣體，且為包含氟(F)、氯(Cl)、溴(Br)或碘(I)作為鹵素之氣體。例如，可使用NF3 、SF6 、Cl2 、HCl、BCl3 、HBr、Br2 、HI。又，亦可使用將複數種該等之含鹵素氣體混合而成之氣體。
含矽氣體為含有矽(Si)、以及鹵素及氫中之一種或複數種之氣體。例如可使用SiCl4 、SiF4 、SiH4 、SiH2 Cl2 或Si2 H6 。進而，混合氣體包括稀有氣體作為稀釋氣體。稀釋氣體只要能夠降低添加氣體之分壓即可。作為稀有氣體，可使用氦(He)、氖(Ne)、氬(Ar)、氪(Kr)或氙(Xe)。
狀態202係蝕刻進展到一定程度，氧化矽膜212之被矽膜213覆蓋之部分露出之狀態。狀態202係於氧化矽膜212及氮化矽膜214之角部殘留有矽膜213之狀態。於本實施方式中，進行過蝕刻，以除去該殘留之矽膜213，如狀態203所示，為將矽膜213全部除去後之狀態。再者，因將矽膜213全部除去，故無需形成對矽膜213之保護膜。又，於本實施方式中，藉由不施以偏壓地進行各向同性蝕刻，而抑制作為基底膜之氧化矽膜212之蝕刻，並且除去殘留於角部之矽膜213。
[蝕刻方法] 其次，對本實施方式之蝕刻方法進行說明。圖3係表示本實施方式中之蝕刻處理之一例的流程圖。
於本實施方式之蝕刻方法中，控制部100使未圖示之開口部開放，而將形成有氧化矽膜212、矽膜213及氮化矽膜214之基板W搬入至電漿處理室11內，且載置於基板支持部20之靜電吸盤22。藉由對靜電吸盤22施加直流電壓而將基板W保持於靜電吸盤22。之後，控制部100藉由封閉開口部且控制排氣系統15，而以電漿處理空間11s成為特定壓力之方式進行排氣。又，控制部100藉由控制未圖示之調溫模組，而將基板W之溫度調整為特定溫度，例如30℃(步驟S1)。
其次，控制部100將NF3 、SiCl4 及Ar之混合氣體(以下，稱為NF3 /SiCl4 /Ar氣體)供給至氣體導入口41作為處理氣體。處理氣體係自氣體導入口41被導入至電漿處理室11之電漿處理空間11s。
控制部100藉由控制第1 RF電力供給部71，而將電漿激發用之第1 RF信號供給至天線62。藉由對天線62供給電漿激發用之第1 RF信號，而於電漿處理空間11s產生電漿。利用於電漿處理空間11s中產生之電漿，而蝕刻形成於基板W之作為被蝕刻膜之矽膜213(步驟S2)。
具體而言，控制部100於導入有作為處理氣體之NF3 /SiCl4 /Ar氣體之電漿處理空間11s中，利用由NF3 /SiCl4 /Ar氣體生成之電漿蝕刻矽膜213。此時，控制部100為了抑制電漿中之離子及自由基加速而蝕刻作為基底膜之氧化矽膜212，故不施加偏壓用之第2 RF信號。
控制部100於蝕刻製程中，判定是否已獲得特定形狀(步驟S3)。控制部100於判定出未獲得特定形狀之情形時(步驟S3：否)，使處理返回至步驟S2。另一方面，控制部100於判定出已獲得特定形狀之情形時(步驟S3：是)，結束處理。是否已獲得特定形狀之判定亦可利用蝕刻時間進行判定。
控制部100藉由控制第1 RF電力供給部71而停止對天線62供給RF信號，從而結束處理。控制部100使未圖示之開口部開放。經由開口部將基板W自電漿處理空間11s搬出。
[蝕刻之機制] 繼而，對利用NF3 /SiCl4 /Ar氣體進行之蝕刻之機制進行說明。形成於基板W上之氧化矽膜212、矽膜213、氮化矽膜214等含矽膜係由含鹵素氣體之電漿蝕刻。例如，於使用如NF3 般之含氟(F)氣體之情形時，含矽膜中之Si-Si鍵、Si-O鍵或Si-N鍵與F自由基發生取代反應，Si成為SiF4 後揮發，從而促進蝕刻。相較於Si-Si鍵能(2.3 eV)，Si-O鍵能(4.8 eV)及Si-N鍵能(4.5 eV)較高，故氧化矽膜212及氮化矽膜214之蝕刻速度小於矽膜213之蝕刻速度。因此，能夠確保矽膜213相對於氧化矽膜212及氮化矽膜214之蝕刻選擇比，但要求更高之選擇比。
對此，對使用NF3 作為對矽膜213之蝕刻氣體，使用SiCl4 作為添加氣體之情形進行探討。再者，於以下說明中，亦將氧化矽膜212表述為SiO2 膜，將矽膜213表述為Si膜，將氮化矽膜214表述為SiN膜。對於氮化矽膜214(SiN膜)，藉由NF3 之F，SiN膜之Si成為SiF4 後揮發而被除去。另一方面，因自SiCl4 供給Si，故該Si與自SiN膜產生之N或殘留於SiN膜表面之N反應，成為SiN後沈積。該沈積之SiN成為保護膜，故原本存在之SiN膜之蝕刻得到抑制。
同樣地，對於氧化矽膜212(SiO2 膜)，藉由NF3 之F，SiO2 膜之Si成為SiF4 後揮發而被除去。另一方面，因自SiCl4 供給Si，故該Si與自SiO2 膜產生之O或殘留於SiO2 膜表面之O反應，成為SiO2 後沈積。該沈積之SiO2 成為保護膜，藉此，原本存在之SiO2 膜之蝕刻得到抑制。
相對於此，對於矽膜213(Si膜)，藉由NF3 之F，Si膜之Si成為SiF4 後揮發而被除去。又，因即便自SiCl4 供給Si，亦無殘留於Si膜表面之N或O，故不會形成作為蝕刻之阻礙因素之保護膜。進而，因自SiCl4 供給作為鹵素之Cl，故Si成為SiCl4 後揮發而被除去，從而促進Si膜之蝕刻。因此，抑制氧化矽膜212及氮化矽膜214之蝕刻，並且矽膜213之蝕刻率上升，矽膜213相對於氧化矽膜212及氮化矽膜214之蝕刻選擇比提昇。
再者，上述例中係使用SiCl4 作為添加氣體(含矽氣體)，但只要為含有矽(Si)、以及鹵素及氫中之一種或複數種之化合物，亦可為其他氣體。又，使用NF3 作為含鹵素氣體，但只要為包含與Si反應後揮發之鹵素之氣體，亦可為其他氣體。但，氟碳氣體會生成CF系之沈積物，故有Si膜之蝕刻率降低之虞。又，因氟碳氣體之C與SiN膜及SiO2 膜之N或O反應成為CN或CO後揮發，故有促進SiN膜及SiO2 膜之蝕刻之虞。同樣地，於使用TEOS(TetraEthyl OrthoSilicate，四乙氧基矽烷)或胺基矽烷系氣體作為含矽氣體之情形時，因該等氣體包含碳(C)，故亦有促進SiN膜及SiO2 膜之蝕刻之虞。因此，含鹵素氣體及含矽氣體較為理想的是不含碳(C)之氣體。
其次，對處理氣體中包含O2 氣體之情形進行探討。於該情形時，因電漿中存在O，故會對SiN膜、SiO2 膜及Si膜之任一者供給O。因此，與該等膜之Si反應，而形成對任一膜之保護膜(蝕刻抑制膜)。又，因O2 氣體與含矽氣體(例如SiCl4 )反應，而生成沈積物(例如SiClO)，從而沈積於SiN膜、SiO2 膜及Si膜。因此，即便能夠抑制SiN膜及SiO2 膜之蝕刻，Si膜之蝕刻率亦會減小。因此，於本實施方式中，作為沈積性氣體，不導入O2 氣體，僅導入SiCl4 。藉此，能夠將僅利用來自SiN膜之N形成之SiN之保護膜、僅利用來自SiO2 膜之O形成之SiO2 之保護膜分別形成於SiN膜上及SiO2 膜上。又，於Si膜上，不易形成保護膜。再者，即便不向處理氣體添加O2 氣體，因於電漿處理室11內存在石英等包含氧之零件，故亦有可能由其供給O2 。因此，於本實施方式中，以含鹵素氣體及含矽氣體之幾十倍之流量供給Ar作為稀釋氣體。即，作為稀釋氣體之Ar之流量較佳為作為處理氣體之混合氣體之總流量之70%以上，更佳為90%以上。藉此，能夠降低由零件引起之O2 之分壓，從而抑制包含O之保護膜形成於Si膜上。
[實驗結果] 繼而，利用圖4對實驗結果進行說明。圖4係表示實驗結果之一例之圖。於圖4中，表示有本實施方式之實施例、以及比較例1及比較例2之實驗結果。比較例1表示不供給SiCl4 氣體之情形，比較例2表示供給O2 氣體之情形。於各實驗結果中，對基板W進行穿透(Breakthrough)處理後，於下述處理條件下進行蝕刻。再者，於圖4中，將矽膜記為Poly，將氧化矽膜記為Ox，將氮化矽膜記為SiN。又，於圖4中，將蝕刻量記為EA(Etching Amount)，將蝕刻量之單位記為Å，將矽膜與氧化矽膜之選擇比記為Poly/Ox，將矽膜與氮化矽膜之選擇比記為Poly/SiN。再者，於處理條件中，RF信號之電力之「CW」表示連續波。
＜處理條件＞ 電漿處理室11內之壓力：300 mTorr(40.0 Pa) 第1 RF信號之電力(27 MHz)：500 W(CW) 第2 RF信號之電力(13 MHz)：0 W(CW) 處理時間：60秒 溫度：30℃ 處理氣體： (實施例)NF3 /SiCl4 /Ar＝15/5/1200 sccm (比較例1)NF3 /SiCl4 /Ar＝15/0/1200 sccm (比較例2)NF3 /O2 /SiCl4 /Ar＝15/5/22/1200 sccm
如圖4所示，於實施例中，矽膜之蝕刻量為1676.3 Å，氧化矽膜之蝕刻量為-43.6 Å，氮化矽膜之蝕刻量為-20.9 Å。氧化矽膜及氮化矽膜之蝕刻量為負表示有沈積物沈積。矽膜與氧化矽膜之選擇比、及矽膜與氮化矽膜之選擇比為無限大(∞)。再者，於實施例中，Ar之流量為處理氣體之總流量之98.4%。
於比較例1中，矽膜之蝕刻量為193.1 Å，氧化矽膜之蝕刻量為-9.9 Å，氮化矽膜之蝕刻量為-0.6 Å。矽膜與氧化矽膜之選擇比、及矽膜與氮化矽膜之選擇比與實施例相同，為無限大(∞)。然而，將實施例與比較例1進行比較，可知藉由供給SiCl4 氣體，矽膜之蝕刻量大幅增加。
於比較例2中，矽膜之蝕刻量為-20.7 Å，氧化矽膜之蝕刻量為-33.8 Å，氮化矽膜之蝕刻量為-8.6 Å。即，可知矽膜之蝕刻無進展。再者，矽膜與氧化矽膜之選擇比為0.6，矽膜與氮化矽膜之選擇比為2.4。如此，根據實施例、比較例1及比較例2之實驗結果，可知藉由處理氣體中包括SiCl4 氣體，而不包括O2 氣體，能夠以高選擇比及高蝕刻率蝕刻矽膜。
[變化例] 上述實施方式中係以於基板W具有矽膜、以及氧化矽膜及氮化矽膜之兩者之情形時蝕刻矽膜為例進行了說明，但並不限於此。例如，當於基板W具有矽膜、以及氧化矽膜及氮化矽膜中之任一者之情形時蝕刻矽膜時，亦能夠同樣以高選擇比及高蝕刻率蝕刻矽膜。又，當於基板W具有矽膜、以及作為SiO2 與SiN之混合化合物之SiON或SiOCH3 (Low-k)之膜之情形時蝕刻矽膜時，亦能夠同樣以高選擇比及高蝕刻率蝕刻矽膜。進而，關於碳化矽膜(SiC膜)，與鹵素反應，Si揮發後，C殘留，故與氧化矽膜及氮化矽膜之情形同樣地，藉由來自含矽氣體之Si與殘留之C之反應而形成SiC之保護膜。因此，當於基板W具有矽膜及碳化矽膜之情形時蝕刻矽膜時，亦能夠同樣以高選擇比及高蝕刻率蝕刻矽膜。
又，上述實施方式中係使用NF3 /SiCl4 /Ar氣體作為處理氣體的混合氣體，但如上所述，含鹵素氣體及含矽氣體亦可分別使用各種氣體。混合氣體較佳為僅由該等氣體之組合中之NF3 或SF6 、與SiCl4 或SiF4 、與Ar構成之氣體。
又，上述實施方式中係列舉多晶矽、非晶矽、單晶矽等僅由矽(Si)構成之膜作為矽膜，矽膜亦可容許摻雜微量之硼(B)、磷(P)、砷(As)等。
以上，根據本實施方式，電漿處理系統1之控制部100執行以下製程：提供具有僅由矽構成之第1膜(矽膜213)及包含矽之第2膜(氮化矽膜214)之基板W；及利用由包括含鹵素氣體及含矽氣體而不包括含氧氣體之混合氣體生成之電漿，蝕刻第1膜。其結果，能夠以高選擇比及高蝕刻率蝕刻矽。
又，根據本實施方式，第2膜包含氧、氮及碳中之一種或複數種。其結果，能夠抑制第2膜之蝕刻。
又，根據本實施方式，第2膜為SiO2 、SiN、SiC、SiON或SiOCH3 。其結果，能夠抑制第2膜之蝕刻。
又，根據本實施方式，第1膜為多晶矽、非晶矽或單晶矽。其結果，能夠以高蝕刻率蝕刻矽。
又，根據本實施方式，基板W進而具有包含矽之第3膜(氧化矽膜212)。其結果，能夠利用第3膜使矽之蝕刻停止。
又，根據本實施方式，第1膜及第2膜形成於第3膜上，第1膜及第2膜之上表面較第3膜之上表面形成得高，第2膜以與第1膜之側面相接之方式形成，第1膜、第2膜及第3膜露出於電漿處理空間11s。其結果，能夠於基板W上形成鰭狀膜。
又，根據本實施方式，第3膜與第2膜為不同組成之膜。
又，根據本實施方式，第3膜為SiO2 、SiN、SiC、SiON或SiOCH3 。其結果，能夠利用第3膜使矽之蝕刻停止。
又，根據本實施方式，第2膜為SiN，第3膜為SiO2 。
又，根據本實施方式，含鹵素氣體之鹵素包括氟、氯、溴及碘中之一種或複數種。其結果，能夠以高選擇比及高蝕刻率蝕刻矽。
又，根據本實施方式，含鹵素氣體不含碳。其結果，能夠以高選擇比及高蝕刻率蝕刻矽。
又，根據本實施方式，含鹵素氣體包括NF3 、SF6 、Cl2 、HCl、BCl3 、HBr、Br2 及HI中之一種或複數種。其結果，能夠以高選擇比及高蝕刻率蝕刻矽。
又，根據本實施方式，含矽氣體包括SiCl4 、SiF4 、SiH4 及SiH2 Cl2 中之一種或複數種。其結果，能夠以高選擇比及高蝕刻率蝕刻矽。
又，根據本實施方式，混合氣體進而包括稀釋氣體，稀釋氣體之流量為混合氣體之總流量之70%以上。其結果，能夠抑制自電漿處理室11內之構件供給之氧之影響。
又，根據本實施方式，稀釋氣體為稀有氣體。其結果，能夠抑制自電漿處理室11內之構件供給之氧之影響。
又，根據本實施方式，混合氣體僅由NF3 或SF6 、SiCl4 或SiF4 、及Ar構成。其結果，能夠以高選擇比及高蝕刻率蝕刻矽。
又，根據本實施方式，蝕刻製程中不施加偏壓用之RF電力。其結果，能夠抑制第3膜之蝕刻。
應瞭解，此次所公開之實施方式之所有方面均為例示，並非限制性內容。上述實施方式亦可於不脫離隨附之申請專利範圍及其主旨之前提下，以各種形態進行省略、置換、變更。
又，於上述實施方式中，以使用感應耦合型電漿作為電漿源對基板W進行蝕刻等處理之電漿處理裝置10為例進行了說明，但本發明之技術並不限於此。只要為利用電漿對基板W進行處理之裝置，電漿源並不限於感應耦合電漿，例如可使用電容耦合電漿、微波電漿、磁控電漿等任意電漿源。
1:電漿處理系統 10:電漿處理裝置 11:電漿處理室 11s:電漿處理空間 13:排氣口 15:排氣系統 20:基板支持部 21:下部電極 22:靜電吸盤 23:邊緣環 30:第2 RF電力供給部 41:氣體導入口 50:氣體供給部 51:氣體源 52:流量控制器 53:閥門 54:配管 55:分流器(氣體流量分配部) 61:介電窗 62:天線 71:第1 RF電力供給部 100:控制部 101:電腦 102:處理部 103:記憶部 104:通信介面 201,202,203:狀態 211:矽基板 212:氧化矽膜 213:矽膜 214:氮化矽膜 300:RF電力供給部 621:外側線圈 622:內側線圈 S1～S3:步驟 W:基板
圖1係表示本發明之一實施方式中之電漿處理系統之一例的圖。 圖2係表示本實施方式中之基板之蝕刻之進展方式之一例的圖。 圖3係表示本實施方式中之蝕刻處理之一例的流程圖。 圖4係表示實驗結果之一例之圖。
1:電漿處理系統
10:電漿處理裝置
11:電漿處理室
11s:電漿處理空間
13:排氣口
15:排氣系統
20:基板支持部
21:下部電極
22:靜電吸盤
23:邊緣環
30:第2 RF電力供給部
41:氣體導入口
50:氣體供給部
51:氣體源
52:流量控制器
53:閥門
54:配管
55:分流器(氣體流量分配部)
61:介電窗
62:天線
71:第1 RF電力供給部
100:控制部
101:電腦
102:處理部
103:記憶部
104:通信介面
300:RF電力供給部
621:外側線圈
622:內側線圈
W:基板

Claims (18)

  1. 一種基板處理方法，其係基板處理裝置中之基板處理方法，且包括以下製程： 提供具有僅由矽構成之第1膜及包含矽之第2膜之基板；及 利用由包括含鹵素氣體及含矽氣體而不包括含氧氣體之混合氣體生成之電漿，蝕刻上述第1膜。
  2. 如請求項1之基板處理方法，其中 上述第2膜包含氧、氮及碳中之一種或複數種。
  3. 如請求項2之基板處理方法，其中 上述第2膜為SiO2 、SiN、SiC、SiON或SiOCH3 。
  4. 如請求項1至3中任一項之基板處理方法，其中 上述第1膜為多晶矽、非晶矽或單晶矽。
  5. 如請求項1至4中任一項之基板處理方法，其中 上述基板進而具有包含矽之第3膜。
  6. 如請求項5之基板處理方法，其中 上述第1膜及上述第2膜形成於上述第3膜上， 上述第1膜及上述第2膜之上表面較上述第3膜之上表面形成得高，上述第2膜以與上述第1膜之側面相接之方式形成，上述第1膜、上述第2膜及上述第3膜露出於電漿處理空間。
  7. 如請求項6之基板處理方法，其中 上述第3膜與上述第2膜為不同組成之膜。
  8. 如請求項6或7之基板處理方法，其中 上述第3膜為SiO2 、SiN、SiC、SiON或SiOCH3 。
  9. 如請求項6至8中任一項之基板處理方法，其中 上述第2膜為SiN，上述第3膜為SiO2 。
  10. 如請求項1至9中任一項之基板處理方法，其中 上述含鹵素氣體之鹵素包括氟、氯、溴及碘中之一種或複數種。
  11. 如請求項10之基板處理方法，其中 上述含鹵素氣體不含碳。
  12. 如請求項10或11之基板處理方法，其中 上述含鹵素氣體包括NF3 、SF6 、Cl2 、HCl、BCl3 、HBr、Br2 及HI中之一種或複數種。
  13. 如請求項1至12中任一項之基板處理方法，其中 上述含矽氣體包括SiCl4 、SiF4 、SiH4 及SiH2 Cl2 中之一種或複數種。
  14. 如請求項1至13中任一項之基板處理方法，其中 上述混合氣體進而包括稀釋氣體， 上述稀釋氣體之流量為上述混合氣體之總流量之70%以上。
  15. 如請求項14之基板處理方法，其中 上述稀釋氣體為稀有氣體。
  16. 如請求項15之基板處理方法，其中 上述混合氣體僅由NF3 或SF6 、SiCl4 或SiF4 、及Ar構成。
  17. 如請求項1至16中任一項之基板處理方法，其中 上述蝕刻製程中不施加偏壓用之RF電力。
  18. 一種基板處理裝置，其包括： 處理容器； 載置台，其配置於上述處理容器內，且載置基板；及 控制部；且 上述控制部構成為控制上述基板處理裝置，以將具有僅由矽構成之第1膜、及第2膜之基板提供至上述載置台， 上述控制部構成為控制上述基板處理裝置，以利用由包括含鹵素氣體及含矽氣體而不包括含氧氣體之混合氣體生成之電漿來蝕刻上述第1膜。
TW110110598A 2020-04-07 2021-03-24 基板處理方法及基板處理裝置 TW202147441A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020069211A JP7296912B2 (ja) 2020-04-07 2020-04-07 基板処理方法及び基板処理装置
JP2020-069211 2020-04-07

Publications (1)

Publication Number Publication Date
TW202147441A true TW202147441A (zh) 2021-12-16

Family

ID=77921998

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110598A TW202147441A (zh) 2020-04-07 2021-03-24 基板處理方法及基板處理裝置

Country Status (5)

Country Link
US (1) US11315795B2 (zh)
JP (1) JP7296912B2 (zh)
KR (1) KR20210124918A (zh)
CN (1) CN113496890A (zh)
TW (1) TW202147441A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4778563A (en) * 1987-03-26 1988-10-18 Applied Materials, Inc. Materials and methods for etching tungsten polycides using silicide as a mask
JP5607881B2 (ja) 2008-12-26 2014-10-15 東京エレクトロン株式会社 基板処理方法
JP2013110139A (ja) 2011-11-17 2013-06-06 Tokyo Electron Ltd 半導体装置の製造方法
WO2015115002A1 (ja) 2014-01-29 2015-08-06 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
KR20200123481A (ko) 2018-03-16 2020-10-29 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들

Also Published As

Publication number Publication date
JP7296912B2 (ja) 2023-06-23
US20210313184A1 (en) 2021-10-07
JP2021166252A (ja) 2021-10-14
US11315795B2 (en) 2022-04-26
CN113496890A (zh) 2021-10-12
KR20210124918A (ko) 2021-10-15

Similar Documents

Publication Publication Date Title
JP5530088B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US7163896B1 (en) Biased H2 etch process in deposition-etch-deposition gap fill
EP3038142A1 (en) Selective nitride etch
JP4791956B2 (ja) プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法
US6380095B1 (en) Silicon trench etch using silicon-containing precursors to reduce or avoid mask erosion
US7682980B2 (en) Method to improve profile control and N/P loading in dual doped gate applications
JP2002543613A (ja) 低容量の誘電体層をエッチングするための技術
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
US7344996B1 (en) Helium-based etch process in deposition-etch-deposition gap fill
US6972264B2 (en) Method and apparatus for etching Si
US7476621B1 (en) Halogen-free noble gas assisted H2 plasma etch process in deposition-etch-deposition gap fill
KR20220025668A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2022034956A (ja) エッチング方法及びプラズマ処理装置
US20220093406A1 (en) Method and apparatus for processing a substrate
TW202147441A (zh) 基板處理方法及基板處理裝置
JP7403314B2 (ja) エッチング方法及びエッチング装置
JP7158252B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
JP2003086568A (ja) エッチング方法
JPH06283477A (ja) 半導体装置の製造方法
US20240006181A1 (en) Control of Trench Profile Angle in SiC Semiconductors
JPH06132253A (ja) 窒化珪素膜の反応性イオンエッチング方法