TW202137654A

TW202137654A - 具有穿隧接面層的垂直共振腔表面放射雷射二極體(vcsel)

Info

Publication number: TW202137654A
Application number: TW110121706A
Authority: TW
Inventors: 黃朝興; 金宇中; 文長戴
Original assignee: 全新光電科技股份有限公司
Priority date: 2019-10-04
Filing date: 2020-09-30
Publication date: 2021-10-01
Also published as: TWI838629B; TW202115978A

Abstract

一種VCSEL，在VCSEL中設置高摻雜濃度的穿隧接面層，其中透過使穿隧接面層的N型穿隧接面層相對於基板具有應力以及摻雜至少一元素，而使穿隧接面層不僅具有高摻雜濃度，且在氧化處理時，磊晶層不但能被氧化且氧化速率較穩定；或者，N型穿隧接面層摻雜至少兩種元素。藉此，VCSEL不但能穩定進行氧化製程，且高摻雜濃度的穿隧接面層的電阻小，可設置在VCSEL的兩主動層之間或P型半導體層與N型半導體層之間；N型穿隧接面層也適合作為歐姆接觸層。

Description

具有穿隧接面層的垂直共振腔表面放射雷射二極體(VCSEL)

一種VCSEL，尤其是一種具有穿隧接面層的VCSEL。

穿隧接面層一般由P型半導體層與N型半導體層所構成。原則上，當P型半導體層與N型半導體層的摻雜濃度越高，穿隧接面層的載子的穿隧機率(tunneling probability)也會越高，而穿隧接面層的電阻會較低。穿隧接面層的一種常用材料為GaAs。P型的GaAs通常是以摻雜Carbon (C)元素來提高其摻雜濃度；而N型的GaAs則通常是透過摻雜Tellurium( Te) 元素或Selenium (Se) 元素來提高其摻雜濃度。

另外，當歐姆接觸層的摻雜濃度越高且能隙較小，歐姆接觸層與金屬材料越能形成歐姆接觸。歐姆接觸層的常用材料之一也是GaAs。因此， N型GaAs亦可透過摻雜Te或Se來提高歐姆接觸層的摻雜濃度。

在氧化層的材料、鋁成分及氧化製程條件皆不變時，相較於未摻雜Te或Se的N型GaAs，摻雜了Te或Se的摻雜濃度雖因而明顯變高，但卻實質影響VCSEL氧化製程的進行。具體而言，氧化層的被氧化的速率會變慢，或因氧化速率不穩定而難以進行穩定的氧化製程或氧化製程變得難以控制；雖然，透過提高氧化層的鋁成分，可能使氧化速率提升；但氧化層的鋁成分若過多，VCSEL的可靠度可能會下降。

如果 GaAs的Te或Se摻雜濃度更高，即使增加氧化層的鋁成分，氧化層恐更難被氧化。

為解決先前技術的缺點，在VCSEL中提供一種具有高摻雜濃度與低電阻的第一穿隧接面層或第二穿隧接面層，當VCSEL進行氧化製程時，VCSEL的氧化層能順利被氧化。

在一實施例，一VCSEL包含一GaAs基板以及一磊晶結構；該磊晶結構形成於該GaAs基板之上，該磊晶結構包含至少一氧化層以及一第一穿隧接面層；該第一穿隧接面層包含一N型第一半導體層；該N型第一半導體層設置於該氧化層之上或之下，該N型第一半導體層至少摻雜Te及/或Se並且對該GaAs基板提供應力。

在一實施例，一VCSEL包含一GaAs基板以及一磊晶結構；該磊晶結構形成於該GaAs基板之上，該磊晶結構包含至少一氧化層以及一第二穿隧接面層；該第二穿隧接面層包含一N型第二半導體層，該N型第二半導體層設置於該氧化層之上或之下，該N型第二半導體層包含一N型GaAs層，該N型GaAs層係摻雜選自於由Te及Se所組成之群組的至少一摻雜材料以及摻雜選自於由Si及C所組成之群組的至少一摻雜材料。

另一方面，上述的N型第一半導體層與N型第二半導體層亦能單獨做為歐姆接觸層使用。在一實施例，一種VCSEL包含一GaAs基板以及一磊晶結構；該磊晶結構形成於該GaAs基板之上，該磊晶結構包含至少一氧化層以及一歐姆接觸層。該歐姆接觸層位於該氧化層之上或之下；該歐姆接觸層包含一N型第一半導體層或一N型第二半導體層。該N型第一半導體層至少摻雜Te及/或Se並且對該GaAs基板提供應力；該N型第二半導體層包含一N型GaAs層，該N型GaAs層係摻雜選自於由Te及Se所組成之群組的至少一摻雜材料以及摻雜選自於由Si及C所組成之群組的至少一摻雜材料。

以下配合圖示及元件符號對本發明之實施方式做更詳細的說明，俾使熟習該項技藝者在研讀本說明書後能據以實施。

以下描述具體的元件及其排列的例子以簡化本發明。當然這些僅是例子且不該以此限定本發明的範圍。例如，在描述中提及一層於另一層之上時，其可能包括該層與該另一層層直接接觸的實施例，也可能包括兩者之間有其他元件或磊晶層形成而沒有直接接觸的實施例。此外，在不同實施例中可能使用重複的標號及/或符號，這些重複僅為了簡單清楚地敘述一些實施例，不代表所討論的不同實施例及/或結構之間有特定關聯。

此外，其中可能用到與空間相關的用詞，像是“在...下方”、“下方”、 “較低的”、“上方”、“較高的”及類似的用詞，這些關係詞係為了便於描述圖式中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係。這些空間關係詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。

本發明說明書提供不同的實施例來說明不同實施方式的技術特徵。舉例而言，全文說明書中所指的“一些實施例”意味著在實施例中描述到的特定特徵、結構、或特色至少包含在一實施例中。因此，全文說明書不同地方所出現的片語“在一些實施例中”所指不一定為相同的實施例。

此外，特定的特徵、結構、或特色可在一或多個的實施例中透過任何合適的方法結合。進一步地，對於在此所使用的用語“包括”、“具有”、“有”、“其中”或前述之變換，這些語意類似於用語“包括”來包含相應的特徵。

此外，”層”可以是單一層或者包含是多層；而一磊晶層的”一部分” 可能是該磊晶層的一層或互為相鄰的複數層。

現有技術中，雷射二極體可依據實際需求而選擇性的設置緩衝層，且在一些實例中，緩衝層可與基板在材質是相同的。且緩衝層設置與否，跟以下實施例所欲講述的技術特點與所欲提供的效果並無實質相關，因此為了簡要示例說明，以下實施例僅以具有緩衝層的雷射二極體來做為說明用的示例，而不另贅述沒有設置緩衝層的雷射二極體，也就是以下實施例如置換無緩衝層的雷射二極體也能一體適用。

以下各實施例中的VCSEL的製作方式是：藉由有機金屬化學氣相沉積法(MOCVD)在GaAs基板10上磊晶成長多層的磊晶結構而成。但是磊晶成長方法並不限於MOCVD，亦可使用分子束磊晶法(MBE)或其他磊晶成長方法等等形成多層磊晶結構。

[實施例1-1]

參圖1， N型GaAs基板10之上依序磊晶成長出N型緩衝層12、N型下DBR層20、N型第一下間隔層30、主動層32、P型第一上間隔層34、P型氧化層36（待氧化處理）、P型上DBR層401與P型第一半導體層601；接著，P型第一半導體層601之上依序形成N型第一半導體層603、N型上DBR層403與N型歐姆接觸層50；藉此，形成VCSEL100的結構。VCSEL100經氧化製程後，氧化層36會形成電流侷限通孔(optical aperture 或 OA)，電流侷限通孔未示出。

上述的P型第一半導體層601與N型第一半導體層603構成第一穿隧接面層60；如圖1所示，上DBR層40包含第一穿隧接面層60。

[實施例1-2]

若圖1的P型上DBR層401之上是依序磊晶成長出P型第二半導體層與N型第二半導體層、N型上DBR層403與N型歐姆接觸層50，則上DBR層40包含有第二穿隧接面層(圖未示)。上述的P型第二半導體層與N型第二半導體層構成第二穿隧接面層。

為便於後文敘述，在基板與主動區之間的磊晶區會稱為下磊晶區；下磊晶區必須設置下DBR層20，除此之外，下磊晶區更包含但不限於緩衝層12與第一下間隔層30。根據VCSEL的使用目的或特性，下磊晶區可進一步包含氧化層及其他適當磊晶層。在主動區之上的磊晶區則簡稱上磊晶區。

[實施例2-1]

參圖2，GaAs基板10之上依序磊晶成長出N型下磊晶區(未示出，參圖1)、主動層32、P型第一上間隔層341與P型第一半導體層601；接著，P型第一半導體層601之上形成N型第一半導體層603、N型第一上間隔層343、N型氧化層36、N型上DBR層40與N型歐姆接觸層50；藉此，初步完成VCSEL100的製作。圖2的VCSEL100經氧化製程後，氧化層36會形成電流侷限通孔(optical aperture 或 OA)，電流侷限通孔未示出。上述的P型第一半導體層601與N型第一半導體層603係構成第一穿隧接面層60。如圖2所示，第一間隔層34中包含第一穿隧接面層60。

[實施例2-2]

若圖2的P型第一上間隔層341之上是依序磊晶成長出P型第二半導體層(未示出)與N型第二半導體層(未示出)、N型第一上間隔層343、N型氧化層36、N型DBR層40與N型歐姆接觸層50，則第二穿隧接面層(圖未示)會包含於第一間隔層34中。上述的P型第二半導體層與N型第二半導體層構成第二穿隧接面層。

[實施例3-1]

參圖3，GaAs基板10之上依序磊晶成長出N型下磊晶區(未示出，參圖1)、主動層32、P型第一下間隔層34、P型氧化層36、P型第二上間隔層381、P型第一半導體層601；接著，P型第一半導體層601之上形成N型第一半導體層603與N型第二上間隔層383、N型上DBR層40與N型歐姆接觸層50。如此，第一穿隧接面層60設置於第二間隔層38之中。上述的P型第一半導體層601與N型第一半導體層603係構成第一穿隧接面層60。

[實施例3-2]

若圖3的P型第二上間隔層381之上依序形成P型第二半導體層與N 型第二半導體層、N型第二上間隔層383、N型DBR層40與N型歐姆接觸層50，換言之，將圖3的第一穿隧接面層60替換成第二穿隧接面層；如此，第二穿隧接面層會包含於第二間隔層38之中。

上述的第一穿隧接面層或第二穿隧接面層也能形成下磊晶區中。

[實施例4-1]

如圖4所示，GaAs基板10之上形成N型緩衝層12與N型下DBR層203 與N型第一半導體層603；接著，N型第一半導體層603之上形成P型第一半導體層601與P型下DBR層201、P型氧化層36與P型第一下間隔層30，P型第一下間隔層30之上則形成主動層32與N型上磊晶區。藉此，第一穿隧接面層60能形成於下DBR層20之中。

[實施例4-2]。

若圖4的N型下DBR層203之上是依序形成N型第二半導體層與P型第二半導體層、P型下DBR層201、P型氧化層36與P型第一下間隔層30，換言之，將圖4的第一穿隧接面層60替換成第二穿隧接面層；藉此，第二穿隧接面層則能包含於下DBR層20之中。

圖5與圖6分別是將第一(二)穿隧接面層設置於下磊晶區的第一下間隔層30與第二下間隔層39之中。第一(二)穿隧接面層的製作方式請參前文實施例所述，在此不予贅述。

上述的N型第一半導體層係摻雜Te及/或Se並且「相對於GaAs基板具有應力」，相較於習知的穿隧接面層的N型半導體層(兩者的氧化製程條件相同且氧化層的材料及成分也相同的情形下)，第一穿隧接面層不但可以具有較高的摻雜濃度，且氧化層能順利被氧化，亦即氧化層的氧化速率較快或氧化速率較為穩定，或者氧化製程較容易進行控制。

在一實施例中，摻雜有Te及/或Se的N型第一半導體層更進一步摻雜矽(Si)及/或碳(C)。

上述的「相對於GaAs基板具有應力」是指：N型第一半導體層的材料的晶格常數與GaAs基板的晶格常數不同；其中，「相對於GaAs基板具有應力」的N型第一半導體層的優選材料包含選自於InGaAs、InGaP、GaAsP、GaAsSb、GaAsPSb、AlGaAs 、AlGaAsSb 、AlGaAsP、InAlGaAs、InAlGaP、InGaAsSb、InGaAsP及GaPSb所組成之群組的至少一材料；其中，InGaP及 InAlGaP 的晶格常數大於GaAs基板。

上述的N型第二半導體層是包含N型GaAs層，該N型GaAs層係摻雜選自於由Te及Se所組成之群組的至少一材料以及摻雜選自於由Si及C所組成之群組的至少一材料。相較於習知的穿隧接面層的N型GaAs層，在相同的氧化製程條件且氧化層的材料及成分相同下，具有第二穿隧接面層的VCSEL的氧化層能順利被氧化，亦即氧化層的氧化速率較快或氧化速率較為穩定，或者氧化製程容易被控制。

上述的P型第一半導體層或P型第二半導體層係摻雜碳，其中碳摻雜濃度大於1x10¹⁹ /cm³ ，例如碳摻雜濃度可以是1x10¹⁹ /cm³ 以上、3x10¹⁹ /cm³ 以上、5x10¹⁹ /cm³ 以上、8x10¹⁹ /cm³ 以上、1x10²⁰ /cm³ 以上、1.3x10²⁰ /cm³ 以上、1.6x10²⁰ /cm³ 以上、2.0x10²⁰ /cm³ 以上、2.5x10²⁰ /cm³ 以上或3.0x10²⁰ /cm³ 以上。

上述的碳摻雜濃度則是透過二次離子質譜分析 (Secondary Ion Mass Spectrometry , SIMS)而測得。

上述的P型第一半導體層或上述的P型第二半導體層包含由GaAs、 InGaAs、GaAsP、GaAsPSb、GaAsSb、AlGaAs 、AlGaAsSb 、AlGaAsP、InAlGaAs、InAlGaP、InGaAsSb、GaPSb及InGaAsP所組成之群組的至少一材料。

在一些實施例，當VCSEL中僅設置一氧化層且氧化層設置於上磊晶區的情形中，第一(二)穿隧接面層可設置於上磊晶區、主動區或下磊晶區之中。

在一些實施例，當VCSEL中僅設置一氧化層且氧化層是設置於下磊晶區時，第一(二)穿隧接面可設置於下磊晶區、主動區或上磊晶區之中。

氧化層在上磊晶區或在下磊晶區的形成位置不限於上述實施例。根據不同結構的VCSEL，氧化層的形成位置與設置數量可以做適當的改變。

上述實施例將第一(二)穿隧接面層設置於第一上(下)間隔層或第二上(下)間隔層中，僅是用來說明第一(二)穿隧接面層可以設置在上DBR層以外的磊晶層之中，並不代表上(下)磊晶區中必須設置有第一上(下)間隔層及/或第二(下)上間隔層。因為VCSEL根據使用目的或特性的不同，上磊晶區或下磊晶區不一定會形成間隔層。或者，上(下)磊晶區除了形成間隔層可能還會形成有其他磊晶層，如此第一(二)穿隧接面層的設置位置與設置數量可根據VCSEL的各種結構做適當改變。

上述實施例的第一穿隧接面層或第二穿隧接面層亦能單獨或進一步設置於包含多主動層的主動區A中，且第一穿隧接面層或第二穿隧接面層的優選材料、摻雜材料與其他上述提到的條件與前述實施例相同。

[實施例5-1]

參圖7，於下磊晶區(圖未示)之上磊晶成長出主動層32。主動層32 之上形成氧化層36；接著，氧化層36之上依序形成P型第一半導體層601與N型第一半導體層603；N型第一半導體層603之上則繼續形成主動層33與上磊晶區；上磊晶區中包含第一上間隔層34、氧化層37、上DBR層40與歐姆接觸層50。藉此，在主動區A之中提供第一穿隧接面層60。

[實施例5-2]

若在圖7的氧化層36之上是依序形成P型第二半導體層與N型第二半導體層（或N型第二半導體層與P型第二半導體層）；P型第二半導體層 (N型第二半導體層)之上則依序形成主動層33與上磊晶區，如此，第二穿隧接面層是設置在主動區之中。

[實施例6]

主動層的設置數目還可以是三層或四層以上，每兩相鄰的主動層之間不需都藉由第一穿隧接面層及/或第二穿隧接面層來做串聯。比如主動層是三層時，可以藉由第一穿隧接面層(或第二穿隧接面層)與現有的穿隧接面層來串聯三主動層。在此情形，上磊晶區或下磊晶區也可以設置現有的穿隧接面層。一主動層中可包含一或多層量子井層。

高摻雜濃度的第一(二)穿隧接面層且選擇適當材料時其電阻較小，因此透過第一(二)穿隧接面串接兩或多主動層，主動區中的功率損耗能變少，VCSEL的出光功率或光電特性因而變好。兩主動層之間還可包含但不限於間隔層及/或氧化層。在一些實施例中，第一穿隧接面層或第二穿隧接面層可設置於主動區內的間隔層之中。

[實施例7]

當VCSEL包含多氧化層，第一(二)穿隧接面層的設置數目可以是一或多個；比如當下磊晶區、具多主動層的主動區及上磊晶區分別包含至少一氧化層時，第一(二)穿隧接面層的設置數目可能只要一層就有助於氧化製程的進行，比如將第一(二)穿隧接面層設置於主動區跟上(下)磊晶區之間。根據VCSEL的不同磊晶結構，第一(二)穿隧接面的設置數目與設置方式能做進一步增加與改變。

[實施例8-1]

當在圖1的上DBR層40之上形成上述實施例的N型第一半導體層 603。由於N型第一半導體層603的摻雜濃度高、能隙小與電阻小，N型第一半導體層603可與金屬材料形成良好歐姆接觸。因此，N型第一半導體層可以做為歐姆接觸層使用。

[實施例8-2]

在圖1的上DBR層40之上形成上述實施例的N型第二半導體層。由於N型第二半導體層具有摻雜濃度高、能隙小與電阻小，N型第二半導體層容易與金屬材料形成良好歐姆接觸，因此，N型第二半導體層可以做為歐姆接觸層使用。

[實施例8-3]

參圖8，圖8的VCSEL可以是背面出光型或正面出光型的VCSEL。如圖8所示， VCSEL100包含兩歐姆接觸層50、51。歐姆接觸層51是形成於N型的下DBR層20之中，而歐姆接觸層51中亦可包含N型第一半導體層601。

[實施例8-4]

如圖9所示，在上DBR層40中的N型第一半導體層603除了是第一穿隧接面層60的一部分外，亦能作為歐姆接觸層使用。

[實施例9]

如圖10所示，VCSEL中包含兩第一穿隧接面層60與一N型第一半導體層603。在上DBR層40上的N型第一半導體層603能作為歐姆接觸層使用；兩第一穿隧接面層60分別設置在主動區A與上DBR層40之中。兩第一穿隧接面層60也可替換成兩第二穿隧接面層或是一第一穿隧接面層與一第二穿隧接面層。

作為歐姆接觸層的N型第一半導體層的優選材料包含選自於由 InGaAs、GaAsSb、GaAsPSb、AlGaAs 、AlGaAsSb 、AlGaAsP、InAlGaAs、InGaAsSb、InGaAsP及GaPSb所組成的群組的至少一材料。原則上，作為歐姆接觸層的N型第一半導體層的能隙越小較容易與金屬材料形成歐姆接觸。

參圖11，圖11所示的5種氧化速率分別是對應五種VCSEL，這五種 VCSEL的主要結構跟圖7相同，其中三種VCSEL是在主動區中是設置第一穿隧接面層，而另一種VCSEL是在主動區之中設置現有的穿隧接面層；此外，主動區中設置「未摻雜Te的GaAs」的VCSEL是作為對照組。在五種VCSEL中，設置於主動區與上磊晶區中的氧化層的材料皆為AlGaAs且含鋁成分皆約98%，且(第一)穿隧接面層中的P型(第一)半導體層皆是碳摻雜濃度為1.0x10²⁰ /cm³ 的GaAs。

作為對照組的VCSEL是在P型半導體層601與主動層33之間設置「未摻雜Te的GaAs層」。現有的穿隧接面層的N型半導體層是「摻雜Te的GaAs」。三種N型第一半導體層分別是「摻雜Te的InGaAs」、「摻雜Te的GaAsSb」及「摻雜Te的GaAsP」，上述的Te摻雜濃度皆為2.5x10¹⁹ /cm³ 。

值得再次說明的是，三種N型第一半導體層相對於GaAs基板具有應力，但現有的穿隧接面層中的N型半導體層則無。

參圖11，圖11是以相同的氧化製程條件下對五種VCSEL進行氧化製程後，五種VCSEL的主動區中的氧化層的氧化速率。如圖11所示，氧化層的氧化速率最快的是對照組的VCSEL；在圖11中，將「未摻雜Te的GaAs」的氧化速率設定為100%，並以「未摻雜Te的GaAs」的氧化速率做為與其他四種VCSEL的比較基準。

然而，當現有穿隧接面層的N型半導體層是「摻雜Te的GaAs」時 (相對於GaAs基板未具有應力)，主動區中的氧化層36的氧化速率則顯著的降低；Te的摻雜濃度若越高，則氧化層的氧化速率可能還會下降。

相較於不具有應力(相對於GaAs基板)的「摻雜Te的GaAs」，具有應力(相對於GaAs基板)的三種N型第一半導體層皆使氧化層的氧化速率得到一定幅度的提升，其中「摻雜Te的GaAsSb」很接近未摻雜Te的GaAs的氧化速率。

參圖12，圖12所示的4種氧化速率分別是對應4種VCSEL，這四種 VCSEL的主要結構跟圖7相同，其中二種VCSEL的主動區之中是設置第二穿隧接面層，而另一種VCSEL是在主動區之中設置現有的穿隧接面層；此外，主動區中設置「未摻雜Te的GaAs」的VCSEL是作為對照組。在四種VCSEL中，設置於主動區與上磊晶區中的氧化層的材料皆為AlGaAs且含鋁成分皆約98%，且(第二)穿隧接面層中的P型(第二)半導體層皆是碳摻雜濃度為8x10¹⁹ /cm³ 的GaAs。

作為對照組的VCSEL是在P型半導體層601與主動層33之間設「未摻雜Te的GaAs層」。現有的穿隧接面層的N型半導體層是「摻雜Te的GaAs」。兩種第二穿隧接面層分別是「摻雜Te及C的GaAs」與「摻雜Te及Si的GaAs」，上述的Te摻雜濃度皆為2.5x10¹⁹ /cm³ ，碳摻雜濃度是3x10¹⁸ /cm³ ，矽的摻雜濃度是2x10¹⁸ /cm³ 。

參圖12，圖12是以相同的氧化製程條件下對四種VCSEL進行氧化處理時，四種VCSEL的主動區中的氧化層的氧化速率。如圖12所示，氧化層的氧化速率最快的是對照組的VCSEL；在圖12中，將「未摻雜Te的GaAs」的氧化速率設定為100%，並以「未摻雜Te的GaAs」的氧化速率做為與其他三種VCSEL的比較基準。

不同於現有的N型半導體層。摻雜上述兩種元素的N型第二半導體層都能使氧化層的氧化速率得到一定幅度的提升（不需相對於GaAs基板具有應力）。

以上所述者僅為用以解釋本發明之較佳實施例，並非企圖據以對本發明做任何形式上之限制，是以，凡有在相同之發明精神下所作有關本發明之任何修飾或變更，皆仍應包括在本發明意圖保護之範疇。

100:VCSEL 10:GaAs基板 12:緩衝層 20:下DBR層 201:P型上DBR層 203:N型上DBR層 30:第一下間隔層 301:P型第一下間隔層 303:N型第一下間隔層 A:主動區 32、33:主動層 34:第一上間隔層 341:P型第一上間隔層 343:N型第一上間隔層 36 、37:氧化層 38:第二上間隔層 381:P型第二上間隔層 383:N型第二上間隔層 39:第二下間隔層 391:P型第二下間隔層 393:N型第二下間隔層 40:上DBR層 401:P型上DBR層 403:N型上DBR層 50:歐姆接觸層 60:第一穿隧接面層 601:P型第一半導體層 603:N型第一半導體層

圖1為依據被描述的一實施例的第一穿隧接面層設置於上DBR層的示意圖。圖2為依據被描述的一實施例的第一穿隧接面層設置於第一上間隔層的示意圖。圖3為依據被描述的一實施例的第一穿隧接面層設置於第二上間隔層的示意圖。圖4為依據被描述的一實施例的第一穿隧接面層設置於下DBR層的示意圖。圖5為依據被描述的一實施例的第一穿隧接面層設置於第一下間隔層的示意圖。圖6為依據被描述的一實施例的第一穿隧接面層設置於第二下間隔層的示意圖。圖7為依據被描述一實施例之第一穿隧接面層設置於兩主動層間的示意圖，主動區與上磊晶區中分別具有氧化層。圖8為依據被描述一實施例之第一N型半導體層設置於下DBR層而做為歐姆接觸層的示意圖。圖9為依據被描述一實施例之第一N型半導體層設置於上DBR層而做為歐姆接觸層的示意圖。圖10為依據被描述一實施例之VCSEL具有兩第一穿隧接面層與一第一半導體層的示意圖。圖11為N型第一半導體層的三種實施例、現有N型半導體層與N型GaAS層分別形成於VCSEL的兩主動層之間時，在主動區內的氧化層的氧化速率示意圖。圖12為N型第二半導體層的二種實施例、現有N型半導體層與N型GaAS層分別形成於VCSEL的兩主動層之間時，在主動區內的氧化層的氧化速率示意圖。

100:VCSEL

10:GaAs基板

12:緩衝層

20:下DBR層

30:第一下間隔層

32:主動層

34:第一上間隔層

36:氧化層

40:上DBR層

401:P型上DBR層

403:N型上DBR層

50:歐姆接觸層

60:第一穿隧接面層

601:P型第一半導體層

603:N型第一半導體層

A:主動區

Claims

一種VCSEL，包含：一GaAs基板；以及一磊晶結構，形成於該GaAs基板之上，該磊晶結構包含：至少一氧化層；以及一第一穿隧接面層，包含一N型第一半導體層，該N型第一半導體層設置於該氧化層之上或之下，該N型第一半導體層至少摻雜Te及/或Se，並且該N型第一半導體層相對於該GaAs基板具有應力。
如請求項1所述之一種VCSEL，其中，該第一穿隧接面層更包含一P型第一半導體層，該P型第一半導體層係摻雜碳，該P型第一半導體層的碳摻雜濃度大於1 x10¹⁹ /cm³ 。
如請求項1所述之一種VCSEL，其中，該第一穿隧接面層更包含一P型第一半導體層，該P型第一半導體層包含選自於由GaAs、InGaAs、GaAsP、GaAsPSb、GaAsSb、AlGaAs 、AlGaAsSb 、AlGaAsP、InAlGaAs、InAlGaP、InGaAsSb、GaPSb及InGaAsP所組成之群組之至少一材料。
如請求項 1所述之一種VCSEL，其中，該磊晶結構更包含一上DBR層及一下DBR層，該第一穿隧接面層係包含於該上DBR層或該下DBR層之中。
如請求項 1所述之一種VCSEL，其中，該磊晶結構更包含一主動區，該主動區包含複數主動層，其中該第一穿隧接面層介於兩主動層之間。
如請求項 1所述之一種VCSEL，其中，該磊晶結構更包含一主動區及至少一間隔層，該至少一間隔層是位於該主動區之上或之下，該第一穿隧接面層係包含於該至少一間隔層之中。
如請求項1所述之一種VCSEL，其中，該磊晶結構更包含一主動區，該主動區包含複數主動層與至少一間隔層，該至少一間隔層介於兩主動層之間，該第一穿隧接面層係形成於該至少一間隔層之中。
如請求項5所述之一種VCSEL，其中，該磊晶結構更包含另一氧化層，該另一氧化層介於兩主動層之間。
如請求項1~8中任一項所述之一種VCSEL，其中，該N型第一半導體層包含選自於由InGaAs、InGaP、GaAsP、GaAsSb、GaAsPSb、AlGaAs 、AlGaAsSb 、AlGaAsP、InAlGaAs、InAlGaP、InGaAsSb、InGaAsP及GaPSb所組成之群組的至少一材料。
如請求項9所述之一種VCSEL，其中，InGaP及InAlGaP 的晶格常數大於GaAs基板的晶格常數。
如請求項1~8中任一項所述之一種VCSEL，其中，該N型第一半導體層更進一步摻雜Si及/或C。
如請求項11所述之一種VCSEL，其中，該N型第一半導體層是選自於由InGaAs、InGaP、GaAsP、GaAsSb、GaAsPSb、AlGaAs 、AlGaAsSb 、AlGaAsP、InAlGaAs、InAlGaP、InGaAsSb、InGaAsP及GaPSb所組成之群組的至少一材料。
如請求項12所述之一種VCSEL，其中，InGaP與InAlGaP 的晶格常數大於GaAs基板的晶格常數。
如請求項1所述之一種VCSEL，其中該氧化層更具有一電流侷限通孔。
一種VCSEL，包含：一GaAs基板；以及一磊晶結構，形成於該GaAs基板之上，該磊晶結構包含：至少一氧化層；以及一第二穿隧接面層，包含一N型第二半導體層，該N型第二半導體層設置於該氧化層之上或之下，該N型第二半導體層包含一N型GaAs層，該N型GaAs層係摻雜選自於由Te及Se所組成之群組的至少一摻雜材料以及摻雜選自於由Si及C所組成之群組的至少一摻雜材料。
如請求項15所述之一種VCSEL，其中，該第二穿隧接面層更包含一P型第二半導體層，該P型第二半導體層係摻雜碳，該P型第二半導體層的碳摻雜濃度大於1 x10¹⁹ /cm³ 。
如請求項15所述之一種VCSEL，其中該第二穿隧接面層更包含一P型第二半導體層，該P型第二半導體層包含選自於由GaAs、InGaAs、GaAsP、GaAsPSb、GaAsSb、AlGaAs 、AlGaAsSb 、AlGaAsP、InAlGaAs、InAlGaP、InGaAsSb、GaPSb及InGaAsP所組成之群組之至少一材料。
如請求項15所述之一種VCSEL，其中，該磊晶結構更包含一上DBR層及一下DBR層，該第二穿隧接面層係包含於該上DBR層或該下DBR層之中。
如請求項15所述之一種VCSEL，其中，該磊晶結構更包含一主動區，該主動區包含複數主動層，其中該第二穿隧接面層介於兩主動層之間。
如請求項15所述之一種VCSEL，其中，該磊晶結構更包含一主動區及至少一間隔層，該至少一間隔層是位於該主動區之上或之下，該第二穿隧接面層係包含於該至少一間隔層之中。
如請求項15所述之一種VCSEL，其中，該磊晶結構更包含一主動區，該主動區包含複數主動層與至少一間隔層，該至少一間隔層介於兩主動層之間，該第二穿隧接面層係形成於該至少一間隔層之中。
如請求項19所述之一種VCSEL，其中，該磊晶結構更包含另一氧化層，該另一氧化層介於兩主動層之間。
如請求項15所述之一種VCSEL，其中，該氧化層更具有一電流侷限通孔。
一種VCSEL，包含：一GaAs基板；以及一磊晶結構，形成於該GaAs基板之上，該磊晶結構包含：至少一氧化層；以及一歐姆接觸層，位於該氧化層之上或之下，該歐姆接觸層包含一N型第一半導體層或一N型第二半導體層；其中，該N型第一半導體層至少摻雜Te及/或Se，並且該N型第一半導體層相對於該GaAs基板具有應力；該N型第二半導體層包含一N型GaAs層，該N型GaAs層係摻雜選自於由Te及Se所組成之群組的至少一摻雜材料以及摻雜選自於由Si及C所組成之群組的至少一摻雜材料。
如請求項24所述之一種VCSEL，其中，該N型第一半導體層包含選自於由InGaAs、GaAsSb、GaAsPSb、AlGaAs 、AlGaAsSb 、AlGaAsP、InAlGaAs、InGaAsSb、InGaAsP及GaPSb所組成的群組的至少一材料。
如請求項25所述之一種VCSEL，其中，該N型第一半導體層更進一步摻雜矽及/或碳。