JP5659864B2

JP5659864B2 - Ｉｉｉ−ｖ族化合物半導体受光素子

Info

Publication number: JP5659864B2
Application number: JP2011044344A
Authority: JP
Inventors: 慧藤井; 貴司石塚
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2011-03-01
Filing date: 2011-03-01
Publication date: 2015-01-28
Anticipated expiration: 2029-09-07
Also published as: JP2011109146A

Description

本発明は、III−Ｖ族化合物半導体受光素子、及びIII−Ｖ族化合物半導体受光素子を作製する方法に関する。

非特許文献１では、カットオフ波長２．３９ミクロンのフォトダイオードの作製が記載されている。受光素子は、ＩｎＰ基板上に設けられた受光層と、ｐ型ＩｎＧａＡｓ窓層とを含む。この受光層は、ＩｎＧａＡｓ／ＧａＡｓＳｂのタイプII型量子井戸構造を含む。メサエッエッチングの後に、ｐ型ＩｎＧａＡｓ窓層上にＳｉＯ_２パッシベーション膜を形成する。

R.Sidhu, "Long-wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells" IEEE Photonics Technology Letters, Vol.17, No.12(2005), pp.2715-2717

発明者らの知見によれば、ＩｎＧａＡｓ窓層を用いるとき、ＩｎＰ窓層に比べて暗電流が増加する。これ故に、ＩｎＰ基板上へ受光層を有する受光素子のためのエピタキシャル膜構造では、この膜構造の最上層はＩｎＰ窓層を用いる。エピタキシャル層を入射面とする表面入射型フォトダイオードでは、ＩｎＰ窓層は、受光層に到達すべき近赤外光を吸収しない。また、ＩｎＰ窓層は、既に述べたように、暗電流の抑制にも有効である。

このフォトダイオードのエピタキシャル積層は、有機金属気相成長法で成長される。エピタキシャル積層は受光層を含む。この受光層が、ＩｎＧａＡｓ／ＧａＡｓＳｂタイプII型量子井戸構造といった、Ｖ族構成元素としてＳｂを含むIII−Ｖ化合物半導体からなるとき、このエピタキシャル積層の成長では、Ｖ族構成元素としてＳｂを含むIII−Ｖ化合物半導体層を成長した後に、ＩｎＰ窓層の結晶成長を行う。この後に、エピタキシャル積層の一部分に選択的にアノード領域を形成してｐｎ接合を形成する。

このように作製されたフォトダイオードの特性測定の際に、発明者らは、予期せぬ電気的特性（暗電流の増加）に遭遇した。この予期せぬ特性の更なる調査によれば、本来ｎ型を示すＩｎＰ窓層がｐ型導電性を示している。ＩｎＰ窓層がｐ型導電を示すと、選択的に形成したアノード領域以外の領域でもｐｎ接合が形成されるため、ｐｎ接合領域の拡大と、ｐｎ接合が表面に露出することによる表面リーク電流の増大により、暗電流が増大するという問題点がある。そして、発明者らは、この要因を調査する中で、次のようなケースがあることを見出した。例えばＩｎＰ窓層の成長中に供給していないアンチモンがバックグラウンドレベルを超える量で不純物としてＩｎＰに混入していることを見出した。発明者らの検討によれば、アンチモンの混入はＩｎＰに特有である。

本発明は、このような事情を鑑みて為されたものであり、Ｖ族構成元素としてＳｂを含むIII−Ｖ化合物半導体層を有する受光層とｎ型ＩｎＰ窓層とを有しており暗電流を低減可能なIII−Ｖ族化合物半導体受光素子を提供することを目的とし、またIII−Ｖ族化合物半導体受光素子を作製する方法を提供することを目的とする。

本発明の一側面に係るIII−Ｖ族化合物半導体受光素子は、（ａ）主面を有する半導体基板と、（ｂ）前記半導体基板の前記主面上に設けられた受光層と、（ｃ）前記受光層の上に設けられ、第１及び第２の部分を有する窓層と、（ｄ）前記窓層の前記第１の部分の表面から前記受光層に到達するｐ型半導体からなるアノード領域とを備える。前記III−Ｖ族化合物半導体層のバンドギャップは半導体基板のバンドギャップより小さく、前記受光層はＶ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有しており、前記窓層にはｎ型ドーパントが添加されており、前記窓層の前記第２の部分における多数キャリアは電子である。
また、本発明の一側面に係るIII−Ｖ族化合物半導体受光素子では、前記窓層は少なくともＩｎとＰを含む材料からなることができる。
さらに、本発明の一側面に係るIII−Ｖ族化合物半導体受光素子では、前記窓層はＩｎＰであることができる。
またさらに、本発明の一側面に係るIII−Ｖ族化合物半導体受光素子では、前記窓層の前記第２の部分における電子濃度は１×１０^１６ｃｍ^−３以上であることができる。
本発明の一側面に係るIII−Ｖ族化合物半導体受光素子は、（ａ）主面を有する半導体基板と、（ｂ）前記半導体基板の前記主面上に設けられた受光層と、（ｃ）前記受光層上に設けられ、第１及び第２の部分を有するＩｎＰ層と、前記ＩｎＰ層の前記第１の部分の表面から前記受光層の方向に伸びるｐ型半導体からなるアノード領域とを備え、前記III−Ｖ族化合物半導体層のバンドギャップはＩｎＰのバンドギャップより小さく、前記ＩｎＰ層にはｎ型ドーパントが添加されており、前記ＩｎＰ層の前記第２の部分における多数キャリアは電子であり、前記ＩｎＰ層の前記第２の部分における電子濃度は１×１０^１６ｃｍ^−３以上である。前記受光層はＶ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有している。

このIII−Ｖ族化合物半導体受光素子によれば、受光層のIII−Ｖ族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留すること（つまり、メモリ効果）により、受光層上に成長されるＩｎＰ層に不純物としてアンチモンが含まれる。発明者らの調査によれば、ＩｎＰ層中のアンチモン不純物は正孔を生成している。ＩｎＰ層中に添加されたｎ型ドーパントがこの生成キャリアを補償して、ＩｎＰ層の第２の部分における多数キャリアを電子にしている。電子濃度が１×１０^１６ｃｍ^−３以上であるので、ＩｎＰ層の第２の部分は十分なｎ導電性を示す。このため、選択的に形成したアノード領域以外の領域はｎ導電性となることにより、選択的なｐｎ接合を形成することが可能となるため、暗電流が低減される。

本発明の一側面に係るIII−Ｖ族化合物半導体受光素子は、（ａ）主面を有する半導体基板と、（ｂ）前記半導体基板の前記主面上に設けられた受光層と、（ｃ）前記受光層上に設けられたＩｎＰ層とを備え、前記III−Ｖ族化合物半導体層のバンドギャップはＩｎＰのバンドギャップより小さく、前記ＩｎＰ層にはドナーが添加されており、前記ＩｎＰ層のドナー密度は１×１０^１６ｃｍ^−３以上である。前記受光層はＶ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有している。

このIII−Ｖ族化合物半導体受光素子によれば、受光層のIII−Ｖ族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留すること（つまり、メモリ効果）により、受光層上に成長されるＩｎＰ層に不純物としてアンチモンが含まれる。発明者らの調査によれば、ＩｎＰ層中のアンチモン不純物は正孔を生成している。ＩｎＰ層中のドナーがこの生成キャリアを補償して、ＩｎＰ層の第２の部分における多数キャリアを電子にしている。ドナー密度が１×１０^１６ｃｍ^−３以上であるので、ＩｎＰ層の第２の部分は十分なｎ導電性を示す。このため、選択的に形成したアノード領域以外の領域はｎ導電性となることにより、選択的なｐｎ接合を形成することが可能となるため、暗電流が低減される。

本発明のIII−Ｖ族化合物半導体受光素子では、前記ＩｎＰ層におけるドナー密度は１×１０^１９ｃｍ^−３以下であることができる。また、本発明のIII−Ｖ族化合物半導体受光素子では、前記ＩｎＰ層におけるドナーがシリコンであることができる。

本発明のIII−Ｖ族化合物半導体受光素子では、前記受光層はＶ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有していることができる。また、本発明のIII−Ｖ族化合物半導体受光素子では、前記ＩｎＰ層は不純物としてアンチモンを含むことができる。

本発明のIII−Ｖ族化合物半導体受光素子では、前記ＩｎＰ層の前記第２の部分における電子濃度は１×１０^１９ｃｍ^−３以下であることができる。

このIII−Ｖ族化合物半導体受光素子によれば、ＩｎＰ層の第２の部分が１×１０^１９ｃｍ^−３を超えない電子濃度を有するとき、アノード領域に適切な特性を与えることができる。

本発明のIII−Ｖ族化合物半導体受光素子では、前記ＩｎＰ層におけるアンチモン濃度は１×１０^１７ｃｍ^−３以上であり、前記ＩｎＰ層におけるアンチモン濃度は１×１０^１９ｃｍ^−３以下であることができる。

このIII−Ｖ族化合物半導体受光素子によれば、ＩｎＰ層における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の一部分が、正孔を提供するように作用する。シリコンの添加は、この提供された正孔キャリアを補償して、さらに、多数キャリアを電子にする働きがあり、選択的に形成したアノード領域以外の領域はｎ導電性となることにより、選択的なｐｎ接合を形成することが可能となるため、暗電流の低減を可能にする。

本発明のIII−Ｖ族化合物半導体受光素子では、前記受光層と前記ＩｎＰ層との間に設けられたＩｎＧａＡｓ層を更に備えることができる。前記ＩｎＰの前記アンチモン濃度は前記ＩｎＧａＡｓ層のアンチモン濃度より高い。

このIII−Ｖ族化合物半導体受光素子によれば、ＩｎＧａＡｓ層は、受光層に対してアノード領域の位置を調整するために役立つ。一方、このＩｎＧａＡｓ層も不純物としてアンチモンを含むけれども、ＩｎＰ層のアンチモン濃度はＩｎＧａＡｓ層のアンチモン濃度より高い。これ故に、ＩｎＧａＡｓ層がアンドープであることができる。

本発明のIII−Ｖ族化合物半導体受光素子では、前記ＩｎＰ層の前記第２の部分の表面を覆う絶縁体からなるパッシベーション膜を更に備えることができる。

III−Ｖ族化合物半導体受光素子によれば、窓層の材料に起因する暗電流を低減することができると共に、表面リーク電流も低減できる。

本発明のIII−Ｖ族化合物半導体受光素子では、前記受光層は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造、及びＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造の少なくともいずれかを有し、前記III−Ｖ族化合物半導体層はＧａＡｓＳｂ層を含むことができる。

このIII−Ｖ族化合物半導体受光素子によれば、所望の波長感度の受光層を得ることができる。

本発明のIII−Ｖ族化合物半導体受光素子では、前記半導体基板は導電性ＩｎＰからなり、当該III−Ｖ族化合物半導体受光素子は前記半導体基板の裏面に設けられたカソード電極を更に備えることができる。

このIII−Ｖ族化合物半導体受光素子によれば、ＩｎＰ基板は良好な受光感度の受光層を提供できる。また、ＩｎＰ層の第１の部分に選択的に形成された、表面から受光層に到達するｐ型半導体からなるアノード領域と、ＩｎＰ基板のカソードとにより、良好な受光特性を提供できる。

本発明の別の側面は、III−Ｖ族化合物半導体受光素子を作製する方法である。この方法は、（ａ）成長炉に基板を配置する工程と、（ｂ）前記成長炉において、前記III−Ｖ族化合物半導体受光素子のための半導体積層を成長してエピタキシャル基板を形成する工程と、（ｃ）前記半導体積層を形成した後に、前記成長炉から前記エピタキシャル基板を取り出す工程と、（ｄ）前記成長炉から前記エピタキシャル基板を取り出した後に、前記ＩｎＰ層の表面からｐ型ドーパントを導入して、前記受光層の方向に伸びるｐ型半導体からなるアノード領域を形成する工程とを備える。半導体積層を成長する前記工程は、（ｂ１）アンチモン原料及びＶ族原料を含む原料ガスを前記成長炉に供給して、Ｖ族構成元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有する受光層を基板の主面上に形成する工程と、（ｂ２）前記成長炉へのアンチモン原料の供給を停止した後に、ｎ型ドーパント、インジウム原料及びリン原料を含む原料ガスを前記成長炉に供給して、ｎ型導電性のＩｎＰ層を前記受光層上に形成する工程とを含む。前記III−Ｖ族化合物半導体層のバンドギャップはＩｎＰのバンドギャップより小さく、前記ＩｎＰ層は不純物としてアンチモンを含み、前記ＩｎＰ層における電子濃度は１×１０^１６ｃｍ^−３以上である。受光層を基板の主面上に形成する前記工程は、アンチモン原料及びＶ族原料を含む原料ガスを前記成長炉に供給する工程を備える。前記受光層は、Ｖ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有する。

この方法によれば、受光層上にＩｎＰ層を成長するときにアンチモンを成長炉に供給しないけれども、受光層のIII−Ｖ族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留すること（つまり、メモリ効果）により、不純物としてアンチモンがＩｎＰ層に含まれる。発明者らの調査によれば、ＩｎＰ層中のアンチモン不純物は正孔を生成する。ＩｎＰ層中に添加されたｎ型ドーパントがこの生成キャリアを補償して、ＩｎＰ層の第２の部分における多数キャリアを電子になる。電子濃度が１×１０^１６ｃｍ^−３以上であるので、ＩｎＰ層の第２の部分は十分なｎ導電性を示す。

本発明の別の側面は、III−Ｖ族化合物半導体受光素子を作製する方法である。この方法は、（ａ）成長炉に基板を配置する工程と、（ｂ）前記成長炉において、前記III−Ｖ族化合物半導体受光素子のための半導体積層を成長してエピタキシャル基板を形成する工程と、（ｃ）前記半導体積層を形成した後に、前記成長炉から前記エピタキシャル基板を取り出す工程と、（ｄ）前記成長炉から前記エピタキシャル基板を取り出した後に、前記ＩｎＰ層の表面からｐ型ドーパントを導入して、前記受光層の方向に伸びるｐ型半導体からなるアノード領域を形成する工程とを備え、半導体積層を成長する前記工程は、受光層を基板の主面上に形成する工程と、ｎ型ドーパント、インジウム原料及びリン原料を含む原料ガスを前記成長炉に供給して、ｎ型導電性のＩｎＰ層を前記受光層上に形成する工程と含み、前記III−Ｖ族化合物半導体層のバンドギャップはＩｎＰのバンドギャップより小さく、前記ＩｎＰ層におけるドナー密度は１×１０^１６ｃｍ^−３以上である。受光層を基板の主面上に形成する前記工程は、アンチモン原料及びＶ族原料を含む原料ガスを前記成長炉に供給する工程を備える。前記受光層は、Ｖ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有する。

この方法によれば、受光層上にＩｎＰ層を成長するときにアンチモンを成長炉に供給しないけれども、受光層のIII−Ｖ族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留すること（つまり、メモリ効果）により、不純物としてアンチモンがＩｎＰ層に含まれる。発明者らの調査によれば、ＩｎＰ層中のアンチモン不純物は正孔を生成する。ＩｎＰ層中のドナーがこの生成キャリアを補償して、ＩｎＰ層の第２の部分における多数キャリアを電子になる。ドナー密度が１×１０^１６ｃｍ^−３以上であるので、ＩｎＰ層の第２の部分は十分なｎ導電性を示す。

本発明に係る方法では、前記ＩｎＰ層におけるドナー密度は１×１０^１９ｃｍ^−３以下であることができる。また、本発明に係る方法では、前記ＩｎＰ層におけるドナーがシリコンであることができる。

本発明に係る方法は、アンチモン原料及びＶ族原料を含む原料ガスを前記成長炉に供給する工程を備え、前記受光層は、Ｖ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有することができる。また、本発明に係る方法では、前記ＩｎＰ層は不純物としてアンチモンを含んでいることができる。

本発明に係る方法では、前記ＩｎＰ層の前記第２の部分における電子濃度は１×１０^１９ｃｍ^−３以下であることができる。

この方法によれば、ＩｎＰ層が１×１０^１９ｃｍ^−３を超えない電子濃度を有するとき、アノード領域を形成するためのｐ型ドーパント量を増加せずに、アノード領域に適切な特性を与えることができる。

本発明に係る方法では、前記ＩｎＰ層におけるアンチモン濃度は１×１０^１７ｃｍ^−３以上であり、前記ＩｎＰ層におけるアンチモン濃度は１×１０^１９ｃｍ^−３以下であることができる。

この方法によれば、ＩｎＰ層における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の一部分が、正孔を提供するように作用する。

本発明に係る方法では、前記ＩｎＰ層を成長する前に、III族原料及びＶ族原料を含む原料ガスを前記成長炉に供給してＩｎＧａＡｓ層を前記受光層上に成長する工程を更に備えることができる。前記ＩｎＧａＡｓ層のアンチモン濃度は前記ＩｎＰの前記アンチモン濃度より低い。

この方法によれば、ＩｎＧａＡｓ層は、受光層に対してアノード領域の位置を調整するために役立つ。一方、このＩｎＧａＡｓ層も不純物としてアンチモンを含むけれども、ＩｎＰ層のアンチモン濃度はＩｎＧａＡｓ層のアンチモン濃度より高い。これ故に、ＩｎＧａＡｓ層がアンドープである。

本発明に係る方法では、前記受光層は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造、及びＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造の少なくともいずれかを有し、前記III−Ｖ族化合物半導体層は、ＧａＡｓＳｂ層を含むことができる。

この方法によれば、所望の波長感度の受光層を形成できる。

本発明に係る方法では、前記受光層及び前記ＩｎＰ層の成長は、有機金属気相成長法で行われることができる。この方法によれば、良好な特性の受光層及びＩｎＰ層を成長できるけれども、ＩｎＰの成長においてアンチモンのメモリ効果を生じる。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明の一側面によれば、Ｖ族構成元素としてＳｂを含むIII−Ｖ化合物半導体層を有する受光層とｎ型ＩｎＰ窓層とを有しており暗電流を低減可能なIII−Ｖ族化合物半導体受光素子が提供される。また、本発明の別の側面によれば、III−Ｖ族化合物半導体受光素子を作製する方法が提供される。

図１は、本実施の形態に係るIII−Ｖ族化合物半導体受光素子の構造を示す図面である。図２は、本実施の形態に係るIII−Ｖ族化合物半導体受光素子を作製する方法における主要な工程を示す図面である。図３は、本実施の形態に係るIII−Ｖ族化合物半導体受光素子を作製する方法における主要な工程を示す図面である。図４は、本実施の形態に係るIII−Ｖ族化合物半導体受光素子を作製する方法における主要な工程を示す図面である。図５は、２種類のエピタキシャル基板の構造を示す図面である。図６は、図５で示した２種類のエピタキシャル基板の第２ＩｎＧａＡｓ層、及びＩｎＰ窓層について、二次イオン質量分析法で測定したＳｂ濃度を示す図面である。図７は、実施例１に示されるフォトダイオードの構造を示す図面である。図８は、実施例１におけるシリコン濃度、電子又は正孔濃度、暗電流の関係を示す図である。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のIII−Ｖ族化合物半導体受光素子及びエピタキシャル基板、並びにこれらの作製方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１は、本実施の形態に係るIII−Ｖ族化合物半導体受光素子を示す図面である。III−Ｖ族化合物半導体受光素子は例えばフォトダイオードである。図１を参照すると、直交座標系Ｓが示されている。

III−Ｖ族化合物半導体受光素子１１は、半導体基板１３と、半導体積層１５、アノード領域１７とを備える。半導体積層１５は、半導体基板１３上に設けられ、また受光層２１及びＩｎＰ層２３を含む。半導体積層１５内の半導体層（例えば受光層２１及びＩｎＰ層２３）は、半導体基板１３の主面１３ａの法線軸Ａｘの方向に積層される。半導体基板１３は主面１３ａ及び裏面１３ｂを有する。また、主面１３ａは第１及び第２のエリア１３ｃ、１３ｄを含み、第２のエリア１３ｄは第１のエリア１３ｃを囲む。受光層２１は、半導体基板１３の主面１３ａ上に設けられており、また半導体基板１３とＩｎＰ層２３との間に設けられている。受光層２１は、Ｖ族構成元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有する。III−Ｖ族化合物半導体層は、例えばＧａＡｓＳｂ等からなる。受光層２１は、バルク構造、量子井戸構造等からなることができる。III−Ｖ族化合物半導体層のバンドギャップＥ_ａｂｓｐはＩｎＰのバンドギャップＥ_ＩｎＰより小さく、III−Ｖ族化合物半導体層は、半導体積層１５の主面１５ａから入射してＩｎＰ層２３を介して受光層２１に到達した光から電子・正孔対を生成する。受光層２１は第１及び第２の部分２１ｃ、２１ｄを有しており、第１及び第２の部分２１ｃ、２１ｄは、それぞれ、第１及び第２のエリア１３ｃ、１３ｄ上に設けられている。ＩｎＰ層２３は受光層２１上に設けられ、また第１及び第２の部分２３ｃ、２３ｄを有する。第１及び第２の部分２３ｃ、２３ｄは、それぞれ、第１及び第２のエリア１３ｃ、１３ｄ上に設けられている。第１の部分２１ｃは、第１の部分２３ｃと第１のエリア１３ｃとの間に設けられている。第２の部分２１ｄは、第２の部分２３ｄと第２のエリア１３ｄとの間に設けられている。アノード領域１７は、ＩｎＰ層２３の第１の部分２３ｃの表面から受光層２１に到達するｐ型半導体からなる。アノード領域１７にはｐ型ドーパントが添加されており、ｐ型ドーパントとしては、例えば亜鉛（Ｚｎ）等が使用される。

III−Ｖ族化合物半導体受光素子１１では、ＩｎＰ層２３は不純物としてアンチモンを含むと共に、ＩｎＰ層２３にはｎ型ドーパントが添加されている。ｎ型ドーパントは、例えばシリコン、硫黄等を用いることができる。ＩｎＰ層２３の第２の部分２３ｄにおける多数キャリアは電子であり、ＩｎＰ層２３の第２の部分２３ｄにおける電子濃度は１×１０^１６ｃｍ^−３以上である。

このIII−Ｖ族化合物半導体受光素子１１によれば、受光層２１のIII−Ｖ族化合物半導体層の成長の際に成長炉に供給されたアンチモンの残留（つまり、メモリ効果）により、受光層２１上に成長されるＩｎＰ層２３に、その成長中に供給していないアンチモンが不純物として含まれる。発明者らの調査によれば、ＩｎＰ層２３中のアンチモン不純物は正孔を生成する。この生成キャリアは、ＩｎＰ層２３中に添加されたｎ型ドーパントによって補償されて、この結果、ＩｎＰ層２３の第２の部分２３ｄにおける多数キャリアが電子となる。電子濃度が１×１０^１６ｃｍ^−３以上であるので、ＩｎＰ層２３の第２の部分２３ｄは十分なｎ導電性を示す。

発明者らの調査によれば、ＩｎＰ層２３におけるアンチモン濃度は１×１０^１７ｃｍ^−３以上であり、ＩｎＰ層２３におけるアンチモン濃度は１×１０^１９ｃｍ^−３以下であることができる。ＩｎＰ層２３における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の少なくとも一部分が、正孔を提供するように作用する。

ＩｎＰ層２３の第２の部分２３ｄにおける電子濃度は１×１０^１９ｃｍ^−３以下であることができる。この第２の部分２３ｄが１×１０^１９ｃｍ^−３以下の電子濃度を有するとき、アノード領域を形成するためのｐ型ドーパント量を増加せずに、アノード領域１７が適切な電気的特性を有することができる。ＩｎＰ層２３のシリコン濃度は例えば１×１０^１６ｃｍ^−３以上であり、また１×１０^１９ｃｍ^−３以下であることができる。

受光層２１は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造、及びＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造の少なくともいずれかを有し、III−Ｖ族化合物半導体層はＧａＡｓＳｂ層を含むことができる。この受光素子１１によれば、所望の波長感度の受光層２１を得ることができる。

III−Ｖ族化合物半導体受光素子１１では、半導体積層１５は、ＩｎＧａＡｓ層２５を更に備えることができる。ＩｎＧａＡｓ層２５は、受光層２１とＩｎＰ層２３との間に設けられている。ＩｎＧａＡｓ層２５には不純物としてアンチモンが測定されることがあり、ＩｎＰのアンチモン濃度はＩｎＧａＡｓ層２５のアンチモン濃度より高い。ＩｎＧａＡｓ層２５は、受光層２１に対してアノード領域１７の位置を調整するために役立つ。一方、このＩｎＧａＡｓ層２５も不純物としてアンチモンを含むことがあるけれども、ＩｎＰ層２３のアンチモン濃度はＩｎＧａＡｓ層２５のアンチモン濃度より高い。これ故に、ＩｎＧａＡｓ層２５がアンドープであることができる。また、ＩｎＧａＡｓ層２５の厚さがＩｎＰ層２３の厚さより大きくてもよい。

ＩｎＧａＡｓ層２５は第１及び第２の部分２５ｃ、２５ｄを有しており、第１及び第２の部分２５ｃ、２５ｄは、それぞれ、第１及び第２のエリア１３ｃ、１３ｄ上に設けられている。アノード領域１７は第１の部分２５ｃ及び第１の部分２３ｃを含み、第１の部分２１ｃ上に位置する。アノード領域１７の底面は第１の部分２１ｃとｐｎ接合２９ａを成しており、アノード領域１７の側面は第２の部分２５ｄ及び第２の部分２３ｄとｐｎ接合２９ｂ、２９ｃを成している。

III−Ｖ族化合物半導体受光素子１１では、半導体積層１５は、別のＩｎＧａＡｓ層２７を更に備えることができる。ＩｎＧａＡｓ層２７は、受光層２１と半導体基板１３との間に設けられている。ＩｎＧａＡｓ層２７は不純物としてアンチモンを実質的に含まない。ＩｎＧａＡｓ層２７のバンドギャップは、受光層２１のIII−Ｖ族化合物半導体層のバンドギャップよりも大きい。このＩｎＧａＡｓ層２７にはｎ型ドーパントが添加されており、ｎ型ドーパントとしては例えばシリコン（Ｓｉ）等が使用される。ＩｎＧａＡｓ層２７のシリコン濃度は例えば１×１０^１６ｃｍ^−３以上であり、また１×１０^１９ｃｍ^−３以下であることができる。ＩｎＧａＡｓ層２７は第１及び第２の部分２７ｃ、２７ｄを有しており、第１及び第２の部分２７ｃ、２７ｄは、それぞれ、第１及び第２のエリア１３ｃ、１３ｄ上に設けられている。ＩｎＧａＡｓ層２７はＩｎＰ半導体領域に接触を成す。

半導体基板１３は例えばＩｎＰからなることが好ましい。このＩｎＰは導電性を示す。必要な場合には、半導体基板１３の主面１３ａ上にバッファ層を設けることができ、このバッファ層は例えばＩｎＰからなる。

ＩｎＰ基板は良好な受光感度の受光層を提供できる。また、ＩｎＰ層２３の第１の部分２３ｃの表面から受光層に到達するｐ型半導体からなるアノード領域１７とＩｎＰ基板のカソードとにより、良好な受光特性を提供できる。受光層２１の受光可能波長は、１．０マイクロメートル以上であることができ、また３．０マイクロメートル以下であることができる。

III−Ｖ族化合物半導体受光素子１１は、半導体積層１５の主面１５ａに接触を成すアノード電極３３を含むことができる。アノード電極３３のエッジ３３ａは、第１のエリア１３ｃの境界を通過し法線軸Ａｘの方向に延びる柱状の仮想図面の内側に位置しており、またｐｎ接合２９ｂ、２９ｃは仮想図面のほぼ側面に沿って位置する。アノード電極３３の中央を通過する軸Ａｘ上のＺ軸を有する座標系Ｓにおいて、軸Aｘを通過する基準平面を規定する。任意の基準平面上において、アノード電極３３のエッジ３３ａのＸ座標及びＹ座標は、第１のエリア１３ｃのＸ座標及びＹ座標より小さい。

III−Ｖ族化合物半導体受光素子１１は、半導体基板１３の裏面１３ｂに設けられたカソード電極３５を更に備えることができる。カソード電極３５は半導体基板１３の裏面１３ｂを覆い、また裏面１３ｂに接触を成す。

III−Ｖ族化合物半導体受光素子１１は、ＩｎＰ層２３の第２の部分２３ｄの表面を覆う絶縁膜３７を更に備えることができ、この絶縁膜３７はパッシベーション膜として働く。絶縁膜３７は開口３７ａを有しており、開口３７ａは、アノード電極３３がＩｎＰ層２３に接触を成すための経路を提供する。この受光素子１１によれば、窓層２３の材料に起因する暗電流を低減することができると共に、表面リーク電流も低減できる。

絶縁膜３７の開口３７ａのエッジ３７ｂは、第１のエリア１３ｃの境界を通過し法線軸Ａｘの方向に延びる柱状の仮想図面の内側に位置する。上記の基準平面において、アノード電極３３のエッジ３３ａのＸ座標は、それぞれ、絶縁膜３７の開口３７ａのエッジ３７ｂのＸ座標とｐｎ接合２９ｂ、２９ｃのＸ座標との間にあることができる。また、アノード電極３３のエッジ３３ａのＹ座標は、それぞれ、絶縁膜３７の開口３７ａのエッジ３７ｂのＹ座標とｐｎ接合２９ｂ、２９ｃのＹ座標との間にあることができる。

図２、図３、図４は、本実施の形態に係るIII−Ｖ族化合物半導体受光素子を作製する方法における主要な工程を示す図面である。図２〜図４を参照しながら、III−Ｖ族化合物半導体受光素子を作製する方法を説明する。工程Ｓ１０１では、成長炉１０ａに基板４１を配置する。基板４１は例えばＩｎＰ基板であることができる。工程Ｓ１０２では、成長炉１０ａを用いてIII−Ｖ族化合物半導体受光素子のための半導体積層Ｅｐｉを成長する。引き続く結晶成長は、例えば有機金属気相成長法で行われる。有機金属気相成長のためのガリウム（Ｇａ）原料、インジウム（Ｉｎ）原料、ヒ素（Ａｓ）原料、リン（Ｐ）原料及びアンチモン（Ｓｂ原料として、それぞれ、ＴＥＧａ、ＴＭＩｎ、ＴＢＡｓ、ＴＢＰ、ＴＭSｂを用いることができる。ｎ型のドーピングには例えばＴｅＥＳｉが使用される。

まず、工程Ｓ１０２−１では、第１の原料を成長炉１０ａに供給して、第１のＩｎＧａＡｓ層４３を基板４１の主４１ａ面上に成長する。第１の原料Ｇ１は、ガリウム原料、インジウム原料及びヒ素原料を含み、ｎ型ドーパントとしてＴｅＥＳｉを含むことができる。

続けて、工程Ｓ１０２−２では、図２（ｂ）に示されるように、第２の原料Ｇ２を成長炉１０ａに供給して、受光層４５を基板４１の主面４１ａ上に成長する。受光層４５は、Ｖ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を含む。このIII−Ｖ族化合物半導体層のバンドギャップは、後に工程で窓層として成長されるＩｎＰのバンドギャップより小さい。本実施例では、第２の原料Ｇ２は、例えばガリウム原料、ヒ素原料及びアンチモン原料を含み、例えば単一のＧａＡｓＳｂ層を第１のＩｎＧａＡｓ層４３の主面上に成長する。ＧａＡｓＳｂ層は例えばアンドープであり、この層の多数キャリアは電子である。

受光層４５は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む単一又は多重量子井戸構造、並びにＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む単一又は多重の量子井戸構造の少なくともいずれかを有することができる。この構造により、所望の波長感度の受光層を形成できる。Ｓｂ含有III−Ｖ族化合物半導体層は、ＧａＡｓＳｂ層を含むことができる。

受光層４５は、例えばタイプII型の量子井戸構造を有することができ、このとき、Ｉｎ_ＸＧａ_１−ＸＡｓ（０．３８≦Ｘ≦０．６８）とＧａＡｓ_１−ＹＳｂ_Ｙ（０．３６≦Ｙ≦０．６２）のペア、または、Ｇａ_１−ＵＩｎ_ＵＮ_ＶＡｓ_１−Ｖ（０．４≦Ｕ≦０．８、０＜Ｖ≦０．２）とＧａＡｓ_１−ＺＳｂ_Ｚ（０．３６≦Ｚ≦０．６２）のペアが例示される。

必要な場合には、例えば、ガリウム原料及びアンチモン原料の供給を停止した後に例えばヒ素原料を成長炉に供給しながら、成長の中断のための工程を設けることができる。

工程Ｓ１０２−３では、アンチモン原料の成長炉１０ａへの供給を停止した後に、図３（ａ）に示されるように、第３の原料Ｇ３を成長炉１０ａに供給して、第２のＩｎＧａＡｓ層４７を受光層４５上に成長する。第３の原料Ｇ３は、ガリウム原料、インジウム原料及びヒ素原料を含む。ＩｎＧａＡｓ層４７は例えばアンドープであり、この層の多数キャリアは電子である。

工程Ｓ１０２−４では、図３（ｂ）に示されるように、アンチモン原料は成長炉１０ａに供給されていない。第４の原料Ｇ４を成長炉１０ａに供給して、ｎ型導電性のＩｎＰ層４９を受光層４５及び第２のＩｎＧａＡｓ層４７上に成長する。第４の原料ガスＧ４は、例えばｎ型ドーパント、インジウム原料及びリン原料を含む。

ＩｎＰ層４９は不純物としてアンチモンを含むと共に、ｎ型ドーパント（例えばシリコン）を含む。ＩｎＰ層４９の多数キャリアは電子であり、ＩｎＰ層４９における電子濃度は１×１０^１６ｃｍ^−３以上である。

これらの工程により、エピタキシャル基板Ｅが作製される。ＩｎＰ層４９を基板４１上に形成した後に、工程Ｓ１０３において成長炉１０ａからエピタキシャル基板Ｅを取り出す。

工程Ｓ１０４では、ｐ型半導体からなるアノード領域５１をエピタキシャル基板Ｅに形成する。本実施例では、アノード領域５１の形成をｐ型ドーパントの導入により行う。ｐ型ドーパントの導入は、例えば熱拡散を利用する。成長炉１０ａからエピタキシャル基板Ｅを取り出した後に、絶縁膜５３をエピタキシャル基板Ｅ上に形成する。絶縁膜５３は、アノード領域５１の位置に合わせた開口５３ａを有しており、熱処理装置１０ｂを用いて亜鉛雰囲気中でＩｎＰ層４９の表面４９ａからｐ型ドーパントを導入して、受光層４５に到達するアノード領域５１を形成する。熱処理により、開口５３ａから導入されたＺｎは、基板に向けて拡散すると共に、横方向にも拡散する。この結果、アノード領域５１は、絶縁膜５３の下にも拡がる。この工程により、基板生産物Ｐが作製される。熱拡散を用いたアノード領域５１の形成においては、必要な場合には、ＩｎＧａＡｓ層４７の厚さは、受光層４５に対してアノード領域５１の位置を調整するように決定できる。

Ｓ１０５では、基板生産物Ｐ上に電極を形成する。例えば、アノード領域５１に接触を成すアノード電極５５を形成すると共に、基板４１の裏面に接触を成すカソード電極５７を形成する。

この方法によれば、ＩｎＰ層４９を受光層４５上に成長するときにアンチモンを成長炉１０ａに供給しないけれども、受光層４５のＳｂ含有III−Ｖ族化合物半導体層の成長の際に供給されたアンチモンの成長炉１０ａへの残留（つまり、メモリ効果）により、不純物としてアンチモンがＩｎＰ層４９に混入する。発明者らの調査によれば、ＩｎＰ層４９中のアンチモン不純物は正孔を生成している。この生成キャリアを、ＩｎＰ層４９中のｎ型添加ドーパントが補償して、ＩｎＰ層４９における多数キャリアを電子にしている。電子濃度が１×１０^１６ｃｍ^−３以上であるので、ＩｎＰ層４９は十分なｎ導電性を示す。また、ＩｎＰ層４９における電子濃度は１×１０^１９ｃｍ^−３以下であることができる。このとき、アノード領域５１を形成するためのｐ型ドーパント量を増加せずに、アノード領域５１に適切な電気的特性を付与できる。

発明者らの見積もりによれば、ＩｎＰ層４９におけるアンチモン濃度は１×１０^１７ｃｍ^−３以上であり、またアンチモン濃度は１×１０^１９ｃｍ^−３以下である。ＩｎＰ層４９における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の一部分が、正孔を提供するように作用する。

一方、ＩｎＧａＡｓ層４７は不純物としてアンチモンを含み、ＩｎＧａＡｓ層４７のアンチモン濃度はＩｎＰ層４９のアンチモン濃度より低い。ＩｎＧａＡｓ層４７も不純物としてアンチモンを含むけれども、ＩｎＰ層４９のアンチモン濃度はＩｎＧａＡｓ層４７のアンチモン濃度より高い。これ故に、ＩｎＧａＡｓ層４７はアンドープであることができ、必要な場合はわずかにｎ型ドーパントを添加できる。

以上説明したように、受光層４５からＩｎＰ層４９までの成長は、有機金属気相成長法で行われる。この方法によれば、良好な特性の受光層４５及びＩｎＰ層４９を成長できるけれども、ＩｎＰの成長においてアンチモンのメモリ効果が避けられない。しかしながら、発明者らの検討によって、アンチモンのメモリ効果によるｐ型化の問題を、ｎ型ドーパントをＩｎＰに添加することによって回避可能である。

図５に、２種類のエピタキシャル基板の構造を示す。図５（ａ）は受光層にＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造を用いている。図５（ｂ）は受光層にＧａＡｓＳｂ層を用いている。図６に、図５で示した２種類のエピタキシャル基板の第２ＩｎＧａＡｓ層、及びＩｎＰ窓層について、二次イオン質量分析法で測定したＳｂ濃度を示す。図５（ａ）及び図６を参照すると、構造Ａにおいては、ＩｎＰ窓層には１×１０^１８ｃｍ^−３程度のアンチモンが含まれている。しかしながら、ＧａＡｓＳｂ受光層とＩｎＰ窓層との間の第２ＩｎＧａＡｓ層のアンチモン量は、二次イオン質量分析法の検出限界以下の１×１０^１６ｃｍ^−３未満である。構造ＡのＩｎＰ窓層のキャリア濃度をＣＶ測定により求めたところ、正孔濃度は１×１０^１６ｃｍ^−３となった。図５（ｂ）及び図６を参照すると、構造Ｂにおいては、ＩｎＰ窓層には１×１０^１９ｃｍ^−３程度のアンチモンが含まれている。しかしながら、ＧａＡｓＳｂ受光層とＩｎＰ窓層との間の第２ＩｎＧａＡｓ層のアンチモン量は、二次イオン質量分析法の検出限界以下の１×１０^１６ｃｍ^−３未満である。構造ＢのＩｎＰ窓層のキャリア濃度をＣＶ測定により求めたところ、正孔濃度は２×１０^１７ｃｍ^−３となった。
図５及び図６に示されるように、第２ＩｎＧａＡｓ層ではアンチモンプロファイルＳｂは一旦低くなるけれども、ＩｎＧａＡｓ層の成長の後にＩｎＰ層を成長するとき、ＩｎＰ層ではアンチモンプロファイルＳｂは再び高くなる。

（実施例１）
図７に示される構造のフォトダイオードを作製した。ｎ型ＩｎＰ基板を準備した。このＩｎＰ基板上に、ＴＭＩｎ（トリメチルインジウム）およびＴＢＰ（ターシャリーブチルホスフィン）を成長炉に供給して、ｎ型ＩｎＰバッファ層を摂氏５００度の基板温度で成長した。バッファ層の厚みは例えば１０ｎｍであり、バッファ層のｎ型ドーピングには、ＴｅＥＳｉを用いた。次に、ｎ型ＩｎＰバッファ層の上に、ＴＭＩｎ（トリメチルインジウム）およびＴＥＧａ（トリエチルガリウム）、ＴＢＡ（ターシャリーブチルアルシン）を成長炉に供給してｎ型ＩｎＧａＡｓ層を摂氏５００度で成長した。ＩｎＧａＡｓ層の厚みは例えば１５０ｎｍであった。多重量子井戸構造の受光層を作製した。この実施例では、（ＩｎＧａＡｓ／ＧａＡｓＳｂ）の多重量子井戸構造の受光層を形成した。単位量子井戸構造を形成するＩｎＧａＡｓ層、ＧａＡｓＳｂ層の厚みは５ｎｍであり、５０ペア数（単位量子井戸の繰り返し数）を成長した。Ｓｂ原料にはＴＭＳｂを用いた。次に、受光層の上に、Ｚｎ拡散導入の際の拡散濃度分布調整層として、厚み１μｍのＩｎＧａＡｓ層を摂氏５００度で成長した。最後に、厚み１μｍのｎ型ＩｎＰ窓層を摂氏５００度で成長した。ｎ型ＩｎＰ窓層にはシリコンが添加されており、図８に示すように、シリコン濃度の異なるフォトダイオードＡ２〜Ａ７をそれぞれ作製した。また、シリコンが添加されたｎ型ＩｎＰ窓層に替えて、シリコンを含め意図的にドーパントを添加していないＩｎＰ窓層を成長したフォトダイオードＡ１も作製した。
この本発明例Ａ１〜Ａ７について二次イオン質量分析法によってシリコンの濃度を、CV測定によってキャリアタイプと電子又は正孔濃度を測定した。
本発明例Ａ２〜Ａ７では、シリコンの濃度は５×１０^１５（ｃｍ^−３）から５×１０^１９（ｃｍ^−３）であり、本発明例Ａ１ではシリコン濃度は二次イオン質量分析法の検出限界以下の１×１０^１５ｃｍ^−３未満であった。
本発明例Ａ１、Ａ２のキャリアタイプはｐ型であり、正孔濃度はＡ１では１×１０^１６（ｃｍ^−３）、Ａ２では５×１０^１５（ｃｍ^−３）であった。
一方、本発明例Ａ３〜Ａ７のキャリアタイプはｎ型であり、電子濃度はＡ３では５×１０^１５（ｃｍ^−３）、Ａ４では１×１０^１６（ｃｍ^−３）、Ａ５では１×１０^１７（ｃｍ^−３）、Ａ６では１×１０^１９（ｃｍ^−３）、Ａ７では５×１０^１９（ｃｍ^−３）であった。

本発明例Ａ１〜Ａ７のＩｎＰ窓層の表面にＳｉＮ膜を成長した後に、ＳｉＮ膜にパターン形成を行って開口部を形成した。この後に、開口部からＺｎを選択拡散して（ＩｎＧａＡｓ／ＧａＡｓＳｂ）多重量子井戸構造の受光層内に向けてｐ型領域を形成した。Ｚｎを選択拡散してアノード領域を形成した後に、ＡｕＺｎからなるｐ側電極をＩｎＰ窓層の表面に形成すると共に、ＡｕＧｅＮｉからなるｎ側電極を基板裏面に形成した。

別の実施例では、（ＩｎＧａＡｓ／ＧａＡｓＳｂ）の受光層に替えて、（ＧａＩｎＮＡｓ／ＧａＡｓＳｂ）の多重量子井戸構造の受光層を形成した。単位量子井戸構造を形成するＧａＩｎＮＡｓ層またはＧａＡｓＳｂ層の厚みは５ｎｍであり、５０ペア数（単位量子井戸の繰り返し数）を成長した。Ｓｂ原料にはＴＭＳｂを用いた。

作製したフォトダイオードの室温における逆方向電流電圧特性を調べた。このフォトダイオードの受光径は１００マイクロメートルである。本発明例Ａ１、Ａ２のフォトダイオードの室温におけるリーク電流は、マイナス５ボルトの印加電圧で２０マイクロアンペアであった。本発明例Ａ３のフォトダイオードの室温におけるリーク電流は、マイナス５ボルトの印加電圧で１０マイクロアンペアであった。一方、本発明例Ａ４〜Ａ６のフォトダイオードの室温におけるリーク電流は、マイナス５ボルトの印加電圧で２マイクロアンペアであった。また、本発明例Ａ７のフォトダイオードの室温におけるリーク電流は、マイナス５ボルトの印加電圧で２００マイクロアンペアであった。
このように、ＩｎＰ窓層にシリコンをドーピング（電子濃度１×１０^１６ｃｍ^−３〜１×１０^１９ｃｍ^−３）してｎ型に制御することによって、暗電流は１桁程度小さくできる。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

１１…III−Ｖ族化合物半導体受光素子、１３…半導体基板、１３ａ…半導体基板主面、１３ｂ…半導体基板裏面、１３ｃ、１３ｄ…半導体基板主面のエリア、１５…半導体積層、１５ａ…半導体積層主面、１７…アノード領域、２１…受光層、２１ｃ、２１ｄ…受光層の部分、２３…ＩｎＰ層、２３ｃ、２３ｄ…ＩｎＰ層の部分、２５…ＩｎＧａＡｓ層、２５ｃ、２５ｄ…ＩｎＧａＡｓ層の部分、２９ａ、２９ｂ、２９ｃ…ｐｎ接合、２７…ＩｎＧａＡｓ層、２７ｃ、２７ｄ…ＩｎＧａＡｓ層の部分、３３…アノード電極、３５…カソード電極、３７…絶縁膜

Claims

III−Ｖ族化合物半導体受光素子であって、
主面を有する半導体基板と、
前記半導体基板の前記主面上に設けられた受光層と、
前記受光層の上に設けられ、第１及び第２の部分を有する窓層と、
前記窓層の前記第１の部分の表面から前記受光層に到達するｐ型半導体からなるアノード領域と、
を備え、
前記受光層はＶ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有しており、
前記III−Ｖ族化合物半導体層のバンドギャップは半導体基板のバンドギャップより小さく、
前記窓層はＩｎＰであり、
前記窓層にはｎ型ドーパントが添加されており、
前記窓層には不純物としてアンチモンが含まれており、該アンチモンを前記ｎ型ドーパントが補償して、前記窓層の前記第２の部分における多数キャリアは電子である、ことを特徴とするIII−Ｖ族化合物半導体受光素子。
前記窓層の前記第２の部分における電子濃度は１×１０^１６ｃｍ^−３以上であることを特徴とする請求項１に記載のIII−Ｖ族化合物半導体受光素子。
前記III−Ｖ族化合物半導体受光素子は、プレーナー型のフォトダイオードを含む、ことを特徴とする請求項１又は請求項２に記載のIII−Ｖ族化合物半導体受光素子。
前記半導体基板の裏面上に設けられた電極を更に備える、ことを特徴とする請求項１〜請求項３のいずれか一項に記載のIII−Ｖ族化合物半導体受光素子。
ガリウム、インジウム及びヒ素を含み前記受光層と前記窓層との間に設けられた半導体層を更に備える、ことを特徴とする請求項１〜請求項４のいずれか一項に記載のIII−Ｖ族化合物半導体受光素子。
前記受光層は、前記半導体基板の前記主面上に一様かつ平坦に設けられ、
前記窓層は、前記受光層上に一様かつ平坦に設けられる、ことを特徴とする請求項１〜請求項４のいずれか一項に記載のIII−Ｖ族化合物半導体受光素子。