TW202123441A - 成像裝置、生產方法及電子設備 - Google Patents

成像裝置、生產方法及電子設備 Download PDF

Info

Publication number
TW202123441A
TW202123441A TW109125728A TW109125728A TW202123441A TW 202123441 A TW202123441 A TW 202123441A TW 109125728 A TW109125728 A TW 109125728A TW 109125728 A TW109125728 A TW 109125728A TW 202123441 A TW202123441 A TW 202123441A
Authority
TW
Taiwan
Prior art keywords
depth
imaging device
separation portion
semiconductor substrate
pixel
Prior art date
Application number
TW109125728A
Other languages
English (en)
Inventor
福井大伸
白石勝一郎
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202123441A publication Critical patent/TW202123441A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)

Abstract

一種成像裝置包含：複數個光電轉換器、一分離部分及複數個元件。該光電轉換器係提供至一半導體基板。該分離部分提供於各自包含該光電轉換器之像素之間，該分離部分自該半導體基板之一光進入表面延伸直至一規定深度，該光進入表面係在光在其上進入該半導體基板之一側上。該元件提供於一元件形成表面上，該元件形成表面係在與該光進入表面之該側相對之一側上。一第一深度較一第二深度深，該第一深度係該分離部分提供在其中提供該元件之一區域中之一深度，該第二深度係該分離部分提供在其中不提供該元件之一區域中之一深度。

Description

成像裝置、生產方法及電子設備
本發明係關於一種成像裝置、一種生產方法及一種電子設備，且特定而言係關於使得能夠進一步改良一影像品質之一種成像裝置、一種生產方法及一種電子設備。
在過去，在一背側照明式互補金屬氧化物半導體(CMOS)影像感測器中已採用其中使用一溝槽使用於每一像素之光電二極體彼此分離之一佈局及一結構，該溝槽藉由自一光進入表面之側實體地雕刻一半導體基板來形成。一般而言，溝槽係提供為一網格之形式以便在像素之間執行雕刻而不留有一空間。
另一方面，如在專利文獻1中所揭示，已提議一種成像裝置，該成像裝置具有其中一分離部分係提供至形成於毗鄰像素之間的一溝槽以便阻擋自一傾斜方向入射之光之一組態。 [引用清單] [專利文獻]
[PTL 1] 日本專利申請案公開第2013-243324號
[技術問題]
當在一成像裝置中增加一光電二極體之體積以便增加飽和信號(Qs)之數量時，需要增加毗鄰像素之間的電荷屏蔽(耐輝散)，以便防止一影像品質歸因於電荷洩漏至毗鄰像素中而下降。此外，在具有一溝槽結構(一溝槽不通過一半導體基板)之一背側照明式CMOS影像感測器中，自一半導體基板之一光進入表面之側形成一溝槽，且用於驅動一像素之一電晶體配置在坐落於與光進入表面相對之一表面上。在此一結構中，在其中不提供一溝槽之一區域中採用其中藉由注入雜質使像素彼此電分離之一組態，此乃因有必要形成一溝槽使得該溝槽坐落於遠離其上配置一電晶體之一表面一特定距離處。
然而，在其中使用雜質使像素彼此電分離之組態中，電荷屏蔽相對低於其中使用一溝槽使像素彼此實體分離之組態之電荷屏蔽，且此可導致對增加一光電二極體之飽和信號之數量之限制。此外，由於光之色彩混合(串擾)可能發生在其中不提供一溝槽之一區域中，可歸因於光之色彩混合而發生一影像品質之下降。
因此，期望藉由增加一光電二極體之飽和信號之數量並同時改良毗鄰像素之間的電荷屏蔽，且藉由防止色彩混合之發生來改良影像品質。
本發明鑒於上文所闡述之情況而做出，且達成一影像品質之一進一步改良。 [問題之解決方案]
根據本發明之一實施例之一種成像裝置包含：一光電轉換器，其係提供至一半導體基板，該成像裝置包含複數個該等光電轉換器；一分離部分，其提供於各自包含該光電轉換器之像素之間，該分離部分自該半導體基板之一光進入表面延伸直至一規定深度，該光進入表面係在光在其上進入該半導體基板之一側上；及一元件，其提供於一元件形成表面上，該元件形成表面係在與該光進入表面之該側相對之一側上，該成像裝置包含複數個該等元件，其中一第一深度較一第二深度深，該第一深度係該分離部分提供在其中提供該元件之一區域中之一深度，該第二深度係該分離部分提供在其中不提供該元件之一區域中之一深度。
一種用於根據本發明之一實施例生產一成像裝置之方法，其包含：在一半導體基板上形成一光電轉換器，其中在該半導體基板上形成複數個該等光電轉換器；在各自包含該光電轉換器之像素之間形成一分離部分，該分離部分自該半導體基板之一光進入表面延伸直至一規定深度，該光進入表面係在光在其上進入該半導體基板之一側上；及在一元件形成表面上形成一元件，該元件形成表面係在與該光進入表面之該側相對之一側上，其中在該元件形成表面上形成複數個該等元件，其中一第一深度較一第二深度深，該第一深度係該分離部分提供在其中提供該元件之一區域中之一深度，該第二深度係該分離部分提供在其中不提供該元件之一區域中之一深度。
一種根據本發明之一實施例之電子設備，其包含：一成像裝置，該成像裝置包含：一光電轉換器，其係提供至一半導體基板，該成像裝置包含複數個該等光電轉換器；一分離部分，其提供於各自包含該光電轉換器之像素之間，該分離部分自該半導體基板之一光進入表面延伸直至一規定深度，該光進入表面係在光在其上進入該半導體基板之一側上；及一元件，其提供於一元件形成表面上，該元件形成表面係在與該光進入表面之該側相對之一側上，該成像裝置包含複數個該等元件，其中一第一深度較一第二深度深，該第一深度係該分離部分提供在其中提供該元件之一區域中之一深度，該第二深度係該分離部分提供在其中不提供該元件之一區域中之一深度。
根據本發明之一實施例，一光電轉換器係提供至一半導體基板，其中複數個該等光電轉換器係提供至該半導體基板；在各自包含該光電轉換器之像素之間提供一分離部分，該分離部分自該半導體基板之一光進入表面延伸直至一規定深度，該光進入表面係在光在其上進入該半導體基板之一側上；且在一元件形成表面上提供一元件，該元件形成表面係在與該光進入表面之該側相對之一側上，其中在該元件形成表面上提供複數個該等元件。此外，一第一深度較一第二深度深，該第一深度係該分離部分提供在其中提供該元件之一區域中之一深度，該第二深度係該分離部分提供在其中不提供該元件之一區域中之一深度。
相關申請案之交互參考 本申請案主張於2019年8月27日提出申請之日本優先權專利申請案JP 2019-154343之權益，該日本優先權專利申請案之全部內容以引用方式併入本文中。
現將在下文詳細參考圖式來闡述使用本發明技術之特定實施例。
成像裝置之第一組態實例 參考圖1至圖8闡述使用本發明技術之一成像裝置之一第一實施例之一組態實例。
圖1圖解說明當以一平面方式觀看時一成像裝置11之一佈局。
如在圖1中所圖解說明，在成像裝置11中，複數個像素21在一列方向及一行方向上配置為一陣列，其中提供使毗鄰像素21分離之一像素分離部分22及一像素分離部分23。
此外，成像裝置11經組態使得一紅色像素21R、一綠色像素21Gr、一藍色像素21B及一綠色像素Gb以拜耳配置提供，其中兩個像素在一縱向方向上且兩個像素在一橫向方向上。應注意，當不需要在彼等像素之間進行區分時，紅色像素21R、綠色像素21Gr、藍色像素21B及綠色像素Gb將各自在下文簡稱為像素21。
像素分離部分22係提供成在列方向上延伸，使得相對於像素21之每一列之複數個像素21連續地提供像素分離部分22。舉例而言，像素分離部分22經形成以具有對應於像素21之一排之一長度。
像素分離部分23係提供成在行方向上延伸，使得相對於像素21之每一行之一個像素21以一不連續方式各自提供像素分離部分23。舉例而言，像素分離部分23經形成用於每一像素21，使得在行方向上之像素分離部分23之長度實質上與像素21之側之長度相同(或不大於像素21之側之長度)。
如上文所闡述，成像裝置11具有其中像素分離部分22與像素分離部分23彼此不相交且提供一空間使得像素分離部分22與像素分離部分23不連續之一佈局。
舉例而言，在一常規成像裝置中，以一網格圖案提供像素分離部分並提供一相交部分，該相交部分係在一列方向上延伸之一像素分離部分與在一行方向上延伸之一像素分離部分彼此相交之一部分。出於此原因，當蝕刻經執行以形成一像素分離部分時，歸因於微負載效應，相交部分將被雕刻得最深。因此，在像素分離部分中，不可能將除了相交部分之外之一區域雕刻得較相交部分深，且因此電荷洩漏及光之色彩混合可發生在除了相交部分之外之部分中。
另一方面，在成像裝置11中，在列方向上延伸之像素分離部分22及在行方向上延伸之像素分離部分23以其中像素分離部分22與像素分離部分23不具有相交部分之一圖案提供。因此，在成像裝置11中，不發生上文所闡述之其中一相交部分被雕刻得最深之現象，且因此可能形成被分別雕刻至所期望深度之像素分離部分22及像素分離部分23。因此，成像裝置11使得可能藉由經深雕刻像素分離部分22及像素分離部分23防止毗鄰像素21之間的電荷洩漏及光之色彩混合之發生。
此處，歸因於當執行蝕刻時所展現之微負載效應，像素分離部分22及像素分離部分23各自經形成以延伸直至取決於當以一平面方式觀看時之長度之一深度。
如在圖1中所圖解說明，舉例而言，像素分離部分22具有在0.1 μm至0.15 μm之一範圍中之一寬度，且像素分離部分23具有在0.2 μm至0.25 μm之一範圍中之一寬度，其中像素分離部分22及像素分離部分23之寬度經設定使得像素分離部分23在寬度上確定無疑地大於像素分離部分22。換言之，像素分離部分22之寬度被設定為小於像素分離部分23之寬度。因此，當共同地處理像素分離部分22及像素分離部分23時，歸因於當執行蝕刻時所展現之微負載效應之一影響，具有一較大寬度之像素分離部分23經形成以具有較具有一較小寬度之像素分離部分22之深度更深之一深度。
此外，如在圖中所圖解說明，一電晶體配置排與FD區段配置排在列方向上交替地提供於像素21之間，電晶體配置排係其中配置驅動像素21之一電晶體之一排，FD區段配置排係其中配置將自像素21轉移之電荷暫時累積於其中之一FD區段之一排。因此，在成像裝置11中，經形成以延伸直至一淺深度之像素分離部分22配置在電晶體配置排及FD區段配置排中，且經形成以延伸直至一深深度之像素分離部分23配置在其中不配置一電晶體或一FD區段之一區域中。
參考圖2及圖3闡述成像裝置11之剖面結構。
圖2圖解說明在沿著圖1之點劃線A1-A1截取之一剖面中之成像裝置11之一組態實例，且圖3圖解說明在沿著圖1之點劃線A2-A2截取之一剖面中之成像裝置11之一組態實例。
舉例而言，在成像裝置11中，一絕緣層32堆疊於一半導體基板31之一光進入表面上，絕緣層32係由一絕緣氧化物膜形成，半導體基板31係由單晶矽製成，且一佈線層(未圖解說明)堆疊於半導體基板31之面向光進入表面之相反方向之一表面(下文稱為一元件形成表面)上。
此外，在成像裝置11中，光電二極體41 (其係一光電轉換器)形成於半導體基板31上用於每一像素21，且一單晶片透鏡43 (其將光收集至光電二極體41上)堆疊於絕緣層32上。此外，透過其透射紅色光之一濾色器42R配置於紅色像素21R之絕緣層32上，透過其透射綠色光之一濾色器42Gr及一濾色器42Gb分別配置於綠色像素21G之絕緣層32及綠色像素21Gb之絕緣層32上，且透過其透射藍色光之一濾色器42B配置於藍色像素21B之絕緣層32上。而且，由光屏蔽金屬製成之一像素間光屏蔽膜44係提供至配置為一陣列之複數個像素21之間的絕緣層32，使得複數個像素21以一網格之形式提供。
此外，如在圖2中所圖解說明，驅動像素21之一電晶體45 (諸如用於轉移累積在像素21中之電荷之一轉移電晶體)經配置以透過一絕緣膜(未圖解說明)堆疊於半導體基板31之元件形成表面上。此外，如在圖3中所圖解說明，將自像素21轉移之電荷暫時累積於其中之一FD區段46經形成以曝露於半導體基板31之元件形成表面上。
此處，如參考圖1所闡述，電晶體45沿著電晶體配置排配置，且FD區段46沿著FD區段配置排配置。
因此，配置於列方向上之像素分離部分22藉由自半導體基板31之光進入表面之側執行雕刻直至諸如形成於半導體基板31之元件形成表面上之電晶體45及FD區段46之元件未達到之一深度來形成。另一方面，配置於行方向上之像素分離部分23可藉由執行較像素分離部分22更深之雕刻來形成，而不管電晶體45及FD區段46。
舉例而言，如在圖3中所圖解說明，像素分離部分22經形成直至其中像素分離部分22之尖端與半導體基板31之元件形成表面之間的一空間(剩餘矽之一量)係在0.1μm至1.0 μm之一範圍中一深度。同樣地，像素分離部分23經形成直至其中像素分離部分23之尖端與半導體基板31之元件形成表面之間的一空間係在0.0 μm至0.7 μm之一範圍中之一深度，且可經形成以通過半導體基板31。接著，像素分離部分22及像素分離部分23經形成使得像素分離部分23在深度上確定無疑地較像素分離部分22更深。
舉例而言，與其中像素藉由注入雜質來彼此電分離一組態相比，成像裝置11具有其中像素21使用像素分離部分22及像素分離部分23來彼此實體分離之此一組態使得可能改良毗鄰像素21之間的電荷屏蔽。因此，在成像裝置11中，舉例而言，可能增加光電二極體41之體積，且此導致能夠增加飽和信號之數量及增加一動態範圍。
舉例而言，如在圖4中所圖解說明，當飽和信號(Qs)之數量增加時，存在電荷洩漏之一增加，且在相關技術中，當電荷屏蔽係低時，電荷可洩漏掉直至導致一影像品質之一下降。另一方面，使用本發明技術之成像裝置11使得可能增加電荷屏蔽。此導致能夠防止電荷洩漏之發生以便不導致一影像品質之一下降，即使如在相關技術中，飽和信號之數量增加直至導致一影像品質之一下降。
此外，成像裝置11使得可能藉由像素分離部分22及各自經形成以延伸直至一深深度之像素分離部分23防止毗鄰像素21之間的光之色彩混合之發生。因此，如在圖5中所圖解說明，使用本發明技術之成像裝置11使得可能獲得較相關技術更優良的光譜特性。
因此，成像裝置11使得可能改良使用像素分離部分22及像素分離部分23執行之像素分離之效能。此導致能夠以一經增加動態範圍及以更優良光譜特性執行成像並改良由成像獲得之一影像之一品質。
此外，在成像裝置11中，可能藉由根據影像高度調整用於配置像素分離部分23之位置來執行光瞳校正。因此，此使得可能(舉例而言)防止在一視角之一端處之光之色彩混合之發生。參考圖6至圖8闡述用於配置取決於影像高度之像素分離部分23之位置之調整。
圖6圖解說明在影像高度中心之情形中之一平面佈局及一剖面組態，圖7圖解說明在影像高度–80%之情形中之一平面佈局及一剖面組態，且圖8圖解說明在影像高度+80%之情形中之一平面佈局及一剖面組態。
如在圖6中所圖解說明，在影像高度中心之情形中，光在垂直於光進入表面之一方向上進入，且像素分離部分23相對於由一點劃線表示之像素21之中心相等地間隔開。此外，單晶片透鏡43經配置使得單晶片透鏡43之中心與像素21之中心重合。
如在圖7中所圖解說明，在影像高度–80%之情形中，光在傾斜於光進入表面之一方向上自成像裝置11之中心至外部進入。接著，用於配置像素分離部分23之位置經調整使得像素分離部分23接近於像素21之中心坐落在成像裝置11之中心之側上，且像素分離部分23遠離像素21之中心坐落在成像裝置11之外部(在圖中向左移動)。此外，用於配置單晶片透鏡43之位置經調整使得單晶片透鏡43之中心配置於較像素21之中心更接近於成像裝置11之中心之側之一位置處(在圖中向右移動)。
如在圖8中所圖解說明，在影像高度+80%之情形中，光在傾斜於光進入表面之一方向上自成像裝置11之中心至外部進入。接著，用於配置像素分離部分23之位置經調整使得像素分離部分23在成像裝置11之中心之側上坐落為接近於像素21之中心，且像素分離部分23在成像裝置11之外部坐落為遠離像素21之中心(在圖中向右移動)。此外，用於配置單晶片透鏡43之位置經調整使得單晶片透鏡43之中心配置於較像素21之中心更接近於成像裝置11之中心之側之一位置處(在圖中向左移動)。
應注意，在成像裝置11中，光電二極體41之形狀亦可根據影像高度來調整。舉例而言，如在圖6中所圖解說明，在影像高度中心之情形中，光電二極體41形成為與垂直於半導體基板31之一方向平行之一形狀。另一方面，在圖7中影像高度–80%之情形中及在圖8中影像高度+80%之情形中，一光電二極體41'形成為自光進入表面朝向深度方向更接近於成像裝置11之外部之一形狀，使得光電二極體41'具有傾斜於垂直於半導體基板31之方向之一形狀。舉例而言，可能藉由根據注入雜質之深度方向將在形成光電二極體41'時用於注入雜質之位置移動至外部來形成具有一傾斜形狀之光電二極體41'。
如上文所闡述，在成像裝置11中，可能藉由根據影像高度調整用於配置像素分離部分23之位置來執行光瞳校正，及舉例而言，適當地防止一高影像高度之側上之光之色彩混合之發生。此外，在成像裝置11中，亦可能藉由根據影像高度調整用於配置單晶片透鏡43之位置以改變光電二極體41之形狀來執行光瞳校正。
如上文所闡述， 成像裝置11使得可能改良在像素21之間使用像素分離部分22及像素分離部分23執行之像素分離之效能。因此，可能藉由增加光電二極體41之飽和信號之數量及同時增加毗鄰像素21之間的電荷屏蔽，並藉由防止色彩混合之發生來進一步改良一影像品質。
應注意，除了在圖1中圖解說明之其中在列方向上配置一電晶體及一FD區段之組態之外，還可針對成像裝置11採用其中在行方向上配置一電晶體及一FD區段之一組態。在此情形中，成像裝置11可具有其中在行方向上配置像素分離部分22且在列方向上配置像素分離部分23之一組態，亦即，藉由將圖1中圖解說明之組態旋轉90度獲得之一組態。
此外，成像裝置11可具有其中像素分離部分22與像素分離部分23具有實質上相同寬度之一組態。在此情形中，藉由以彼此不同之方式處理用於像素分離部分22及像素分離部分23之溝槽，像素分離部分22及像素分離部分23可經形成使得像素分離部分22及像素分離部分23分別延伸直至不同深度，亦即，使得像素分離部分23在深度上較像素分離部分22深。
成像裝置之第二組態實例 參考圖9A及圖9B闡述使用本發明技術之一成像裝置之一第二實施例之組態實例。
圖9A圖解說明根據第二實施例之一成像裝置11-2之一平面佈局。
成像裝置11-2類似於圖1中圖解說明之成像裝置11，此乃因複數個像素21在列方向及行方向上配置為一陣列。
另一方面，成像裝置11-2不同於圖1中圖解說明之成像裝置11，此乃因在每一像素21中，使毗鄰像素21分離之一像素分離部分24經形成以在光電二極體41之周邊上圍繞光電二極體41。此外，如在圖1中圖解說明之成像裝置11之像素分離部分22及像素分離部分23之情形中一樣，成像裝置11-2之像素分離部分24提供為其中像素分離部分不具有相交部分之一圖案，如上文所闡述。
因此，在成像裝置11-2中，與其中一相交部分提供至像素分離部分之組態相比，可能形成像素分離部分24以延伸直至一較深深度。因此，成像裝置11-2使得可能改良在像素21之間使用像素分離部分24執行之像素分離之效能。
圖9B圖解說明根據第二實施例之一修改之一成像裝置11-2a之一平面佈局。
在成像裝置11-2a中，在每一像素21中提供經形成以在光電二極體41之周邊上圍繞光電二極體41之一像素分離部分24'。此外，有意地形成像素分離部分24'使得一所期望部分之寬度係較大的。在所圖解說明實例中，寬部分25及26形成於在行方向上延伸之像素分離部分24'之兩側上。
出於此原因，在成像裝置11-2a中，坐落於像素分離部分24'之兩側上且其中形成寬部分25及26之區域各自經形成以延伸直至較其他區域之深度更深之一深度。舉例而言，在成像裝置11-2a中，像素分離部分24'經提供使得寬部分25及26對應地形成為其中不形成諸如電晶體45 (圖2)或FD區段46 (圖3)之一元件之一部分。出於此原因，在形成諸如電晶體45 (圖2)或FD區段46 (圖3)之一元件之一部分中，像素分離部分24'經形成以延伸直至該元件未達到之一深度，且在不形成該元件之一部分中，像素分離部分24'經形成以延伸直至一較深深度。
因此，成像裝置11-2a使得可能進一步改良使用像素分離部分24'執行之像素分離之效能，且舉例而言，獲得防止光之色彩混合之發生之一更優良效應。
如上文所闡述，成像裝置11-2及11-2a分別使得可能改良在像素21之間分別使用像素分離部分24及24'執行之像素分離之效能，且進一步改良一影像品質，如在圖1中圖解說明之成像裝置11之情形中一樣。
成像裝置之第三組態實例 參考圖10至圖14闡述使用本發明技術之一成像裝置之一第三實施例之組態實例。
圖10圖解說明根據第三實施例之一成像裝置11-3之一平面佈局。
成像裝置11-3類似於圖1中圖解說明之成像裝置11，此乃因複數個像素21在列方向及行方向上配置為一陣列，其中提供使毗鄰像素21分離之像素分離部分22及像素分離部分23。
另一方面，成像裝置11-3不同於圖1中圖解說明之成像裝置11，此乃因一個像素21包含兩個光電二極體41a及41b。舉例而言，成像裝置11-3之像素21可用於藉由由經***以被兩個光電二極體41a及41b接納之一個單晶片透鏡43收集之光偵測用於自動聚焦之一影像平面相位差。
如上文所闡述，成像裝置11-3使得可能改良在各自包含兩個光電二極體41a及41b之像素21之間使用像素分離部分22及像素分離部分23執行之像素分離之效能，且進一步改良一影像品質，如在圖1中圖解說明之成像裝置11之情形中一樣。
應注意，成像裝置11-3可包含一個以上之規定數目個光電二極體41。
圖11圖解說明根據第三實施例之一第一修改之一成像裝置11-3a之一平面佈局。
除了一個像素21包含兩個光電二極體41a及41b (如在成像裝置11-3之情形中一樣)之外，成像裝置11-3a還包含光電二極體41a與41b之間的像素分離部分27。舉例而言，像素分離部分27經形成以延伸直至實質上與像素分離部分23之深度相同之一深度。
換言之，成像裝置11-3a使得可能藉由使用像素分離部分27分離光電二極體41a與光電二極體41b來防止光電二極體41a與41b之間的電荷洩漏之發生。因此，成像裝置11-3a使得可能(舉例而言)改良偵測一相位差之效能。
此外，如在圖中所圖解說明，在成像裝置11-3a中，像素分離部分27在除了像素21之一中心部分之外之一區域中形成使得像素分離部分27跨越中心部分彼此間隔開。因此，成像裝置11-3a使得可能防止由單晶片透鏡43收集之光自像素分離部分27漫反射，儘管像素分離之效能經下降。
圖12圖解說明根據第三實施例之一第二修改之一成像裝置11-3b之一平面佈局。
除了一個像素21包含兩個光電二極體41a及41b (如在成像裝置11-3之情形中一樣)之外，成像裝置11-3b包含光電二極體41a與41b之間的一像素分離部分28。此外，成像裝置11-3b之像素分離部分28經形成以連續地分離光電二極體41a與41b，而成像裝置11-3a之像素分離部分27經形成使得像素分離部分27跨越像素21之中心部分彼此間隔開。舉例而言，像素分離部分28經形成以延伸直至實質上與像素分離部分23之深度相同之一深度。
與成像裝置11-3a相比，具有此一組態之成像裝置11-3b使得可能進一步防止光電二極體41a與41b之間的電荷洩漏之發生，且舉例而言進一步改良像素分離之效能。
圖13圖解說明根據第三實施例之一第三修改之一成像裝置11-3c之一平面佈局。
在成像裝置11-3c中，一個像素21包含兩個光電二極體41a及41b，如在成像裝置11-3之情形中一樣。此外，在成像裝置11-3c中，綠色像素21Gr及21Gb以及藍色像素21B各自包含像素分離部分28，且紅色像素21R包含跨越紅色像素21R之中心部分彼此間隔開之像素分離部分27。具有此一組態之成像裝置11-3c使得可能防止具有一彼此波長相依之毗鄰像素之間的光之色彩混合之發生，且具體而言防止歸因於光自紅色像素21R漫反射的關於綠色像素21Gr及21Gb以及藍色像素21B之光之色彩混合，以及改良像素分離之效能。
應注意，待提供之像素分離部分27與像素分離部分28之一組合不限於圖13中圖解說明之佈局，且可將任何組合用於每一像素21。此外，如在圖10中所圖解說明，可組合其中一規定像素21不包含像素分離部分27或像素分離部分28之一組態。
此外，當一個像素21包含兩個光電二極體41a及41b時，如在成像裝置11-3至11-3c之情形中一樣，光電二極體41之體積減少一半。此亦可導致飽和信號之數量減少一半。因此，可能藉由舉例而言形成一固定電荷膜或注入雜質來防止飽和信號之數量之減少以便增加P/N邊界之面積(一p型區域與一n型區域之間的一邊界之面積)。
舉例而言，圖14A及圖14B圖解說明提供一固定電荷膜33之組態實例。
圖14A圖解說明其中一個像素21R包含兩個光電二極體41a及41b之一組態，如在圖10中圖解說明之成像裝置11-3之情形中一樣。如在圖中所圖解說明，固定電荷膜33形成於像素分離部分23之側面上。此外，固定電荷膜33亦形成於像素分離部分22之側面上，儘管並未圖解說明此。
此外，圖14B圖解說明其中一個像素21R包含兩個光電二極體41a及41b且兩個光電二極體41a與41b由像素分離部分27彼此分離之一組態。如在圖中所圖解說明，固定電荷膜33形成於像素分離部分23及像素分離部分27之側面上。此外，固定電荷膜33亦形成於像素分離部分22之側面上，儘管並未圖解說明此。應注意，相對於圖12中圖解說明之成像裝置11-3b及圖13中圖解說明之成像裝置11-3c，亦可採用一類似組態。
如上文所闡述，固定電荷膜33之提供使得成像裝置11-3至11-3c能夠增加P/N邊界之面積且因此防止光電二極體41a及41b之飽和信號之數量之減少。因此，成像裝置11-3至11-3c使得可能舉例而言改良偵測一相位差之效能。
用於生產成像裝置之方法 參考圖15及圖16闡述用於生產成像裝置11之一方法。圖15及圖16各自圖解說明(左側上)沿著圖1之點劃線A1-A1截取之剖面，且各自圖解說明(右側上)沿著圖1之點劃線A2-A2截取之剖面。
首先，如在圖15之上部部分中所圖解說明，在一第一程序中，藉由將雜質注入至半導體基板31中來形成光電二極體41及FD區段46。此外，在元件形成表面上形成電晶體45，該元件形成表面係半導體基板31之一前表面，將一線層(未圖解說明)堆疊於元件形成表面上，且接著在半導體基板31之相對表面上提供一薄膜以形成光進入表面。此後，將半導體基板31之光進入表面施加有一抗蝕劑51並曝露於光，且移除一不必要部分以便形成覆蓋除了其中形成像素分離部分22及像素分離部分23之一部分之外之一部分之抗蝕劑51。
接著，如在圖15之下部部分中所圖解說明，在一第二程序中，對半導體基板31執行乾式蝕刻以雕刻半導體基板31中未用抗蝕劑51覆蓋之部分以便形成溝槽52及53。此處，抗蝕劑51經形成使得對應於像素分離部分23之一部分中之一溝槽之寬度大於對應於像素分離部分22之一部分中之一溝槽之寬度。因此，歸因於微負載效應，對應於像素分離部分22之部分中之溝槽52及對應於像素分離部分23之部分中之溝槽53經處理使得溝槽53在深度上較溝槽52更深。此後，移除抗蝕劑51。
接下來，在一第三程序中，舉例而言，將一氧化物膜嵌入至溝槽52及53中以形成像素分離部分22及像素分離部分23，如在圖16之上部部分中所圖解說明。應注意，可在溝槽52及53中形成圖14中圖解說明之固定電荷膜33之後形成像素分離部分22及像素分離部分23。
接著，在一第四程序中，一濾色器42及一像素間光屏蔽膜44經配置以形成絕緣層32，且進一步對單晶片透鏡43執行圖案化及處理。因此，如在圖16之下部部分中所圖解說明，生產其中毗鄰像素21使用像素分離部分22及像素分離部分23彼此分離之成像裝置11。
在上文所闡述之生產方法中，可能藉由使得溝槽52之寬度與溝槽53之寬度彼此不同來同時雕刻延伸直至不同深度之溝槽52及53。此使得可能在一較短時間中以一較高程度之處理準確度來生產成像裝置11。
應注意，舉例而言，可單獨雕刻溝槽52及53使得溝槽52及53具有相同寬度且用於溝槽52及53之蝕刻時間係不同的。舉例而言，藉由使得用於像素分離部分23之蝕刻時間較用於像素分離部分22之蝕刻時間長，可能形成延伸直至較像素分離部分22之深度更深之一深度之像素分離部分23。
此處，當單獨雕刻溝槽52及53時，此可具有一不良效應，諸如歸因於第一處理中導致之一位準差異之後一處理中之處理準確度之一下降。另一方面，如參考圖15及圖16所闡述，可能防止諸如由同時雕刻溝槽52及53導致之一位準差異之此一不良效應。
由上文所闡述之處理生產之成像裝置11使得可能改良在像素21之間執行之像素分離之效能且進一步改良一影像品質，如上文所闡述。
電子設備之組態實例 上文所闡述之成像裝置11適用於各種電子設備，諸如一影像捕捉系統(諸如一數位靜止攝像機及一數位視訊攝像機)、包含一影像捕捉功能之一蜂巢式電話，及包含一影像捕捉功能之其他設備。
圖17係圖解說明安裝在一電子設備上之一影像捕捉設備之一組態實例之一方塊圖。
如在圖17中所圖解說明，一影像捕捉設備101包含一光學系統102、一成像裝置103、一信號處理電路104、一監視器105及一記憶體106，且能夠捕捉一靜止影像及一移動影像。
光學系統102包含至少一個透鏡，且將影像光(入射光)自一拍攝對象引導至成像裝置103以在成像裝置103之一光接收表面(一感測器區段)上形成一影像。
上文所闡述之成像裝置11被用作成像裝置103。電子根據經由光學系統102在光接收表面形成之影像在成像裝置103中累積一特定時段。接著，將取決於累積在成像裝置103中之電子之一信號提供至信號處理電路104。
信號處理電路104對自成像裝置103輸出之一像素信號執行各種信號處理。由信號處理電路104執行信號處理獲得之一影像(影像資料)係提供至監視器105以顯示在監視器105上，且係提供至記憶體106以儲存(記錄)在記憶體106中。
舉例而言，具有此一組態之影像捕捉設備101可藉由使用上文所闡述之成像裝置11捕捉一較高品質影像。
影像感測器之使用實例 圖18圖解說明使用一影像感測器(成像裝置)之一使用實例。
舉例而言，如下文所指示，影像感測器可用於感測諸如可見光、紅外光、紫外光及X射線之光之各種情形中。
-捕捉待觀看之一影像之一設備，諸如一數位攝像機及一配備有攝像機之行動設備 -用於交通目的以便舉例而言確保包含自動停車及辨識一駕駛員之狀態之安全駕駛之一設備；諸如，捕捉一汽車之前/後/周邊/內部之影像之一運載工具中感測器；監視一運行運載工具及一道路之一監控攝像機，及量測運載工具之間的一距離之一範圍感測器 -用於家用電子設備中以便捕捉一使用者之一手勢之一影像並根據該手勢執行一設備操作之一設備；諸如一電視、一冰箱及一空調 -用於醫療及保健目的之一設備，諸如一內窺鏡及藉由接收紅外光捕捉血管之一影像之一設備 -用於安保目的之一設備，諸如用於犯罪預防目的之一監控攝像機及用於個人鑒認目的之一攝像機 -用於美容護理目的之一設備，諸如捕捉皮膚之一影像之一皮膚量測設備及捕捉一頭皮之一影像之一顯微鏡 -用於運動目的之一設備，諸如用於運動目的之一行動攝像機及一可穿戴攝像機 -用於農業目的之一設備，諸如用於監視田地及農作物之一狀態之一攝像機
組態之組合之實例 應注意，本發明技術亦可採用下文所指示之一組態。 (1) 一種成像裝置，其包括： 一光電轉換器，其係提供至一半導體基板，該成像裝置包含複數個該等光電轉換器； 一分離部分，其提供於各自包含該光電轉換器之像素之間，該分離部分自該半導體基板之一光進入表面延伸直至一規定深度，該光進入表面係在光在其上進入該半導體基板之一側上；及 一元件，其提供於一元件形成表面上，該元件形成表面係在與該光進入表面之該側相對之一側上，該成像裝置包含複數個該等元件，其中 一第一深度較一第二深度深，該第一深度係該分離部分提供在其中提供該元件之一區域中之一深度，該第二深度係該分離部分提供在其中不提供該元件之一區域中之一深度。 (2) 如(1)之成像裝置，其中 延伸直至該第二深度之該分離部分之一寬度被設定為小於延伸直至該第一深度之該分離部分之一寬度。 (3) 如(1)或(2)之成像裝置，其中 當以一平面方式觀看該半導體基板時， 延伸直至該第二深度之該分離部分係在一規定方向上相對於複數個該等光電轉換器連續地提供， 延伸直至該第一深度之該分離部分係在正交於該規定方向之一方向上針對每一光電轉換器而提供，及一空間經提供使得延伸直至該第一深度之該分離部分與延伸直至該第二深度之該分離部分不連續。 (4) 如(1)至(3)中任一項之成像裝置，其中 延伸直至該第一深度之該分離部分及延伸直至該第二深度之該分離部分係藉由在其中延伸直至該第二深度之該分離部分之一寬度小於延伸直至該第一深度之該分離部分之一寬度之一狀態中同時雕刻該等各別分離部分而提供。 (5) 如(3)之成像裝置，其中 延伸直至該第一深度之該分離部分及延伸直至該第二深度之該分離部分係藉由單獨雕刻該等各別分離部分而提供。 (6) 如(3)之成像裝置，其中 延伸直至該第一深度之該分離部分係配置在根據配置該光電轉換器之一位置之一影像高度調整之一位置處。 (7) 如(1)之成像裝置，其中 當以一平面方式觀看該半導體基板時，該分離部分經形成以圍繞該複數個該等光電轉換器中之每一者。 (8) 如(1)至(7)中任一項之成像裝置，其中 關於一單個像素提供規定數目個該等光電轉換器。 (9) 如(8)之成像裝置，其中 延伸直至該第一深度之該分離部分係提供在該單個像素中該等光電轉換器之間。 (10) 如(8)或(9)之成像裝置，其中 該分離部分係提供在該像素中除一中心部分之外的一區域中。 (11) 如(8)至(10)中任一項之成像裝置，其中 一p型區域與一n型區域之間的一邊界係提供在該分離部分之一側壁上。 (12) 一種用於生產一成像裝置之方法，該方法包含： 在一半導體基板上形成一光電轉換器，其中在該半導體基板上形成複數個該等光電轉換器； 在各自包含該光電轉換器之像素之間形成一分離部分，該分離部分自該半導體基板之一光進入表面延伸直至一規定深度，該光進入表面係在光在其上進入該半導體基板之一側上；及 在一元件形成表面上形成一元件，該元件形成表面係在與該光進入表面之該側相對之一側上，其中在該元件形成表面上形成複數個該等元件，其中 一第一深度較一第二深度深，該第一深度係該分離部分提供在其中提供該元件之一區域中之一深度，該第二深度係該分離部分提供在其中不提供該元件之一區域中之一深度。 (13) 一種電子設備，其包含一成像裝置，該成像裝置包含： 一光電轉換器，其係提供至一半導體基板，該成像裝置包含複數個該等光電轉換器； 一分離部分，其提供於各自包含該光電轉換器之像素之間，該分離部分自該半導體基板之一光進入表面延伸直至一規定深度，該光進入表面係在光在其上進入該半導體基板之一側上；及 一元件，其提供於一元件形成表面上，該元件形成表面係在與該光進入表面之該側相對之一側上，該成像裝置包含複數個該等元件，其中 一第一深度較一第二深度深，該第一深度係該分離部分提供在其中提供該元件之一區域中之一深度，該第二深度係該分離部分提供在其中不提供該元件之一區域中之一深度。
應注意，本發明之實施例不限於上文所闡述之實例，且可在不違背本發明之精神之情形下對其做出各種修改。此外，本文中所闡述之效應並非限制性的而僅為說明性的，且可提供其他效應。
11:成像裝置 11-2:成像裝置 11-2a:成像裝置 11-3:成像裝置 11-3a:成像裝置 11-3b:成像裝置 11-3c:成像裝置 21：像素 21B:藍色像素 21Gb:綠色像素 21Gr:綠色像素 21R:紅色像素/像素 22:像素分離部分 23:像素分離部分 24:像素分離部分 24’:像素分離部分 25:寬部分 26:寬部分 27:像素分離部分 28:像素分離部分 31:半導體基板 32:絕緣層 33:固定電荷膜 41:光電二極體 41’:光電二極體 41a:光電二極體 41b:光電二極體 42：濾色器 42B:濾色器 42R:濾色器 42Gr:濾色器 43:單晶片透鏡 44:像素間光屏蔽膜 45:電晶體 45a:電晶體 45b:電晶體 46:FD區段 51:抗蝕劑 52:溝槽 53:溝槽 101:影像捕捉設備 102:光學系統 103:成像裝置 104:信號處理電路 105:監視器 106:記憶體 A1-A1:點劃線 A2-A2:點劃線
[圖1] 圖1圖解說明使用本發明技術之一成像裝置之一第一實施例之一組態實例。 [圖2] 圖2圖解說明成像裝置之一剖面結構之一實例。 [圖3] 圖3圖解說明成像裝置之一剖面結構之一實例。 [圖4] 圖4係闡述電荷洩漏與飽和信號之一數量之一關係之一圖式。 [圖5] 圖5係闡述光譜特性之一圖式。 [圖6] 圖6圖解說明在影像高度中心之情形中之一像素之一組態之一實例。 [圖7] 圖7圖解說明在影像高度–80%之情形中之一像素之一組態之一實例。 [圖8] 圖8圖解說明在影像高度+80%之情形中之一像素之一組態之一實例。 [圖9] 圖9A及圖9B圖解說明使用本發明技術之一成像裝置之一第二實施例之組態實例。 [圖10] 圖10圖解說明使用本發明技術之一成像裝置之一第三實施例之一組態實例。 [圖11] 圖11圖解說明第三實施例之一第一修改。 [圖12] 圖12圖解說明第三實施例之一第二修改。 [圖13] 圖13圖解說明第三實施例之一第三修改。 [圖14] 圖14A及圖14B圖解說明成像裝置之一剖面結構之實例。 [圖15] 圖15係闡述用於生產成像裝置之一方法之一圖式。 [圖16] 圖16係闡述用於生產成像裝置之方法之一圖式。 [圖17] 圖17係圖解說明一影像捕捉裝置之一組態實例之一方塊圖。 [圖18] 圖18圖解說明使用一影像感測器之一使用實例。
11:成像裝置
21B:藍色像素
21Gb:綠色像素
21Gr:綠色像素
21R:紅色像素/像素
22:像素分離部分
23:像素分離部分
A1-A1:點劃線
A2-A2:點劃線

Claims (13)

  1. 一種成像裝置，其包括： 一光電轉換器，其係提供至一半導體基板，該成像裝置包括複數個該等光電轉換器； 一分離部分，其提供於各自包含該光電轉換器之像素之間，該分離部分自該半導體基板之一光進入表面延伸直至一規定深度，該光進入表面係在光在其上進入該半導體基板之一側上；及 一元件，其提供於一元件形成表面上，該元件形成表面係在與該光進入表面之該側相對之一側上，該成像裝置包括複數個該等元件，其中 一第一深度較一第二深度深，該第一深度係該分離部分提供在其中提供該元件之一區域中之一深度，該第二深度係該分離部分提供在其中不提供該元件之一區域中之一深度。
  2. 如請求項1之成像裝置，其中 延伸直至該第二深度之該分離部分之一寬度被設定為小於延伸直至該第一深度之該分離部分之一寬度。
  3. 如請求項1之成像裝置，其中 當以一平面方式觀看該半導體基板時， 延伸直至該第二深度之該分離部分係在一規定方向上相對於複數個該等光電轉換器連續地提供， 延伸直至該第一深度之該分離部分係在正交於該規定方向之一方向上針對每一光電轉換器而提供，及 一空間經提供使得延伸直至該第一深度之該分離部分與延伸直至該第二深度之該分離部分不連續。
  4. 如請求項3之成像裝置，其中 延伸直至該第一深度之該分離部分及延伸直至該第二深度之該分離部分係藉由在其中延伸直至該第二深度之該分離部分之一寬度小於延伸直至該第一深度之該分離部分之一寬度之一狀態中同時雕刻該等各別分離部分而提供。
  5. 如請求項3之成像裝置，其中 延伸直至該第一深度之該分離部分及延伸直至該第二深度之該分離部分係藉由單獨雕刻該等各別分離部分而提供。
  6. 如請求項3之成像裝置，其中 延伸直至該第一深度之該分離部分係配置在根據配置該光電轉換器之一位置之一影像高度調整之一位置處。
  7. 如請求項1之成像裝置，其中 當以一平面方式觀看該半導體基板時，該分離部分經形成以圍繞該複數個該等光電轉換器中之每一者。
  8. 如請求項1之成像裝置，其中 關於一單個像素提供規定數目個該等光電轉換器。
  9. 如請求項8之成像裝置，其中 延伸直至該第一深度之該分離部分係提供在該單個像素中該等光電轉換器之間。
  10. 如請求項9之成像裝置，其中 該分離部分係提供在該像素中除一中心部分之外的一區域中。
  11. 如請求項8之成像裝置，其中 一p型區域與一n型區域之間的一邊界係提供在該分離部分之一側壁上。
  12. 一種用於生產一成像裝置之方法，該方法包括： 在一半導體基板上形成一光電轉換器，其中在該半導體基板上形成複數個該等光電轉換器； 在各自包含該光電轉換器之像素之間形成一分離部分，該分離部分自該半導體基板之一光進入表面延伸直至一規定深度，該光進入表面係在光在其上進入該半導體基板之一側上；及 在一元件形成表面上形成一元件，該元件形成表面係在與該光進入表面之該側相對之一側上，其中在該元件形成表面上形成複數個該等元件，其中 一第一深度較一第二深度深，該第一深度係該分離部分提供在其中提供該元件之一區域中之一深度，該第二深度係該分離部分提供在其中不提供該元件之一區域中之一深度。
  13. 一種電子設備，其包括一成像裝置，該成像裝置包含： 一光電轉換器，其係提供至一半導體基板，該成像裝置包含複數個該等光電轉換器； 一分離部分，其提供於各自包含該光電轉換器之像素之間，該分離部分自該半導體基板之一光進入表面延伸直至一規定深度，該光進入表面係在光在其上進入該半導體基板之一側上；及 一元件，其提供於一元件形成表面上，該元件形成表面係在與該光進入表面之該側相對之一側上，該成像裝置包含複數個該等元件，其中 一第一深度較一第二深度深，該第一深度係該分離部分提供在其中提供該元件之一區域中之一深度，該第二深度係該分離部分提供在其中不提供該元件之一區域中之一深度。
TW109125728A 2019-08-27 2020-07-30 成像裝置、生產方法及電子設備 TW202123441A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-154343 2019-08-27
JP2019154343A JP7479801B2 (ja) 2019-08-27 2019-08-27 撮像素子、製造方法、および電子機器

Publications (1)

Publication Number Publication Date
TW202123441A true TW202123441A (zh) 2021-06-16

Family

ID=72292601

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125728A TW202123441A (zh) 2019-08-27 2020-07-30 成像裝置、生產方法及電子設備

Country Status (6)

Country Link
US (1) US20220328536A1 (zh)
EP (1) EP4022680A1 (zh)
JP (1) JP7479801B2 (zh)
CN (1) CN114127938A (zh)
TW (1) TW202123441A (zh)
WO (1) WO2021039455A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220073033A (ko) * 2020-11-26 2022-06-03 삼성전자주식회사 이미지 센서 및 이미지 센싱 시스템
JP2022157160A (ja) * 2021-03-31 2022-10-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置
WO2023233872A1 (ja) * 2022-06-02 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129358A (ja) 2010-12-15 2012-07-05 Toshiba Corp 固体撮像装置及びその製造方法
JP6299058B2 (ja) 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP6168331B2 (ja) * 2012-05-23 2017-07-26 ソニー株式会社 撮像素子、および撮像装置
JP2015012127A (ja) 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および電子機器
JP2015023259A (ja) 2013-07-23 2015-02-02 株式会社東芝 固体撮像装置およびその製造方法
US10461109B2 (en) 2017-11-27 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple deep trench isolation (MDTI) structure for CMOS image sensor
JP7161317B2 (ja) * 2018-06-14 2022-10-26 キヤノン株式会社 撮像装置、撮像システム及び移動体

Also Published As

Publication number Publication date
EP4022680A1 (en) 2022-07-06
JP7479801B2 (ja) 2024-05-09
US20220328536A1 (en) 2022-10-13
JP2021034598A (ja) 2021-03-01
WO2021039455A1 (en) 2021-03-04
CN114127938A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US11444112B2 (en) Solid-state image pickup device and electronic apparatus having a wall between the first pixel and the second pixel
US10910423B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device
JP7381462B2 (ja) 固体撮像装置及び電子装置
US10236311B2 (en) Solid-state imaging element and electronic device to improve quality of an image
TW202123441A (zh) 成像裝置、生產方法及電子設備
JP4518996B2 (ja) 固体撮像装置の製造方法および電子情報装置
WO2016147837A1 (ja) 固体撮像素子、駆動方法、および電子機器
US10812746B2 (en) Solid-state imaging device and method for producing the same, and electronic apparatus
US20210265405A1 (en) Imaging device, imaging apparatus, and electronic device
TW201444068A (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
JP7301090B2 (ja) 固体撮像素子
US11335718B2 (en) Cell deep trench isolation structure for near infrared improvement
CN107431078B (zh) 固体摄像元件和电子设备
JP2022106333A (ja) 光検出装置および電子機器
JP2006323018A (ja) 光学モジュール