JP7479801B2 - 撮像素子、製造方法、および電子機器 - Google Patents

撮像素子、製造方法、および電子機器 Download PDF

Info

Publication number
JP7479801B2
JP7479801B2 JP2019154343A JP2019154343A JP7479801B2 JP 7479801 B2 JP7479801 B2 JP 7479801B2 JP 2019154343 A JP2019154343 A JP 2019154343A JP 2019154343 A JP2019154343 A JP 2019154343A JP 7479801 B2 JP7479801 B2 JP 7479801B2
Authority
JP
Japan
Prior art keywords
depth
photoelectric conversion
separation
image sensor
element isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019154343A
Other languages
English (en)
Other versions
JP2021034598A (ja
Inventor
大伸 福井
勝一郎 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2019154343A priority Critical patent/JP7479801B2/ja
Priority to TW109125728A priority patent/TW202123441A/zh
Priority to EP20764802.3A priority patent/EP4022680A1/en
Priority to US17/634,328 priority patent/US20220328536A1/en
Priority to PCT/JP2020/030950 priority patent/WO2021039455A1/en
Priority to CN202080051340.0A priority patent/CN114127938A/zh
Publication of JP2021034598A publication Critical patent/JP2021034598A/ja
Application granted granted Critical
Publication of JP7479801B2 publication Critical patent/JP7479801B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)

Description

本開示は、撮像素子、製造方法、および電子機器に関し、特に、さらなる画質の向上を図ることができるようにした撮像素子、製造方法、および電子機器に関する。
従来、裏面照射型CMOS（Complementary Metal-Oxide Semiconductor）イメージセンサでは、光入射面側から物理的に半導体基板を彫り込んで形成されるトレンチによって、画素ごとにフォトダイオードを分離するレイアウトおよび構造が採用されている。一般的に、トレンチは、画素どうしの間を隙間なく彫り込むために、格子形状に形成されている。
これに対し、特許文献１に開示されているように、隣接する画素間に斜め方向からの入射光を遮光するために形成されるトレンチにおいて分断箇所が設けられている構成の撮像素子が提案されている。
特開２０１３－２４３３２４号公報
ところで、撮像素子において、飽和信号量（Qs）を増加させるためにフォトダイオードの体積を増大させる場合に、隣接する画素への電荷漏出による画質の劣化を抑制するために、隣接する画素どうしの間の電荷遮蔽性（ブルーミング耐性）を高める必要がある。また、半導体基板を貫通しないようなトレンチ構造を有する裏面照射型CMOSイメージセンサでは、半導体基板の光入射面側からトレンチが形成され、光入射面に対して反対側の面に画素を駆動するためのトランジスタが配置される構造となる。このような構造では、トランジスタが配置される面から一定の距離を離すようにトレンチを形成する必要があるため、トレンチが設けられない領域では、不純物を注入することによって画素間を電気的に分離する構成が採用される。
しかしながら、不純物によって電気的に画素間を分離する構成は、トレンチによって物理的に画素間を分離する構成に対して相対的に電荷遮蔽性が弱くなる結果、フォトダイオードの飽和信号量を増加させる際の制約となることが懸念される。さらに、トレンチが設けられない領域では、光の混色（クロストーク）が発生し易いため、光の混色によって画質が劣化することも懸念される。
従って、フォトダイオードの飽和信号量の増加と、隣接する画素どうしの間の電荷遮蔽性の向上とを両立するとともに、混色の発生を抑制することによって、画質の向上を図ることが期待されている。
本開示は、このような状況に鑑みてなされたものであり、さらなる画質の向上を図ることができるようにするものである。
本開示の一側面の撮像素子は、半導体基板に設けられる複数の光電変換部と、前記半導体基板に対して光が入射する側となる光入射面から所定の深さで、前記光電変換部を有する画素どうしの間に設けられる分離部と、前記光入射面に対して反対側となる素子形成面に設けられる複数の素子とを備え、前記分離部は、前記素子が設けられる領域における深さである第１の深さが、前記素子が設けられない領域における深さである第２の深さよりも浅くなる形状であり、所定数の前記光電変換部が設けられた１つの前記画素内で、前記光電変換部の間に前記第１の深さの前記分離部が設けられた構成である。
本開示の一側面の製造方法は、半導体基板に複数の光電変換部を形成することと、前記半導体基板に対して光が入射する側となる光入射面から所定の深さで、前記光電変換部を有する画素どうしの間に分離部を形成することと、前記光入射面に対して反対側となる素子形成面に複数の素子を形成することとを含み、前記分離部は、前記素子が設けられる領域における深さである第１の深さが、前記素子が設けられない領域における深さである第２の深さよりも浅く形成され、所定数の前記光電変換部が設けられた１つの前記画素内で、前記光電変換部の間に前記第１の深さの前記分離部が設けられて構成される。
本開示の一側面の撮像素子は、半導体基板に設けられる複数の光電変換部と、前記半導体基板に対して光が入射する側となる光入射面から所定の深さで、前記光電変換部を有する画素どうしの間に設けられる分離部と、前記光入射面に対して反対側となる素子形成面に設けられる複数の素子とを有し、前記分離部は、前記素子が設けられる領域における深さである第１の深さが、前記素子が設けられない領域における深さである第２の深さよりも浅くなる形状であり、所定数の前記光電変換部が設けられた１つの前記画素内で、前記光電変換部の間に前記第１の深さの前記分離部が設けられた構成である撮像素子を備える。
本開示の一側面においては、複数の光電変換部が、半導体基板に設けられ、分離部が、半導体基板に対して光が入射する側となる光入射面から所定の深さで、光電変換部を有する画素どうしの間に設けられ、複数の素子が、光入射面に対して反対側となる素子形成面に設けられる。そして、分離部は、素子が設けられる領域における深さである第１の深さが、素子が設けられない領域における深さである第２の深さよりも浅くなる形状であり、所定数の光電変換部が設けられた１つの画素内で、光電変換部の間に第１の深さの分離部が設けられて構成される。
本技術を適用した撮像素子の第１の実施の形態の構成例を示す図である。 撮像素子の断面的な構造の一例を示す図である。 撮像素子の断面的な構造の一例を示す図である。 電荷漏出および飽和信号量の関係について説明する図である。 分光特性について説明する図である。 像高中心における画素の構造の一例を示す図である。 像高－８割における画素の構造の一例を示す図である。 像高＋８割における画素の構造の一例を示す図である。 本技術を適用した撮像素子の第２の実施の形態の構成例を示す図である。 本技術を適用した撮像素子の第３の実施の形態の構成例を示す図である。 第３の実施の形態の第１の変形例を示す図である。 第３の実施の形態の第２の変形例を示す図である。 第３の実施の形態の第３の変形例を示す図である。 撮像素子の断面的な構造の一例を示す図である。 撮像素子の製造方法を説明する図である。 撮像素子の製造方法を説明する図である。 撮像装置の構成例を示すブロック図である。 イメージセンサを使用する使用例を示す図である。
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
＜撮像素子の第１の構成例＞
図１乃至図８を参照して、本技術を適用した撮像素子の第１の実施の形態の構成例について説明する。
図１は、撮像素子１１を平面視したレイアウトを示す図である。
図１に示すように、撮像素子１１は、複数の画素２１が行方向および列方向に沿ってアレイ状に配置され、隣接する画素２１どうしを分離するための素子分離部２２および素子分離部２３が設けられて構成される。
また、撮像素子１１は、いわゆるベイヤ配列となるように、赤色の画素２１Ｒ、緑色の画素２１Ｇｒ、青色の画素２１Ｂ、および、緑色の画素２１Ｇｂが、縦×横が２×２となるように配置された構成となっている。なお、以下の説明では、赤色の画素２１Ｒ、緑色の画素２１Ｇｒ、青色の画素２１Ｂ、および、緑色の画素２１Ｇｂを、それぞれ区別する必要がない場合には、単に画素２１と称する。
素子分離部２２は、画素２１を行ごとに、複数の画素２１に亘って連続するように行方向に延在して設けられる。例えば、素子分離部２２は、画素２１の１行分に相当する長さとなるように形成される。
素子分離部２３は、画素２１の列ごとに、画素２１の１つずつで不連続となるように列方向に延在して設けられる。例えば、素子分離部２３は、画素２１ごとに、列方向の長さが画素２１の一辺の長さと略同一（または、それ以下）となるように形成される。
このように、撮像素子１１は、素子分離部２２と素子分離部２３とが交差することがなく、互いの間が不連続となる隙間が設けられたレイアウトとなっている。
例えば、一般的な撮像素子では、素子分離部が格子形状のパターンに形成されており、行方向に延在する素子分離部と列方向に延在する素子分離部とが交差する交差部が設けられる構成となっていた。このため、素子分離部を形成するためのエッチング時に、マイクロローディング効果によって交差部が最も深く彫り込まれることになる。従って、素子分離部は、交差部以外の領域において交差部よりも深く彫り込むことができず、交差部以外の領域における電荷の漏出および光の混色が懸念されていた。
これに対し、撮像素子１１は、行方向に延在する素子分離部２２と列方向に延在する素子分離部２３とが交差部を有さないパターンで構成されている。このため、撮像素子１１では、上述したように交差部が最も深く彫り込まれることは発生せず、素子分離部２２および素子分離部２３を、それぞれ所望の深さまで彫り込んだ形状に形成することができる。従って、撮像素子１１は、素子分離部２２および素子分離部２３を深く彫り込むことによって、隣接する画素２１との間の電荷の漏出および光の混色を抑制することができる。
ここで、素子分離部２２および素子分離部２３は、エッチング時のマイクロローディング効果によって、平面視したときの幅に従った深さで形成される。
図１に示すように、例えば、素子分離部２２の幅は0.1～0.15μｍの範囲であり、かつ、素子分離部２３の幅は0.2～0.25μｍの範囲であって、必ず、素子分離部２２より素子分離部２３が太くなるように幅が設定される。即ち、素子分離部２２の幅が、素子分離部２３の幅より狭く設定される。従って、素子分離部２２および素子分離部２３を一括で加工する場合に、エッチング時のマイクロローディング効果の影響で、幅が太い素子分離部２３が、幅が狭い素子分離部２２よりも深くなる形状で形成されることになる。
さらに、図示するように、撮像素子１１では、画素２１どうしの間の行方向に沿って、画素２１を駆動するトランジスタが配置されるトランジスタ配置行と、画素２１から転送される電荷を一時的に蓄積するＦＤ部が配置されるＦＤ部配置行とが交互に設けられる。従って、撮像素子１１は、トランジスタ配置行およびＦＤ部配置行に、深さが浅い形状の素子分離部２２が配置され、トランジスタおよびＦＤ部が配置されていない領域に、深さが深い形状の素子分離部２３が配置された構成となる。
図２および図３を参照して、撮像素子１１の断面的な構造について説明する。
図２には、図１の一点鎖線Ａ１－Ａ１に沿った断面における撮像素子１１の構成例が示されており、図３には、図１の一点鎖線Ａ２－Ａ２に沿った断面における撮像素子１１の構成例が示されている。
撮像素子１１は、例えば、単結晶のシリコンからなる半導体基板３１の光入射面に、絶縁性を備えた酸化膜からなる絶縁層３２が積層され、その光入射面に対して反対側を向く面（以下、素子形成面と称する。）に、図示しない配線層が積層されて構成される。
また、撮像素子１１は、画素２１ごとに、光電変換部となるフォトダイオード４１が半導体基板３１に形成されており、フォトダイオード４１に光を集光するオンチップレンズ４３が絶縁層３２に積層されて構成される。また、赤色の画素２１Ｒの絶縁層３２には赤色の光を透過するカラーフィルタ４２Ｒが配置され、緑色の画素２１Ｇｒまたは２１Ｇｂの絶縁層３２には緑色の光を透過するカラーフィルタ４２Ｇｒまたは４２Ｇｂがそれぞれ配置され、青色の画素２１Ｂの絶縁層３２には緑色の光を透過するカラーフィルタ４２Ｂが配置されている。また、絶縁層３２には、アレイ状に配置される複数の画素２１どうしの間で格子形状となるように、遮光性を備えた金属からなる画素間遮光膜４４が設けられている。
さらに、図２に示すように、半導体基板３１の素子形成面に対して、図示しない絶縁膜を介して積層されるように、画素２１を駆動するトランジスタ４５（例えば、画素２１に蓄積されている電荷を転送するための転送トランジスタ）が配置される。また、図３に示すように、半導体基板３１の素子形成面に露出するように、画素２１から転送される電荷を一時的に蓄積するＦＤ部４６が形成される。
ここで、図１を参照して説明したように、トランジスタ４５はトランジスタ配置行に沿って配置されるとともに、ＦＤ部４６はＦＤ部配置行に沿って配置されている。
従って、行方向に沿って配置される素子分離部２２は、半導体基板３１の素子形成面に形成されるトランジスタ４５やＦＤ部４６などの素子まで届かないような深さで、半導体基板３１の光入射面側から彫り込んで形成される。一方、列方向に沿って配置される素子分離部２３は、トランジスタ４５やＦＤ部４６などの素子とは関係なく、素子分離部２２よりも深く彫り込んで形成することができる。
例えば、図３に示すように、素子分離部２２は、その先端から半導体基板３１の素子形成面までの間隔（シリコン残し量）が0.1～1.0μｍの範囲となる深さで形成される。同様に、素子分離部２３は、その先端から半導体基板３１の素子形成面までの間隔が0.0～0.7μｍの範囲となる深さで形成され、半導体基板３１を貫通するように形成してもよい。そして、素子分離部２２および素子分離部２３は、必ず、素子分離部２３が素子分離部２２よりも深くなる形状で形成される。
このように構成される撮像素子１１は、素子分離部２２および素子分離部２３によって物理的に画素２１どうしを分離する構成により、例えば、不純物を注入することによって電気的に分離する構成と比較して、隣接する画素２１どうしの間の電荷遮蔽性を向上させることができる。これにより、撮像素子１１は、例えば、フォトダイオード４１の体積を増大することができる結果、飽和信号量を増加させることができ、ダイナミックレンジの拡大を図ることができる。
例えば、図４に示すように、飽和信号量（Qs）を増加させた場合には、電荷の漏出が増えることになり、従来技術では、電荷遮蔽性が低い場合には画質劣化が生じる程まで電荷が漏出することもあった。これに対し、本技術を適用した撮像素子１１は、電荷遮蔽性を向上させることができる結果、従来技術では画質劣化が生じる程まで飽和信号量を増加させても、画質劣化が生じないように電荷の漏出を抑制することができる。
さらに、撮像素子１１は、素子分離部２２および素子分離部２３を深くまで形成することによって、隣接する画素２１どうしの間で光の混色が発生することを抑制することができる。その結果、図５に示すように、本技術を適用した撮像素子１１は、従来技術よりも、より良好な分光特性を得ることができる。
従って、撮像素子１１は、素子分離部２２および素子分離部２３による素子分離性能を向上させることができる結果、よりダイナミックレンジが広く、かつ、より良好な分光特性で撮像することができ、その撮像により得られる画像の画質を改善することが可能となる。
さらに、撮像素子１１は、素子分離部２３の配置位置を像高に応じて調整することで、瞳補正を行うことができるので、例えば、画角端における光の混色を抑制することが可能となる。図６乃至図８を参照して、像高に応じた素子分離部２３の配置位置の調整について説明する。
図６には、像高中心における平面レイアウトおよび断面構成が示されており、図７には、像高－８割における平面レイアウトおよび断面構成が示されており、図８には、像高＋８割における平面レイアウトおよび断面構成が示されている。
図６に示すように、像高中心では、光入射面に対して垂直方向に光が入射し、素子分離部２３は、一点鎖線で示す画素２１の中心に対して等間隔となるように配置される。また、オンチップレンズ４３は、その中心が、画素２１の中心に一致するように配置される。
図７に示すように、像高－８割では、光入射面に対して斜め方向に、撮像素子１１の中央から外側に向かって光が入射する。そして、素子分離部２３は、撮像素子１１の中央側では画素２１の中心に近くなり、撮像素子１１の外側では画素２１の中心から遠くなる（図面の左側に寄せる）ように、配置位置が調整される。また、オンチップレンズ４３は、その中心が、画素２１の中心よりも撮像素子１１の中央側に配置される（図面の右側に寄せる）ように配置位置が調整される。
図８に示すように、像高＋８割では、光入射面に対して斜め方向に、撮像素子１１の中央から外側に向かって光が入射する。そして、素子分離部２３は、撮像素子１１の中央側では画素２１の中心に近くなり、撮像素子１１の外側では画素２１の中心から遠くなる（図面の右側に寄せる）ように、配置位置が調整される。また、オンチップレンズ４３は、その中心が、画素２１の中心よりも撮像素子１１の中央側に配置される（図面の左側に寄せる）ように配置位置が調整される。
なお、撮像素子１１では、フォトダイオード４１の形状も、像高に応じて調整してもよい。例えば、図６に示すように、像高中心では、フォトダイオード４１は、半導体基板３１の垂直方向に沿った形状に形成される。これに対し、図７の像高－８割および図８の像高＋８割に示すように、フォトダイオード４１’は、半導体基板３１の垂直方向に対して斜めとなるように、光入射面から深さ方向に向かうに従って撮像素子１１の外側に向かうような形状で形成される。例えば、フォトダイオード４１’を形成する際の不純物を注入する位置を、不純物を注入する深さ方向に応じて外側に移動させることで、フォトダイオード４１’を斜めとなる形状で形成することができる。
このように、撮像素子１１は、素子分離部２３の配置位置を像高に応じて調整することによって瞳補正を可能にし、例えば、高像高側において光が混色することを適切に抑制することができる。また、撮像素子１１は、像高に応じて、オンチップレンズ４３の配置位置を調整し、フォトダイオード４１の形状を変更することによっても、瞳補正を可能にすることができる。
以上のように、撮像素子１１は、素子分離部２２および素子分離部２３によって画素２１どうしの間の素子分離性能を向上させることができる。これにより、撮像素子１１は、フォトダイオード４１の飽和信号量の増加と、隣接する画素２１との間の電荷遮蔽性の向上とを両立するとともに、混色の発生を抑制することによって、さらなる画質の向上を図ることができる。
なお、撮像素子１１は、図１に示したように、トランジスタおよびＦＤ部が行方向に配置される構成の他、トランジスタおよびＦＤ部が列方向に配置される構成を採用してもよい。この場合、素子分離部２２が列方向に沿って形成され、素子分離部２３が行方向に沿って形成されること、即ち、図１の構成に対して９０°回転した構成とすることができる。
さらに、撮像素子１１は、素子分離部２２および素子分離部２３の幅が略同一となるような構成としてもよい。この場合、素子分離部２２および素子分離部２３は、それぞれ異なる工程でトレンチを加工することにより、それぞれ異なる深さで、即ち、素子分離部２３が素子分離部２２よりも深くなる形状で形成することができる。
＜撮像素子の第２の構成例＞
図９を参照して、本技術を適用した撮像素子の第２の実施の形態の構成例について説明する。
図９のＡには、第２の実施の形態である撮像素子１１－２の平面的なレイアウトが示されている。
撮像素子１１－２は、複数の画素２１が行方向および列方向に沿ってアレイ状に配置されている点で、図１の撮像素子１１と同様に構成されている。
一方、撮像素子１１－２は、隣接する画素２１どうしを分離する素子分離部２４が、個々の画素２１においてフォトダイオード４１の外周を囲う形状に形成される点で、図１の撮像素子１１と異なる構成となっている。また、撮像素子１１－２の素子分離部２４は、図１の撮像素子１１の素子分離部２２および素子分離部２３と同様に、上述したような素子分離部に交差部を有さないパターンで構成されている。
従って、撮像素子１１－２は、素子分離部に交差部が設けられるような構成と比較して、より深く素子分離部２４を形成することができるので、素子分離部２４によって画素２１どうしの間の素子分離性能を向上させることができる。
図９のＢには、第２の実施の形態の変形例である撮像素子１１－２ａの平面的なレイアウトが示されている。
撮像素子１１－２ａは、個々の画素２１においてフォトダイオード４１の外周を囲う形状に形成された素子分離部２４’が設けられて構成される。そして、素子分離部２４’は、意図的に、所望の個所の幅が太くなるように形成され、図示する例では、列方向に向かう両側において幅広部２５および２６が形成されている。
これにより、撮像素子１１－２ａは、幅広部２５および２６が形成されている素子分離部２４’の両側の領域の深さが、その他の領域の深さよりも、より深く形成される。例えば、撮像素子１１－２ａは、トランジスタ４５（図２）やＦＤ部４６（図３）などの素子が形成されない個所に対応させて幅広部２５および２６を形成するように素子分離部２４’が設けられる。これにより、素子分離部２４’は、トランジスタ４５（図２）やＦＤ部４６（図３）などの素子が形成されている個所では、それらの素子に届かないような深さで形成され、それらの素子が形成されていない個所ではより深く形成される。
従って、撮像素子１１－２ａは、素子分離部２４’による素子分離性能を、さらに向上させることができ、例えば、光の混色を抑制する効果をより良好に得ることができる。
以上のように、撮像素子１１－２および１１－２ａは、それぞれ素子分離部２４および２４’によって画素２１どうしの間の素子分離性能を向上させることができ、図１の撮像素子１１と同様に、さらなる画質の向上を図ることができる。
＜撮像素子の第３の構成例＞
図１０乃至図１４を参照して、本技術を適用した撮像素子の第３の実施の形態の構成例について説明する。
図１０には、第３の実施の形態である撮像素子１１－３の平面的なレイアウトが示されている。
撮像素子１１－３は、複数の画素２１が行方向および列方向に沿ってアレイ状に配置され、隣接する画素２１どうしを分離するための素子分離部２２および素子分離部２３が設けられている点で、図１の撮像素子１１と同様に構成されている。
一方、撮像素子１１－３は、１つの画素２１が２つのフォトダイオード４１ａおよび４１ｂを有している点で、図１の撮像素子１１と異なる構成となっている。例えば、撮像素子１１－３の画素２１は、１つのオンチップレンズ４３により集光される光を２つのフォトダイオード４１ａおよび４１ｂで分割して受光することで、例えば、オートフォーカスに用いられる像面位相差の検出に利用することができる。
このように、撮像素子１１－３は、素子分離部２２および素子分離部２３によって、２つのフォトダイオード４１ａおよび４１ｂを有する画素２１どうしの間の素子分離性能を向上させることができる結果、図１の撮像素子１１と同様に、さらなる画質の向上を図ることができる。
なお、撮像素子１１－３は、２つ以上の所定数のフォトダイオード４１を有する構成としてもよい。
図１１には、第３の実施の形態の第１の変形例である撮像素子１１－３ａの平面的なレイアウトが示されている。
撮像素子１１－３ａは、撮像素子１１－３と同様に、１つの画素２１が２つのフォトダイオード４１ａおよび４１ｂを有しているのに加えて、フォトダイオード４１ａおよび４１ｂの間に素子分離部２７を有した構成となっている。例えば、素子分離部２７は、素子分離部２３と略同一の深さに形成される。
即ち、撮像素子１１－３ａでは、フォトダイオード４１ａおよび４１ｂの間を素子分離部２７で分離することで、フォトダイオード４１ａおよび４１ｂの間における電荷漏出を抑制することができる。これにより、撮像素子１１－３ａは、例えば、位相差の検出性能を向上させることができる。
また、図示するように、撮像素子１１－３ａでは、画素２１の中央部で分離するように、中央部以外の領域に素子分離部２７が形成されている。これにより、撮像素子１１－３ａは、例えば、素子分離性能は低下するものの、オンチップレンズ４３により集光される光が素子分離部２７によって乱反射することを回避することができる。
図１２には、第３の実施の形態の第２の変形例である撮像素子１１－３ｂの平面的なレイアウトが示されている。
撮像素子１１－３ｂは、撮像素子１１－３と同様に、１つの画素２１が２つのフォトダイオード４１ａおよび４１ｂを有しているのに加えて、フォトダイオード４１ａおよび４１ｂの間に素子分離部２８を有した構成となっている。また、撮像素子１１－３ａでは、素子分離部２７は画素２１の中央で分離するように形成されていたのに対し、撮像素子１１－３ｂでは、素子分離部２８は連続してフォトダイオード４１ａおよび４１ｂを分離するように形成されている。例えば、素子分離部２８は、素子分離部２３と略同一の深さに形成される。
このような構成の撮像素子１１－３ｂは、フォトダイオード４１ａおよび４１ｂの間における電荷漏出をさらに抑制することができ、例えば、撮像素子１１－３ａよりも素子分離性能を向上させることができる。
図１３には、第３の実施の形態の第３の変形例である撮像素子１１－３ｃの平面的なレイアウトが示されている。
撮像素子１１－３ｃは、撮像素子１１－３と同様に、１つの画素２１が２つのフォトダイオード４１ａおよび４１ｂを有している。そして、撮像素子１１－３ｃでは、緑色の画素２１Ｇｒおよび２１Ｇｂ並びに青色の画素２１Ｂには、素子分離部２８が設けられ、赤色の画素２１Ｒには、中央部で分離するような素子分離部２７が設けられている。このような構成の撮像素子１１－３ｃは、光の波長依存を有する隣接画素への混色を抑制しつつ、具体的には、赤色の画素２１Ｒにおける乱反射による緑色の画素２１Ｇｒおよび２１Ｇｂ並びに青色の画素２１Ｂへの混色を抑制しつつ、素子分離性能の向上を図ることができる。
なお、素子分離部２７または素子分離部２８を設ける組み合わせは、図１３に示すレイアウトに限定されることなく、画素２１ごとに任意の組み合わせを用いることができる。また、図１０に示したように、所定の画素２１に素子分離部２７および素子分離部２８を設けない構成を組み合わせてもよい。
さらに、撮像素子１１－３乃至１１－３ｃのように、１つの画素２１が２つのフォトダイオード４１ａおよび４１ｂを有する構成では、フォトダイオード４１の体積が半減されることになる結果、飽和信号量も半分に減ってしまうことが懸念される。そのため、例えば、固定電荷膜を成膜したり、不純物注入を行ったりすることでＰ／Ｎ境界面積（Ｐ型領域とＮ型領域との境界の面積）の増加を図ることで、飽和信号量の減少を抑制することができる。
例えば、図１４には、固定電荷膜３３が設けられた構成例が示されている。
図１４のＡには、図１０に示した撮像素子１１－３のように、１つの画素２１Ｒが２つのフォトダイオード４１ａおよび４１ｂを有している構成が示されている。図示するように、素子分離部２３の側面に固定電荷膜３３が成膜されている。また、図示しないが、素子分離部２２の側面についても、同様に、固定電荷膜３３が成膜されている。
また、図１４のＢには、図１１に示した撮像素子１１－３ａのように、１つの画素２１Ｒが２つのフォトダイオード４１ａおよび４１ｂを有し、それらの間が素子分離部２７によって分離された構成が示されている。図示するように、素子分離部２３および素子分離部２７の側面に固定電荷膜３３が成膜されている。また、図示しないが、素子分離部２２の側面についても、同様に、固定電荷膜３３が成膜されている。なお、図１２に示した撮像素子１１－３ｂおよび図１３に示した撮像素子１１－３ｃについても同様の構成を採用することができる。
以上のように、撮像素子１１－３乃至１１－３ｃは、固定電荷膜３３を設ける構成とすることによってＰ／Ｎ境界面積を増加し、フォトダイオード４１ａおよび４１ｂの飽和信号量の減少を抑制することができる。従って、撮像素子１１－３乃至１１－３ｃは、例えば、位相差の検出性能を向上させることができる。
＜撮像素子の製造方法＞
図１５および図１６を参照して、撮像素子１１の製造方法の一例について説明する。図１５および図１６では、それぞれ左側には図１の一点鎖線Ａ１－Ａ１に沿った断面が示されており、それぞれ右側には図１の一点鎖線Ａ２－Ａ２に沿った断面が示されている。
まず、図１５の上段に示すように、第１の工程において、半導体基板３１に対して不純物が注入されることによりフォトダイオード４１およびＦＤ部４６が形成される。さらに、半導体基板３１の表面である素子形成面にトランジスタ４５が形成されるとともに、図示しない配線層が積層された後、半導体基板３１の裏面に対する薄膜化が施されて光入射面が形成される。その後、半導体基板３１の光入射面に対してレジスト５１の塗布および露光が施され、不要な箇所を除去することで、素子分離部２２および素子分離部２３が形成される個所以外を覆うようなレジスト５１が形成される。
そして、図１５の下段に示すように、第２の工程において、半導体基板３１に対してドライエッチングが施され、レジスト５１により覆われていない個所において半導体基板３１が彫り込まれて、トレンチ５２および５３が形成される。このとき、素子分離部２２に対応する個所のトレンチ幅よりも、素子分離部２３に対応する個所のトレンチ幅が太くなるようにレジスト５１が形成されている。従って、マイクロローディング効果によって、素子分離部２２に対応する個所のトレンチ５２よりも、素子分離部２３に対応する個所のトレンチ５３が深くなるように加工される。その後、レジスト５１が除去される。
次に、第３の工程において、例えば、酸化膜がトレンチ５２および５３に埋め込まれることで、図１６の上段に示すように、素子分離部２２および素子分離部２３が形成される。なお、図１４に示したような固定電荷膜３３をトレンチ５２および５３に成膜した後に、素子分離部２２および素子分離部２３を形成してもよい。
そして、第４の工程において、カラーフィルタ４２および画素間遮光膜４４を配置して絶縁層３２を形成し、さらにオンチップレンズ４３のパターニングおよび加工を施す。これにより、図１６の下段に示すように、隣接する画素２１どうしが素子分離部２２および素子分離部２３により分離された撮像素子１１が製造される。
以上のような製造方法では、トレンチ５２およびトレンチ５３の幅を異なるものとすることで、それぞれ深さの異なるトレンチ５２およびトレンチ５３を掘り込む工程を同時に行うことができる。これにより、より短時間で、かつ、より高い加工精度で撮像素子１１を製造することができる。
なお、例えば、トレンチ５２およびトレンチ５３の幅を同一として、それぞれエッチング時間が異なるように、トレンチ５２およびトレンチ５３を掘り込む工程を別々に行ってもよい。例えば、トレンチ５２のエッチング時間よりもトレンチ５３のエッチング時間を長くすることで、素子分離部２２よりも素子分離部２３を深く形成することができる。
ところで、トレンチ５２およびトレンチ５３を掘り込む工程を別々に行った場合には、先の加工工程が行われた後の段差などによって、後の加工工程における加工精度が低下するなどの悪影響が生じる恐れがある。これに対し、図１５および図１６を参照して説明したように、トレンチ５２およびトレンチ５３を掘り込む工程を同時に行うことで、このような段差などの悪影響が生じることを回避することができる。
以上のような工程で製造される撮像素子１１は、上述したように、画素２１どうしの間の素子分離性能を向上させることができ、より画質の向上を図ることができる。
＜電子機器の構成例＞
上述したような撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
図１７は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
図１７に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
撮像素子１０３としては、上述した撮像素子１１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
このように構成されている撮像装置１０１では、上述した撮像素子１１を適用することで、例えば、より高画質な画像を撮像することができる。
＜イメージセンサの使用例＞
図１８は、上述のイメージセンサ（撮像素子）を使用する使用例を示す図である。
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜構成の組み合わせ例＞
なお、本技術は以下のような構成も取ることができる。
（１）
半導体基板に設けられる複数の光電変換部と、
前記半導体基板に対して光が入射する側となる光入射面から所定の深さで、前記光電変換部を有する画素どうしの間に設けられる分離部と、
前記光入射面に対して反対側となる素子形成面に設けられる複数の素子と
を備え、
前記分離部は、前記素子が設けられる領域における深さである第１の深さが、前記素子が設けられない領域における深さである第２の深さよりも深くなる形状である
撮像素子。
（２）
前記第２の深さの前記分離部における幅が、前記第１の深さの前記分離部における幅よりも狭く設定される
上記（１）に記載の撮像素子。
（３）
前記半導体基板を平面視して、前記第２の深さの前記分離部が所定の方向に沿って複数の前記光電変換部に亘って連続して設けられるとともに、前記第１の深さの前記分離部が前記所定の方向に対して直交する方向に沿って前記光電変換部ごとに設けられ、
前記第１の深さの前記分離部と、前記第２の深さの前記分離部との間が不連続となる隙間が設けられた構成である
上記（１）または（２）に記載の撮像素子。
（４）
前記第２の深さの前記分離部における幅が、前記第１の深さの前記分離部における幅よりも狭く、それぞれの前記分離部を掘り込む工程が同時に行われることで前記分離部が設けられている
上記（１）から（３）までのいずれかに記載の撮像素子。
（５）
前記第２の深さの前記分離部を掘り込む工程と、前記第１の深さの前記分離部を掘り込む工程とが別々に行われることで前記分離部が設けられている
上記（３）に記載の撮像素子。
（６）
前記第１の深さの前記分離部は、前記光電変換部が配置される位置の像高に応じて調整された位置に配置される
上記（３）に記載の撮像素子。
（７）
前記分離部は、前記半導体基板を平面視して、個々の前記光電変換部を囲う形状である
上記（１）に記載の撮像素子。
（８）
１つの画素に対して所定数の前記光電変換部が設けられた構成である
上記（１）から（７）までのいずれかに記載の撮像素子。
（９）
１つの前記画素内で、前記光電変換部の間に前記第１の深さの前記分離部が設けられた構成である
上記（８）に記載の撮像素子。
（１０）
前記画素内における中央部以外の領域に、前記分離部が設けられた構成である
上記（８）または（９）に記載の撮像素子。
（１１）
前記分離部の側壁に、Ｐ型領域とＮ型領域との境界が設けられた構成である
上記（８）から（１０）までのいずれかに記載の撮像素子。
（１２）
半導体基板に複数の光電変換部を形成することと、
前記半導体基板に対して光が入射する側となる光入射面から所定の深さで、前記光電変換部を有する画素どうしの間に分離部を形成することと、
前記光入射面に対して反対側となる素子形成面に複数の素子を形成することと
を含み、
前記分離部は、前記素子が設けられる領域における深さである第１の深さが、前記素子が設けられない領域における深さである第２の深さよりも深く形成される
撮像素子の製造方法。
（１３）
半導体基板に設けられる複数の光電変換部と、
前記半導体基板に対して光が入射する側となる光入射面から所定の深さで、前記光電変換部を有する画素どうしの間に設けられる分離部と、
前記光入射面に対して反対側となる素子形成面に設けられる複数の素子と
を有し、
前記分離部は、前記素子が設けられる領域における深さである第１の深さが、前記素子が設けられない領域における深さである第２の深さよりも深くなる形状である
撮像素子を備えた電子機器。
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
１１ 撮像素子， ２１ 画素， ２２乃至２４ 素子分離部， ２５および２６ 幅広部， ２７および２８ 素子分離部， ３１ 半導体基板， ３２ 絶縁層， ３３ 固定電荷膜， ４１ フォトダイオード， ４２ カラーフィルタ， ４３ オンチップレンズ， ４４ 画素間遮光膜， ４５ トランジスタ， ４６ ＦＤ部， ５１ レジスト， ５２および５３ トレンチ

Claims (11)

  1. 半導体基板に設けられる複数の光電変換部と、
    前記半導体基板に対して光が入射する側となる光入射面から所定の深さで、前記光電変換部を有する画素どうしの間に設けられる分離部と、
    前記光入射面に対して反対側となる素子形成面に設けられる複数の素子と
    を備え、
    前記分離部は、前記素子が設けられる領域における深さである第１の深さが、前記素子が設けられない領域における深さである第２の深さよりも浅くなる形状であり、
    所定数の前記光電変換部が設けられた１つの前記画素内で、前記光電変換部の間に前記第１の深さの前記分離部が設けられた構成である
    撮像素子。
  2. 前記第２の深さの前記分離部における幅が、前記第１の深さの前記分離部における幅よりも広く設定される
    請求項１に記載の撮像素子。
  3. 前記半導体基板を平面視して、前記第２の深さの前記分離部が所定の方向に沿って複数の前記光電変換部に亘って連続して設けられるとともに、前記第１の深さの前記分離部が前記所定の方向に対して直交する方向に沿って前記光電変換部ごとに設けられ、
    前記第１の深さの前記分離部と、前記第２の深さの前記分離部との間が不連続となる隙間が設けられた構成である
    請求項１に記載の撮像素子。
  4. 前記第１の深さの前記分離部は、前記光電変換部が配置される位置の像高に応じて調整された位置に配置される
    請求項３に記載の撮像素子。
  5. 前記分離部は、前記半導体基板を平面視して、個々の前記光電変換部を囲う形状である
    請求項１に記載の撮像素子。
  6. 前記画素内における中央部以外の領域に、前記分離部が設けられた構成である
    請求項１に記載の撮像素子。
  7. 前記分離部の側壁に、Ｐ型領域とＮ型領域との境界が設けられた構成である
    請求項１に記載の撮像素子。
  8. 半導体基板に複数の光電変換部を形成することと、
    前記半導体基板に対して光が入射する側となる光入射面から所定の深さで、前記光電変換部を有する画素どうしの間に分離部を形成することと、
    前記光入射面に対して反対側となる素子形成面に複数の素子を形成することと
    を含み、
    前記分離部は、前記素子が設けられる領域における深さである第１の深さが、前記素子が設けられない領域における深さである第２の深さよりも浅く形成され、
    所定数の前記光電変換部が設けられた１つの前記画素内で、前記光電変換部の間に前記第１の深さの前記分離部が設けられて構成される
    撮像素子の製造方法。
  9. 前記第２の深さの前記分離部における幅が、前記第１の深さの前記分離部における幅よりも広く、それぞれの前記分離部を掘り込む工程が同時に行われることで前記分離部が設けられている
    請求項８に記載の撮像素子の製造方法。
  10. 前記第２の深さの前記分離部を掘り込む工程と、前記第１の深さの前記分離部を掘り込む工程とが別々に行われることで前記分離部が設けられている
    請求項８に記載の撮像素子の製造方法。
  11. 半導体基板に設けられる複数の光電変換部と、
    前記半導体基板に対して光が入射する側となる光入射面から所定の深さで、前記光電変換部を有する画素どうしの間に設けられる分離部と、
    前記光入射面に対して反対側となる素子形成面に設けられる複数の素子と
    を有し、
    前記分離部は、前記素子が設けられる領域における深さである第１の深さが、前記素子が設けられない領域における深さである第２の深さよりも浅くなる形状であり、
    所定数の前記光電変換部が設けられた１つの前記画素内で、前記光電変換部の間に前記第１の深さの前記分離部が設けられた構成である
    撮像素子を備えた電子機器。
JP2019154343A 2019-08-27 2019-08-27 撮像素子、製造方法、および電子機器 Active JP7479801B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019154343A JP7479801B2 (ja) 2019-08-27 2019-08-27 撮像素子、製造方法、および電子機器
TW109125728A TW202123441A (zh) 2019-08-27 2020-07-30 成像裝置、生產方法及電子設備
EP20764802.3A EP4022680A1 (en) 2019-08-27 2020-08-17 Imaging device, production method, and electronic apparatus
US17/634,328 US20220328536A1 (en) 2019-08-27 2020-08-17 Imaging device, production method, and electronic apparatus
PCT/JP2020/030950 WO2021039455A1 (en) 2019-08-27 2020-08-17 Imaging device, production method, and electronic apparatus
CN202080051340.0A CN114127938A (zh) 2019-08-27 2020-08-17 摄像装置、制造方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019154343A JP7479801B2 (ja) 2019-08-27 2019-08-27 撮像素子、製造方法、および電子機器

Publications (2)

Publication Number Publication Date
JP2021034598A JP2021034598A (ja) 2021-03-01
JP7479801B2 true JP7479801B2 (ja) 2024-05-09

Family

ID=72292601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019154343A Active JP7479801B2 (ja) 2019-08-27 2019-08-27 撮像素子、製造方法、および電子機器

Country Status (6)

Country Link
US (1) US20220328536A1 (ja)
EP (1) EP4022680A1 (ja)
JP (1) JP7479801B2 (ja)
CN (1) CN114127938A (ja)
TW (1) TW202123441A (ja)
WO (1) WO2021039455A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220073033A (ko) * 2020-11-26 2022-06-03 삼성전자주식회사 이미지 센서 및 이미지 센싱 시스템
JP2022157160A (ja) * 2021-03-31 2022-10-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置
WO2023233872A1 (ja) * 2022-06-02 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129358A (ja) 2010-12-15 2012-07-05 Toshiba Corp 固体撮像装置及びその製造方法
JP2013175494A (ja) 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2015012127A (ja) 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および電子機器
JP2015023259A (ja) 2013-07-23 2015-02-02 株式会社東芝 固体撮像装置およびその製造方法
JP2013243324A5 (ja) 2012-05-23 2015-03-19
US20190165009A1 (en) 2017-11-27 2019-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple deep trench isolation (mdti) structure for cmos image sensor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6168331B2 (ja) * 2012-05-23 2017-07-26 ソニー株式会社 撮像素子、および撮像装置
JP7161317B2 (ja) * 2018-06-14 2022-10-26 キヤノン株式会社 撮像装置、撮像システム及び移動体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129358A (ja) 2010-12-15 2012-07-05 Toshiba Corp 固体撮像装置及びその製造方法
JP2013175494A (ja) 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013243324A5 (ja) 2012-05-23 2015-03-19
JP2015012127A (ja) 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および電子機器
JP2015023259A (ja) 2013-07-23 2015-02-02 株式会社東芝 固体撮像装置およびその製造方法
US20190165009A1 (en) 2017-11-27 2019-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple deep trench isolation (mdti) structure for cmos image sensor

Also Published As

Publication number Publication date
WO2021039455A1 (en) 2021-03-04
TW202123441A (zh) 2021-06-16
JP2021034598A (ja) 2021-03-01
US20220328536A1 (en) 2022-10-13
CN114127938A (zh) 2022-03-01
EP4022680A1 (en) 2022-07-06

Similar Documents

Publication Publication Date Title
US11444112B2 (en) Solid-state image pickup device and electronic apparatus having a wall between the first pixel and the second pixel
US10910423B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device
KR102536429B1 (ko) 촬상 소자 및 그 제조 방법 및 전자 기기
JP7479801B2 (ja) 撮像素子、製造方法、および電子機器
JPWO2020013130A1 (ja) 固体撮像装置及び電子装置
JP6732730B2 (ja) 固体撮像素子、駆動方法、および電子機器
US11335718B2 (en) Cell deep trench isolation structure for near infrared improvement
TWI841030B (zh) 固體攝像元件及電子機器
EP3410487B1 (en) Solid-state image capture element and electronic device
KR20240026136A (ko) 고체 촬상 소자 및 제조 방법, 그리고 전자 기기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240424

R150 Certificate of patent or registration of utility model

Ref document number: 7479801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150